JPH06164355A - 入力回路 - Google Patents

Abstract

(57)【要約】 【目的】フォトインタラプタ又はフォトトランジスタの
応答性の向上を図る。 【構成】フォトトランジスタ２のコレクタは、電源Ｖｃ
ｃに接続される。このフォトトランジスタ２は、ＬＥＤ
１から発せられる光によって駆動される。ＬＥＤ １
は、スイッチＳｗ１２に接続される。また、定電位源Ｖ
１及びスイッチＳｗ１１は、フォトトランジスタ２のエ
ミッタの電位を所定の値に設定し得る。スイッチＳｗ１
１，Ｓｗ１２は、同じ制御信号により制御される。ＬＥ
Ｄ １の発光時、フォトトランジスタの寄生容量を介し
てベ−スに電流が流れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気回路全般に関する
もので、特にフォトインタラプタ、フォトトランジスタ
のインタ−フェ−スに使用されるものである。

【０００２】

【従来の技術】図３１は、従来のフォトインタラプタの
インタ−フェ−ス部における等価回路である。フォトイ
ンタラプタ Ｐ．Ｉ．のコレクタ電流Ｉｃは、ミラ−回
路 Ｍ．Ｃ．に入力される。ミラ−回路 Ｍ．Ｃ．の出
力ノ−ドは、抵抗Ｒ４を介して基準電位Ｖｒｅｆに接続
される。電流（Ｉ）／電圧（Ｖ）変換は、この抵抗Ｒ４
により行われ、その結果、当該出力ノ−ドに出力電圧Ｖ
０が得られる。

【０００３】フォトインタラプタ Ｐ．Ｉ．のＬＥＤ
１を駆動するための定電流ＩF は、通常動作時において
低消費電力化を図るため、サンプリング周期＝１６０μ
ｓ、Ｄｕｔｙ＝１／４ （オン４０μｓ／オフ１２０μ
ｓ）の下でＬＥＤ １を流れることになる。また、さら
に低消費電力化を図るため、スリ−プ動作時において定
電流ＩF は、サンプリング周期＝１０．２４ｍｓ、Ｄｕ
ｔｙ＝１／６４ （オン１６０μｓ／オフ１０．０８ｍ
ｓ）の下でＬＥＤ １を流れることになる。なお、ミラ
−回路 Ｍ．Ｃ．の電流Ｉ１，Ｉ２は、ＬＥＤ １がオ
ン状態になるとほぼ同じタイミングで消費される。

【０００４】図３２は、従来の入力回路の電流／電圧変
換部におけるブロック図である。なお、図３１の回路
は、図３２の破線で囲まれた部分Ｘに相当している。ま
た、図３３は、図３２の回路のタイミングチャ−トであ
る。以下、同図を参照しながら、当該電流／電圧変換部
の動作について説明する。

【０００５】ＬＥＤＸは、バイアス回路 Ｘ及びＬＥＤ
１のオン／オフの制御信号である。ＬＥＤＸが“Ｌ”
レベルになると、バイアス回路 Ｘ及びＬＥＤ １はオ
ン状態となる。ＳＳＥＡＸは、サンプリングタイミング
信号である。フォトトランジスタ ２のコレクタ電流Ｉ
ｃは、ミラ−回路 Ｍ．Ｃ．の入力端子 ＸＡＩに入力
される。

【０００６】抵抗Ｒ４（例えば２０ｋΩ）により電流／
電圧変換が行われる。電流／電圧変換により得られた電
圧Ｖ０は、Ｄ／Ａコンバ−タによりピ−クホ−ルドさ
れ、バッファから出力ＯＵＴされる。ヒステリシス付き
コンパレ−タ ＣＯＭＰ２では、出力電圧Ｖ０と１／２
のバッファ出力ＯＵＴが比較され、２値に波形整形され
た信号ＸＡが出力される。なお、コンパレ−タ ＣＯＭ
Ｐ２のヒステリシスは、波形整形された信号ＸＡＸで制
御される。

【０００７】図３４は、図３３のＡ部分の制御信号 Ｌ
ＥＤＸ及びコレクタ電流Ｉｃ（ＸＡＩ）及び出力電圧Ｖ
０のタイミングを示すものである。同図を参照しなが
ら、従来の問題点について説明する。

【０００８】フォトインタラプタ Ｐ．Ｉ．は、ＩＣ感
度（ピ−ク値）及び応答性ｔｄのバラツキが大きくなっ
ている。また、サンプリング周期（ＬＥＤがオンの期
間）にバラツキΔｔが大きく、ΔＩ及びΔＶが大きくな
るため、所定の期間中にＩｃ，Ｖ０が本来のピ−ク値
（実線のＩｃ，Ｖ０）に達しないことがある。このた
め、誤った値が入力されたり、また、図３２のコンパレ
−タ ＣＯＭＰ２のヒステリシス幅内に入力ピ−ク値が
入るような事態が生じる。その結果、ＩＣ信号を受け付
けなかったり、波形整形された信号が出力されなかった
りすることがある。

【０００９】図３５は、ＬＥＤのオフ時間ｔoff と遅延
時間ｔｄの関係を示すものである。同図から、オフ時間
ｔoff が長いと、遅延時間ｔｄが大きくなることが確認
される。その結果、動作時とスリ−プモ−ド時に、ピ−
ク値の違い（バラツキΔｔによるΔＩ及びΔＶの違い）
が発生することになる。

【００１０】図３６は、一般的なフォトインタラプタの
ライフデ−タを示すものである。同図からも明らかなよ
うに、フォトインタラプタは、通電時間ｔが多くなる
と、ＬＥＤの順電流ＩF が小さくなるという特性を持っ
ている。その結果、Ｉｃ，Ｖ０が本来のピ−ク値に達し
ないという事態がさらに助長されることになる。

【００１１】

【発明が解決しようとする課題】このように、従来は、
フォトインタラプタ又はフォトトランジスタの応答性が
悪いために、その出力信号が所定の期間に本来のピ−ク
値に達しないという事態が生じることがあり、入力回路
の誤動作等が生じる欠点がある。

【００１２】本発明は、上記欠点を解決すべくなされた
もので、その目的は、フォトインタラプタ又はフォトト
ランジスタの応答性の向上を図り、正確な動作を行う入
力回路を提供することである。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明の入力回路は、コレクタが第１の電源に接続
されるフォトトランジスタと、前記フォトトランジスタ
を駆動するための発光手段と、前記フォトトランジスタ
のエミッタに接続され、前記発光手段の発光時に当該エ
ミッタ電位を所定の値に設定し得るエミッタ電位設定手
段とを備える。

【００１４】また、コレクタが前記フォトトランジスタ
のエミッタ及び第１の電流源を介して前記第１の電源に
接続される第１のトランジスタと、コレクタが出力ノ−
ド及び第２の電流源を介して前記第１の電源に接続さ
れ、ベ−スが前記第１のトランジスタのベ−スに接続さ
れ、エミッタが前記第１のトランジスタのエミッタに接
続さる第２のトランジスタとから構成されるミラ−回路
をさらに備える。そして、前記エミッタ電位設定手段
は、前記第１及び第２のトランジスタのエミッタと第２
の電源との間に並列に接続される第１のスイッチと第３
の電源とから構成される。

【００１５】前記出力ノ−ドには、抵抗を介して基準電
位が印加され、当該出力ノ−ドに前記フォトトランジス
タの出力電流を電圧に変換した出力が得られる。前記発
光手段には、電流源を介して第２のスイッチが接続され
ており、前記第１のスイッチと前記第２のスイッチは、
共に同じ制御信号により制御される。

【００１６】

【作用】上記構成によれば、エミッタ電位設定手段によ
り、発光手段の発光時にフォトトランジスタのエミッタ
電位を所定の値に設定することができる。その結果、フ
ォトトランジスタの寄生容量を介してベ−スに電流を流
し込むことができ、高速動作させることが可能となる。

【００１７】

【実施例】以下、図面を参照しながら、本発明の一実施
例について詳細に説明する。図１は、本発明の一実施例
に係わる入力回路を示し、図２は、図１の入力回路にお
けるタイミングチャ−トを示している。また、図３は、
図１の入力回路の特性を評価するための測定回路及び制
御信号Ｓ１，Ｓ２のタイミングチャ−トを示している。

【００１８】この入力回路は、従来の入力回路に比べ、
トランジスタＱ１１，Ｑ１２のエミッタと低電位源ＶEE
との間に、スイッチＳｗ１１及び電源Ｖ１が並列に接続
されている点が異なっている。そして、スイッチＳｗ１
１は、制御信号Ｓ１，Ｓ２によりオン／オフが可能で、
フォトトランジスタ ２のエミッタ電位Ｖｅ１をＶEE又
はＶ１に変化させることができる。

【００１９】次に、同図を参照しながら、本発明に係わ
る入力回路の動作について説明する。まず、制御信号Ｓ
１により、スイッチＳｗ１２がオフ状態からオン状態に
変化する場合を考える。この場合、ＬＥＤ １に定電流
ＩＦ１が流れることにより、ＬＥＤ １が発光する。こ
の光は、光電流Ｉｐ１として、フォトトランジスタ２の
ベ−スに流れることになる。

【００２０】同時に、制御信号Ｓ１により、スイッチＳ
ｗ１１がオフ状態からオン状態に変化し、フォトトラン
ジスタ２のエミッタ電位Ｖｅ１が、２ＶBE＋Ｖ１ から
２ＶBE に変化する。このエミッタ電位Ｖｅ１の変化に
伴い、変位電流Ｉ１３，Ｉ１４，Ｉ１５が、フォトトラ
ンジスタ２に存在する寄生容量ＣBE1 ，ＣCB1 ，ＣCE1
を介して流れる。

【００２１】つまり、従来は、フォトトランジスタ２に
は、ＬＥＤ １からの光が光電流Ｉｐ１としてベ−スに
供給されていたが、本発明では、光電流Ｉｐ１がベ−ス
に供給される前に、当該フォトトランジスタ２に変位電
流Ｉ１４が流れるため、ベ−ス電流は、光電流Ｉｐ１に
変位電流Ｉ１４が加算されたものとなる。その結果、フ
ォトトランジスタ２は従来よりも高速にオフ状態からオ
ン状態に変化することになる。

【００２２】従って、フォトトランジスタ２に流れる電
流ＩC1としては、Ｉ１３＋Ｉ１４×hfe （電流増幅率）
＋Ｉ１５＋Ｉｐ１×hfe となり、この電流ＩC1は、エミ
ッタ電位Ｖｅ１が２ＶBE＋Ｖ１から２ＶBEに変化してい
る期間中、流れ続ける。このように、フォトインタラプ
タの高速性が向上するため、即ち制御信号Ｓ１が入力し
てから電流ＩC1が流れるまでが従来よりも高速となるた
め、従来に比べ、早く本来のピ−ク値に達することがで
きる（遅延時間ｔｄが短くなる）。

【００２３】但し、本発明によれば、フォトインタラプ
タ又はフォトトランジスタに暗電流が流れていると、電
流ＩC1の変化時にオ−バ−シシュ−トが発生することが
推察される。このオ−バ−シシュ−トは、当該入力回路
に悪影響を与えるため、最小限に抑えることが必要であ
る。

【００２４】図４は、フォトインタラプタの応答性と、
フォトトランジスタの電流増幅率（ｈＦＥ）、温度、暗
電流値、エミッタ電位Ｖｅ１のスイング幅（Ｖ１の電
位）との関係を示すものである。同図から明らかなよう
に、電流増幅率（ｈＦＥ）が小さい程、温度が低い程、
暗電流が少ない程、また、エミッタ電位Ｖｅ１のスイン
グ幅が小さい程、フォトインタラプタの応答性が向上す
る。そこで、これらの関係をさらに詳細に検討した結果
を図５〜図１０に紹介することにする。

【００２５】図５は、電流増幅率（ｈＦＥ）とフォトイ
ンタラプタの応答性（遅延時間ｔｄ）との関係を暗電流
ＩＦをパラメ−タに示すものであり、図６は、図５の関
係を得るに当たっての測定波形を示すものである。同図
によれば、暗電流が少なくなる程、遅延時間ｔｄが短く
なることがわかる。

【００２６】図７は、電流増幅率（ｈＦＥ）とフォトイ
ンタラプタの応答性との関係をエミッタ電位Ｖｅ１のス
イング幅をパラメ−タに示すもので、図８は、図７の関
係を得るに当たっての測定波形を示すものである。同図
によれば、スイング幅が狭くなる程、遅延時間ｔｄが短
くなることがわかる。なお、本実施例によれば、Ｖ１の
値は、０．３Ｖであるのが最もよいといえる。

【００２７】図９は、温度とフォトインタラプタの応答
性との関係を示すものであり、図１０は、図９の関係を
得るに当たっての測定波形を示すものである。同図によ
れば、温度が低くなる程、遅延時間ｔｄが短くなること
がわかる。

【００２８】図１１〜図３０は、本発明の入力回路の応
用例を示すものである。図１１は、スイッチＳｗ１１に
ＮＰＮ型バイポ−ラトランジスタを使用し、定電位源Ｖ
１にツェナ−ダイオ−ドのツェナ−電圧を利用する例で
ある。図１２は、スイッチＳｗ１１にＮチャネル型ＭＯ
Ｓトランジスタを使用し、定電位源Ｖ１にツェナ−ダイ
オ−ドのツェナ−電圧を利用する例である。図１３は、
図１１の入力回路にβ補正トランジスタＱ１３と抵抗Ｒ
３を付加する例であり、図１４は、図１２の入力回路に
β補正トランジスタＱ１３と抵抗Ｒ３を付加する例であ
る。

【００２９】図１５は、スイッチＳｗ１１にＮＰＮ型バ
イポ−ラトランジスタを使用し、定電位源Ｖ１に抵抗を
利用する例である。図１６は、スイッチＳｗ１１にＮチ
ャネル型ＭＯＳトランジスタを使用し、定電位源Ｖ１に
抵抗を利用する例である。図１７は、図１５の入力回路
にβ補正トランジスタＱ１３と抵抗Ｒ３を付加する例で
あり、図１８は、図１６の入力回路にβ補正トランジス
タＱ１３と抵抗Ｒ３を付加する例である。

【００３０】図１９は、スイッチＳｗ１１にＮＰＮ型バ
イポ−ラトランジスタを使用し、定電位源Ｖ１にダイオ
−ドの降下電圧ＶＦを利用する例である。図２０は、ス
イッチＳｗ１１にＮチャネル型ＭＯＳトランジスタを使
用し、定電位源Ｖ１にダイオ−ドの降下電圧ＶＦを利用
する例である。図２１は、図１９の入力回路にβ補正ト
ランジスタＱ１３と抵抗Ｒ３を付加する例であり、図２
２は、図２０の入力回路にβ補正トランジスタＱ１３と
抵抗Ｒ３を付加する例である。

【００３１】図２３は、スイッチＳｗ１１にＮＰＮ型バ
イポ−ラトランジスタを使用し、定電位源Ｖ１にバンド
ギャップ回路（定電圧回路）３から発生する電圧を抵抗
Ｒ５，Ｒ６により分圧したものを利用する例である。図
２４は、スイッチＳｗ１１にＮチャネル型ＭＯＳトラン
ジスタを使用し、定電位源Ｖ１にバンドギャップ回路
（定電圧回路）３から発生する電圧を抵抗Ｒ５，Ｒ６に
より分圧したものを利用する例である。図２５は、図２
３の入力回路にβ補正トランジスタＱ１３と抵抗Ｒ３を
付加する例であり、図２６は、図２４の入力回路にβ補
正トランジスタＱ１３と抵抗Ｒ３を付加する例である。

【００３２】図２７は、スイッチＳｗ１１にＮＰＮ型バ
イポ−ラトランジスタを使用し、定電位源Ｖ１に電源電
圧Ｖｃｃを抵抗Ｒ５，Ｒ６により分圧したものを利用す
る例である。図２８は、スイッチＳｗ１１にＮチャネル
型ＭＯＳトランジスタを使用し、定電位源Ｖ１に電源電
圧Ｖｃｃを抵抗Ｒ５，Ｒ６により分圧したものを利用す
る例である。図２９は、図２７の入力回路にβ補正トラ
ンジスタＱ１３と抵抗Ｒ３を付加する例であり、図３０
は、図２８の入力回路にβ補正トランジスタＱ１３と抵
抗Ｒ３を付加する例である。

【００３３】これら図１１〜図３０の応用例において
も、フォトインタラプタ又はフォトトランジスタの応答
性の向上を図り、正確な動作を行う入力回路を提供する
ことができる。

【００３４】

【発明の効果】以上、説明したように本発明の入力回路
によれば、次のような効果を奏する。 （１）フォトインタラプタの応答性が向上する。本発明
では、光電流がベ−スに供給される前に、当該フォトト
ランジスタに変位電流が流れることにより、ベ−ス電流
は、光電流に変位電流が加算されたものとなる。その結
果、フォトトランジスタは従来よりも高速にオフ状態か
らオン状態に変化するため、サンプリング期間内にフォ
トトランジスタの電流のピ−ク値を得ることができる。

【００３５】従来、フォトインタラプタの出力電流Ｉｃ
の感度が悪いものは、遅延時間ｔｄが長く、実用的でな
かったが、本発明によれば、当該出力電流Ｉｃの感度の
バラツキに広く対応でき、歩留り向上やコストダウンに
貢献できる。

【００３６】フォトインタラプタ及びフォトトランジス
タは、経時変化により変換効率が低下し、出力電流Ｉｃ
が減少することが知られている。ところで、遅延時間ｔ
ｄは出力電流Ｉｃに追従するため、本発明によれば、出
力電流Ｉｃが従来よりも多くなる結果、システム的にも
長寿命を確保できる。

【００３７】（２）低消費電力化に貢献できる。フォト
インタラプタの応答性が向上することにより、サンプリ
ング期間内において早い時期に本来のピ−ク値に達する
ことができる。このため、従来、Ｄｕｔｙを１／４にし
ていたが、さらにＤｕｔｙを小さくすることができ、低
消費電力化に貢献できる。遅延時間ｔｄが出力電流Ｉｃ
に追従するので、発光側ＬＥＤの光電流ＩＦを小さく
し、低消費電力化に貢献できる。

【００３８】（３）システムの低コスト化を達成でき
る。光センサの分野において、従来、高速動作を必要と
する場合にはフォトＩＣを用いていた。本発明によれ
ば、フォトインタラプタ及びフォトトランジスタを駆動
することにより、従来のフォトＩＣのみのアプリケ−シ
ョン分野への対応が可能となる。つまり、フォトＩＣよ
りも安価なフォトインタラプタ（フォトトランジスタ、
ＬＥＤ）を使用することにより、システムの低コスト化
を達成できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる入力回路を示す回路
図。

【図２】図１の入力回路の動作を示すタイミングチャ−
ト。

【図３】図１の入力回路の特性を評価するための測定回
路を示す回路図。

【図４】図３の回路による測定結果を示す図。

【図５】電流増幅率と応答性との関係を暗電流をパラメ
−タに示す図。

【図６】図５の関係を得るに当たっての測定波形を示す
図。

【図７】電流増幅率と応答性との関係をスイング幅をパ
ラメ−タに示す図。

【図８】図７の関係を得るに当たっての測定波形を示す
図。

【図９】温度と応答性との関係を示す図。

【図１０】図９の関係を得るに当たっての測定波形を示
す図。

【図１１】図１の入力回路の応用例を示す回路図。

【図１２】図１の入力回路の応用例を示す回路図。

【図１３】図１の入力回路の応用例を示す回路図。

【図１４】図１の入力回路の応用例を示す回路図。

【図１５】図１の入力回路の応用例を示す回路図。

【図１６】図１の入力回路の応用例を示す回路図。

【図１７】図１の入力回路の応用例を示す回路図。

【図１８】図１の入力回路の応用例を示す回路図。

【図１９】図１の入力回路の応用例を示す回路図。

【図２０】図１の入力回路の応用例を示す回路図。

【図２１】図１の入力回路の応用例を示す回路図。

【図２２】図１の入力回路の応用例を示す回路図。

【図２３】図１の入力回路の応用例を示す回路図。

【図２４】図１の入力回路の応用例を示す回路図。

【図２５】図１の入力回路の応用例を示す回路図。

【図２６】図１の入力回路の応用例を示す回路図。

【図２７】図１の入力回路の応用例を示す回路図。

【図２８】図１の入力回路の応用例を示す回路図。

【図２９】図１の入力回路の応用例を示す回路図。

【図３０】図１の入力回路の応用例を示す回路図。

【図３１】従来の入力回路を示す回路図。

【図３２】従来のＩ／Ｖコンバ−タ部のブロック図。

【図３３】図３２のＩ／Ｖコンバ−タ部の動作を示すタ
イミングチャ−ト。

【図３４】図３３の一部を拡大して示すタイミングチャ
−ト。

【図３５】ＬＥＤのオフ時間と遅延時間との関係を示す
図。

【図３６】フォトインタラプタのライフデ−タを示す
図。

【符号の説明】

１ …ＬＥＤ、 ２ …フォトトランジスタ、 ３ …バンドギャップ回路、 Ｖ１ …定電圧源、 Ｑ１１，Ｑ１２，Ｑ１３ …バイポ−ラトランジスタ、 ＳＷ１１，ＳＷ１２ …スイッチ、 Ｒ１〜Ｒ６ …抵抗。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コレクタが第１の電源に接続されるフォ
   トトランジスタと、前記フォトトランジスタを駆動する
   ための発光手段と、前記フォトトランジスタのエミッタ
   に接続され、前記発光手段の発光時に当該エミッタ電位
   を所定の値に設定し得るエミッタ電位設定手段とを具備
   することを特徴とする入力回路。
2. 【請求項２】 コレクタが前記フォトトランジスタのエ
   ミッタ及び第１の電流源を介して前記第１の電源に接続
   される第１のトランジスタと、コレクタが出力ノ−ド及
   び第２の電流源を介して前記第１の電源に接続され、ベ
   −スが前記第１のトランジスタのベ−スに接続され、エ
   ミッタが前記第１のトランジスタのエミッタに接続さる
   第２のトランジスタとから構成されるミラ−回路をさら
   に具備し、前記エミッタ電位設定手段は、前記第１及び
   第２のトランジスタのエミッタと第２の電源との間に並
   列に接続される第１のスイッチと第３の電源とから構成
   されていることを特徴とする請求項１に記載の入力回
   路。
3. 【請求項３】 前記出力ノ−ドには、抵抗を介して基準
   電位が印加されており、当該出力ノ−ドに前記フォトト
   ランジスタの出力電流を電圧に変換した出力が得られる
   ことを特徴とする請求項２に記載の入力回路。
4. 【請求項４】 前記発光手段に電流源を介して接続され
   る第２のスイッチをさらに具備し、前記第１のスイッチ
   と前記第２のスイッチは、共に同じ制御信号により制御
   されていることを特徴とする請求項２又は３に記載の入
   力回路。