JPH06164647A - データ伝送制御装置 - Google Patents
データ伝送制御装置Info
- Publication number
- JPH06164647A JPH06164647A JP4309995A JP30999592A JPH06164647A JP H06164647 A JPH06164647 A JP H06164647A JP 4309995 A JP4309995 A JP 4309995A JP 30999592 A JP30999592 A JP 30999592A JP H06164647 A JPH06164647 A JP H06164647A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- control
- data
- dma
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 データ伝送制御装置に関し，ＢＳＣ手順にお
いてもＤＭＡ制御により高速にデータ伝送できるように
することを目的とする。 【構成】 送受信制御部２はＤＭＡ制御部１０と通信の
開始および終了を示す制御信号を検出する検出部１２と
ＤＭＡ制御部１０のＤＭＡ制御の開始および終了を制御
するＤＭＡ制御開始・終了制御部１３とを備え，送信
は，メモリ１に送信フレーム１４を格納し，ＤＭＡ制御
部１０はメモリ１に格納された送信フレームをＤＭＡ制
御により取り出して送受信部３に転送し，受信におい
て，ＤＭＡ制御開始・終了制御部１３は検出部１２の検
出した制御信号に基づいてＤＭＡ制御を開始し，ＤＭＡ
制御部１０はＤＭＡ制御により受信フレームをメモリ１
に格納し，制御信号のオフの検出に基づいてＤＭＡ制御
開始・終了制御部１３はＤＭＡ制御部１０のＤＭＡ制御
を終了させる構成を持つ。
いてもＤＭＡ制御により高速にデータ伝送できるように
することを目的とする。 【構成】 送受信制御部２はＤＭＡ制御部１０と通信の
開始および終了を示す制御信号を検出する検出部１２と
ＤＭＡ制御部１０のＤＭＡ制御の開始および終了を制御
するＤＭＡ制御開始・終了制御部１３とを備え，送信
は，メモリ１に送信フレーム１４を格納し，ＤＭＡ制御
部１０はメモリ１に格納された送信フレームをＤＭＡ制
御により取り出して送受信部３に転送し，受信におい
て，ＤＭＡ制御開始・終了制御部１３は検出部１２の検
出した制御信号に基づいてＤＭＡ制御を開始し，ＤＭＡ
制御部１０はＤＭＡ制御により受信フレームをメモリ１
に格納し，制御信号のオフの検出に基づいてＤＭＡ制御
開始・終了制御部１３はＤＭＡ制御部１０のＤＭＡ制御
を終了させる構成を持つ。
Description
【０００１】
【産業上の利用分野】本発明はＩＳＤＮ等のデータ通信
システムにおけるデータ伝送をＤＭＡ制御により行うデ
ータ伝送制御装置に関する。
システムにおけるデータ伝送をＤＭＡ制御により行うデ
ータ伝送制御装置に関する。
【０００２】データ通信システムにおいてＤＭＡ制御に
よりデータ伝送制御を行う場合，ハイレベルデータリン
ク制御手順（ＨＤＬＣ）のようにフレームの開始，終了
がフラグにより識別できるように構成されているものは
ＤＭＡ制御を容易に行うことができる。しかし，ベーシ
ック手順（ＢＳＣ）のようにフレームの開始と終了に様
々な種類の伝送制御コード（ＴＣＣ）が付される場合に
はＤＭＡ制御により伝送制御することは困難であった。
よりデータ伝送制御を行う場合，ハイレベルデータリン
ク制御手順（ＨＤＬＣ）のようにフレームの開始，終了
がフラグにより識別できるように構成されているものは
ＤＭＡ制御を容易に行うことができる。しかし，ベーシ
ック手順（ＢＳＣ）のようにフレームの開始と終了に様
々な種類の伝送制御コード（ＴＣＣ）が付される場合に
はＤＭＡ制御により伝送制御することは困難であった。
【０００３】本発明は，ＢＳＣ手順によるデータ伝送制
御装置をＩＳＤＮ等の高速データ通信システムに適用で
きるように，ＤＭＡ制御により高速にデータ伝送処理す
るデータ伝送制御装置を提供することを目的とする。
御装置をＩＳＤＮ等の高速データ通信システムに適用で
きるように，ＤＭＡ制御により高速にデータ伝送処理す
るデータ伝送制御装置を提供することを目的とする。
【０００４】
【従来の技術】図４は従来のＢＳＣ手順のデータ伝送制
御装置を示す。図において，５０はデータ伝送制御装
置，５１はメモリであって，送信データおよび受信デー
タを格納するものである。５２は送受信制御部であっ
て，ＢＳＣ手順の送受信プログラムによりメモリ５１の
送信データを取り出して送受信部５３に転送するととも
に送受信部５３で受信されたデータをメモリ５１に格納
する制御を行うものである。５３は送受信部であって，
送受信制御部５２から送信されてくる送信データをネッ
トワークを介して他のデータ転送制御装置に出力すると
ともに，他のデータ伝送制御装置から送信されるデータ
を受信し，送受信制御部５２に転送するものである。５
４はＢＳＣ手順の送受信プログラムであって，送信する
テキストデータをメモリ５１より取り出してＢＳＣ手順
の伝送制御コードを付して，フレーム単位の送信データ
（以後，送信フレームと称する）を作成し，フレーム単
位の受信データ（以後，受信フレームと称する）からテ
キストデータを分離してメモリ５１に格納するものであ
る。５５はフレーム作成部であって，メモリ５１から取
り出されたテキストデータにＢＳＣ手順の伝送制御コー
ドを付加して送信フレームを作成するものである。５６
はテキストデータ分離部であって，受信フレームよりテ
キストデータを分離して取り出すものである。
御装置を示す。図において，５０はデータ伝送制御装
置，５１はメモリであって，送信データおよび受信デー
タを格納するものである。５２は送受信制御部であっ
て，ＢＳＣ手順の送受信プログラムによりメモリ５１の
送信データを取り出して送受信部５３に転送するととも
に送受信部５３で受信されたデータをメモリ５１に格納
する制御を行うものである。５３は送受信部であって，
送受信制御部５２から送信されてくる送信データをネッ
トワークを介して他のデータ転送制御装置に出力すると
ともに，他のデータ伝送制御装置から送信されるデータ
を受信し，送受信制御部５２に転送するものである。５
４はＢＳＣ手順の送受信プログラムであって，送信する
テキストデータをメモリ５１より取り出してＢＳＣ手順
の伝送制御コードを付して，フレーム単位の送信データ
（以後，送信フレームと称する）を作成し，フレーム単
位の受信データ（以後，受信フレームと称する）からテ
キストデータを分離してメモリ５１に格納するものであ
る。５５はフレーム作成部であって，メモリ５１から取
り出されたテキストデータにＢＳＣ手順の伝送制御コー
ドを付加して送信フレームを作成するものである。５６
はテキストデータ分離部であって，受信フレームよりテ
キストデータを分離して取り出すものである。
【０００５】図の構成によるデータ伝送の動作は後述す
る。図５はフレームの構成例を示す。図において，(a)
はＨＤＬＣ手順のフレームの例である。
る。図５はフレームの構成例を示す。図において，(a)
はＨＤＬＣ手順のフレームの例である。
【０００６】図において，６０はフレームである。Ｆは
フラグであって，フレームの開始と終了を表わすもので
ある。ＡＣはアドレス制御信号であって，装置アドレス
等を指定するものである。テキストデータは送受信の対
象とするデータ本文を表わす。ＦＣＳは伝送信号の誤り
を検出する一連のビットである。
フラグであって，フレームの開始と終了を表わすもので
ある。ＡＣはアドレス制御信号であって，装置アドレス
等を指定するものである。テキストデータは送受信の対
象とするデータ本文を表わす。ＦＣＳは伝送信号の誤り
を検出する一連のビットである。
【０００７】ＨＤＬＣ手順の送信フレームは図示のよう
にかならずフレーム開始と終了を表わすフラグＦを備え
ている。(b) はＢＳＣ手順のフレームの例である。
にかならずフレーム開始と終了を表わすフラグＦを備え
ている。(b) はＢＳＣ手順のフレームの例である。
【０００８】６１，６２，６３はそれぞれフレームであ
る。各フレーム６１，６２，６３において，ＳＹＮはフ
レームの同期をとるための伝送制御コードである。ＳＴ
Ｘはテキストデータの開始を指定する伝送制御コードで
ある。ＣＲＣはデータのチェックビットである。ＥＴＸ
はテキストの終了をあらわすコードである。ＳＯＨはヘ
ッダの開始を指示する伝送制御コードである。ＥＴＢは
ブロックの終了を指定する伝送制御コードである。
る。各フレーム６１，６２，６３において，ＳＹＮはフ
レームの同期をとるための伝送制御コードである。ＳＴ
Ｘはテキストデータの開始を指定する伝送制御コードで
ある。ＣＲＣはデータのチェックビットである。ＥＴＸ
はテキストの終了をあらわすコードである。ＳＯＨはヘ
ッダの開始を指示する伝送制御コードである。ＥＴＢは
ブロックの終了を指定する伝送制御コードである。
【０００９】送信フレーム６１はＳＹＮで始まり，ＳＴ
Ｘに続いてテキストデータとＣＲＣが続き，ＥＴＸで終
了する。送信フレーム６２はＳＹＮで始まり，ＳＴＸに
続いてテキストデータとＣＲＣが続き，ＥＴＢで終了す
る。送信フレーム６３はＳＯＨで始まり，ＳＴＸに続い
てテキストデータとＣＲＣが続き，ＥＴＢで終了する。
Ｘに続いてテキストデータとＣＲＣが続き，ＥＴＸで終
了する。送信フレーム６２はＳＹＮで始まり，ＳＴＸに
続いてテキストデータとＣＲＣが続き，ＥＴＢで終了す
る。送信フレーム６３はＳＯＨで始まり，ＳＴＸに続い
てテキストデータとＣＲＣが続き，ＥＴＢで終了する。
【００１０】図示のように，ＢＳＣ手順では，送信フレ
ームの先頭および終了の伝送制御コードは，フレームに
より異なり一定していない。前述した図４の従来のＢＳ
Ｃ手順のデータ伝送制御装置の動作を説明する。
ームの先頭および終了の伝送制御コードは，フレームに
より異なり一定していない。前述した図４の従来のＢＳ
Ｃ手順のデータ伝送制御装置の動作を説明する。
【００１１】データを送信する場合，送受信制御部５２
は受信側のデータ伝送装置からの応答信号に従って，メ
モリ５１からテキストデータを取り出す。そしてフレー
ム作成部５５はテキストデータに伝送制御コードを付加
し送信フレームを作成する。送受信制御部５２は送信フ
レームを送受信部５３に転送する。送受信部５３は送信
フレームをネットワークを介して受信側に出力する。
は受信側のデータ伝送装置からの応答信号に従って，メ
モリ５１からテキストデータを取り出す。そしてフレー
ム作成部５５はテキストデータに伝送制御コードを付加
し送信フレームを作成する。送受信制御部５２は送信フ
レームを送受信部５３に転送する。送受信部５３は送信
フレームをネットワークを介して受信側に出力する。
【００１２】受信する場合は，応答に従って送信側から
送られてくるフレーム（受信フレーム）を送受信部５３
が受信する。送受信制御部５２において，テキストデー
タ分離部５６は受信フレームの伝送制御コードに従っ
て，テキストデータを分離する。送受信制御部５２は分
離したテキストデータをメモリ５１に格納する。
送られてくるフレーム（受信フレーム）を送受信部５３
が受信する。送受信制御部５２において，テキストデー
タ分離部５６は受信フレームの伝送制御コードに従っ
て，テキストデータを分離する。送受信制御部５２は分
離したテキストデータをメモリ５１に格納する。
【００１３】図６は，ＢＳＣ手順によるデータ伝送方法
の例を示す。図において，Ａは送信側，Ｂは受信側であ
る。通信は回線接続，情報伝送，終結処理，回線切断の
各フェーズよりなる。
の例を示す。図において，Ａは送信側，Ｂは受信側であ
る。通信は回線接続，情報伝送，終結処理，回線切断の
各フェーズよりなる。
【００１４】図示の番号に従って，データ伝送手順を説
明する。 (1) 送信側から受信側にキャリア信号が送出される。 (2) 送信側はＳＡ（通信相手指定コード），ＵＡ（出
力機器指定コード），ＩＤ（送信側のＩＤコード），Ｅ
ＮＱ（相手からの応答要求）を送出する。
明する。 (1) 送信側から受信側にキャリア信号が送出される。 (2) 送信側はＳＡ（通信相手指定コード），ＵＡ（出
力機器指定コード），ＩＤ（送信側のＩＤコード），Ｅ
ＮＱ（相手からの応答要求）を送出する。
【００１５】(3) 受信側はＤＬＥ（伝送制御拡張），
ＡＣＫ（出力機器準備良）を返す。 (4) 送信側は伝送制御コードＳＯＨ（ヘディング開
始），Ｈ（ヘディング）よりなるフレームを送出する。
ＡＣＫ（出力機器準備良）を返す。 (4) 送信側は伝送制御コードＳＯＨ（ヘディング開
始），Ｈ（ヘディング）よりなるフレームを送出する。
【００１６】(5) さらに，送信側は伝送制御コードＳ
ＴＸ（テキスト開始）とともに，テキストデータ，ＥＴ
Ｂ（伝送ブロック終了）よりなるフレームを送出する。 (6) 受信側は正常に受信するとＤＬＥ，ＡＣＫを返
す。
ＴＸ（テキスト開始）とともに，テキストデータ，ＥＴ
Ｂ（伝送ブロック終了）よりなるフレームを送出する。 (6) 受信側は正常に受信するとＤＬＥ，ＡＣＫを返
す。
【００１７】(7) 送信側は制御信号ＳＴＸ，テキスト
データ，ＥＴＸよりなるフレームを送出する。 (8) 受信側は正常に受信するとＤＬＥ，ＡＣＫを返
す。
データ，ＥＴＸよりなるフレームを送出する。 (8) 受信側は正常に受信するとＤＬＥ，ＡＣＫを返
す。
【００１８】(9) 送信側はＥＯＴ（転送終了），ＥＯ
Ｔを返す。 (10) 受信側はＥＯＴ，ＥＯＴを返す。 (11) 送信側はＤＬＥ，ＥＯＴを返す。
Ｔを返す。 (10) 受信側はＥＯＴ，ＥＯＴを返す。 (11) 送信側はＤＬＥ，ＥＯＴを返す。
【００１９】(12) 受信側はＤＬＥ，ＥＯＴを返す。 (13) 回線を切断する。
【００２０】
【発明が解決しようとする課題】従来のＢＳＣ手順によ
るデータ伝送制御装置は，送信フレーム作成，受信フレ
ーム処理，フレーム転送等をプログラム処理により行っ
ていたので，従来のＢＳＣ手順のデータ伝送制御装置は
ＩＳＤＮ等の高速通信システムには適用しにくいもので
あった。
るデータ伝送制御装置は，送信フレーム作成，受信フレ
ーム処理，フレーム転送等をプログラム処理により行っ
ていたので，従来のＢＳＣ手順のデータ伝送制御装置は
ＩＳＤＮ等の高速通信システムには適用しにくいもので
あった。
【００２１】また，ＤＭＡ制御により高速にデータ転送
処理をすることか可能になるが，前述したＨＤＬＣ手順
のようにフラグによりフレームの開始と終了を識別でき
るような場合には容易にＤＭＡ制御することは容易であ
る。しかし，ＢＳＣ手順の場合にはＳＯＨ，ＳＴＸ，Ｓ
ＹＮ等のさまざまな伝送制御コードでフレームの開始さ
れ，フレームの終了もＥＴＸ，ＥＴＢ等様々な伝送制御
コードが使用される。
処理をすることか可能になるが，前述したＨＤＬＣ手順
のようにフラグによりフレームの開始と終了を識別でき
るような場合には容易にＤＭＡ制御することは容易であ
る。しかし，ＢＳＣ手順の場合にはＳＯＨ，ＳＴＸ，Ｓ
ＹＮ等のさまざまな伝送制御コードでフレームの開始さ
れ，フレームの終了もＥＴＸ，ＥＴＢ等様々な伝送制御
コードが使用される。
【００２２】そのため，ＢＳＣ手順ではフレームの開始
と終了を識別することが困難で，そのあらゆる場合を想
定して装置を構成しなければならず，ＤＭＡ制御により
高速にデータ伝送を行うことは困難なことであった。
と終了を識別することが困難で，そのあらゆる場合を想
定して装置を構成しなければならず，ＤＭＡ制御により
高速にデータ伝送を行うことは困難なことであった。
【００２３】本発明は，ＢＳＣ手順においても，ＤＭＡ
制御により高速にデータ伝送できるデータ伝送制御装置
を提供することを目的とする。
制御により高速にデータ伝送できるデータ伝送制御装置
を提供することを目的とする。
【００２４】
【課題を解決するための手段】本発明は，キャリア信
号，Ｉ線信号等の制御信号を利用してフレームの開始，
終了を検出し，ＤＭＡ制御により高速にデータ伝送でき
るようにした。
号，Ｉ線信号等の制御信号を利用してフレームの開始，
終了を検出し，ＤＭＡ制御により高速にデータ伝送でき
るようにした。
【００２５】図１は本発明の基本構成を示す。(a)は装
置構成である。図において，１はメモリであって，送信
フレーム１４もしくは受信フレーム１４を構成するフレ
ームデータを格納するものである。２は送受信制御部で
あって，ＤＭＡ制御によりＢＳＣ手順でフレームデータ
の送受信を行うものである。３は送受信部であって，送
信フレームをネットワークを介して他のデータ伝送制御
装置に出力するとともにネットワークを介して他のデー
タ伝送装置から送られてくるフレーム（受信フレーム）
を受信して送受信制御部２に転送するものである。
置構成である。図において，１はメモリであって，送信
フレーム１４もしくは受信フレーム１４を構成するフレ
ームデータを格納するものである。２は送受信制御部で
あって，ＤＭＡ制御によりＢＳＣ手順でフレームデータ
の送受信を行うものである。３は送受信部であって，送
信フレームをネットワークを介して他のデータ伝送制御
装置に出力するとともにネットワークを介して他のデー
タ伝送装置から送られてくるフレーム（受信フレーム）
を受信して送受信制御部２に転送するものである。
【００２６】送受信制御部２において，１０はＤＭＡ制
御部であって，送信フレームをＤＭＡ制御でメモリ１か
ら取り出し，送受信部３に転送し，送受信部３から転送
される受信フレームをＤＭＡ制御によりメモリに格納す
るものである。１１はカウンタであって，ＤＭＡ制御に
おいて，ＤＭＡ転送するデータ数をカウントするもので
ある。１２は検出部であって，キャリア信号，Ｉ線信号
等の制御信号を検出するものである。１３はＤＭＡ制御
開始・終了制御部であって，検出部１２の検出したキャ
リア信号等の制御信号のオンによりＤＭＡ制御部１０に
ＤＭＡ制御開始を指示し，キャリア信号等の制御信号の
オフによりＤＭＡ制御の終了指示をするものである。
御部であって，送信フレームをＤＭＡ制御でメモリ１か
ら取り出し，送受信部３に転送し，送受信部３から転送
される受信フレームをＤＭＡ制御によりメモリに格納す
るものである。１１はカウンタであって，ＤＭＡ制御に
おいて，ＤＭＡ転送するデータ数をカウントするもので
ある。１２は検出部であって，キャリア信号，Ｉ線信号
等の制御信号を検出するものである。１３はＤＭＡ制御
開始・終了制御部であって，検出部１２の検出したキャ
リア信号等の制御信号のオンによりＤＭＡ制御部１０に
ＤＭＡ制御開始を指示し，キャリア信号等の制御信号の
オフによりＤＭＡ制御の終了指示をするものである。
【００２７】メモリ１において，１４は送信フレーム
（送信するフレームデータ）もしくは受信フレーム（受
信するフレームデータ）である。
（送信するフレームデータ）もしくは受信フレーム（受
信するフレームデータ）である。
【００２８】
【作用】図１ (b)は本発明の基本構成の動作タイムチャ
ートを示す。図において，(1) はデータ受信開始の伝送
制御コードであり，ＳＹＮ，ＳＴＸ等のＢＳＣ手順の伝
送制御コードである。(2) はＤＭＡ制御開始・終了信号
である。ＤＭＡ制御開始・終了信号は，例えば，Ｖイン
タフェースであればキャリア信号であり，Ｘインタフェ
ースであればＩ線信号等である。
ートを示す。図において，(1) はデータ受信開始の伝送
制御コードであり，ＳＹＮ，ＳＴＸ等のＢＳＣ手順の伝
送制御コードである。(2) はＤＭＡ制御開始・終了信号
である。ＤＭＡ制御開始・終了信号は，例えば，Ｖイン
タフェースであればキャリア信号であり，Ｘインタフェ
ースであればＩ線信号等である。
【００２９】図の構成の動作を説明する。 〔送信の場合〕メモリ１には，送信フレーム１４を格納
する。送信フレーム１４は，例えばＳＴＸ，データ（テ
キストデータ），ＥＴＸ等により構成される。
する。送信フレーム１４は，例えばＳＴＸ，データ（テ
キストデータ），ＥＴＸ等により構成される。
【００３０】ＤＭＡ制御部１０は，送信フレーム１４を
取り出し，送受信部３に転送する。カウンタは転送した
送信フレームのバイト数をカウントし，例えば，１バイ
ト転送する毎にカウンタの値を１づつ減算して０になっ
た時点でＤＭＡ制御転送を終了する。
取り出し，送受信部３に転送する。カウンタは転送した
送信フレームのバイト数をカウントし，例えば，１バイ
ト転送する毎にカウンタの値を１づつ減算して０になっ
た時点でＤＭＡ制御転送を終了する。
【００３１】〔受信の場合〕検出部１２は，キャリア信
号等の制御信号を検出するとＤＭＡ制御開始・終了制御
部１３に通知する。ＤＭＡ制御開始・終了制御部１３は
検出部１２の通知により，ＤＭＡ制御部１０に受信デー
タのＤＭＡ制御の開始を指示する。そして，送受信部３
がＳＹＮ，ＳＴＸ等のフレームデータ（受信フレーム）
を受信すると送受信部３は受信フレームをＤＭＡ制御部
１０に転送する。ＤＭＡ制御部１０は送受信部３から転
送される受信フレームをＤＭＡ制御によりメモリ１に格
納する。
号等の制御信号を検出するとＤＭＡ制御開始・終了制御
部１３に通知する。ＤＭＡ制御開始・終了制御部１３は
検出部１２の通知により，ＤＭＡ制御部１０に受信デー
タのＤＭＡ制御の開始を指示する。そして，送受信部３
がＳＹＮ，ＳＴＸ等のフレームデータ（受信フレーム）
を受信すると送受信部３は受信フレームをＤＭＡ制御部
１０に転送する。ＤＭＡ制御部１０は送受信部３から転
送される受信フレームをＤＭＡ制御によりメモリ１に格
納する。
【００３２】本発明によれば，ＢＳＣ手順においてもＤ
ＭＡ制御により高速にデータ転送を行うことができる。
そのため，本発明によれば，ＩＳＤＮ等の高速通信シス
テムでＢＳＣ手順により高速にデータ伝送を行うことが
可能になる。
ＭＡ制御により高速にデータ転送を行うことができる。
そのため，本発明によれば，ＩＳＤＮ等の高速通信シス
テムでＢＳＣ手順により高速にデータ伝送を行うことが
可能になる。
【００３３】
【実施例】図２は本発明の実施例構成を示す。図におい
て，２１はメモリであって，送信フレーム４２，受信フ
レーム４３を格納するものである。２２は送受信制御
部，２３は送受信部である。
て，２１はメモリであって，送信フレーム４２，受信フ
レーム４３を格納するものである。２２は送受信制御
部，２３は送受信部である。
【００３４】送受信制御部２２において，３１はＤＭＡ
制御部，３１’はカウンタ，３２は検出部であり，３３
はアンド回路である。３４はＭＰＵ（ＤＭＡ制御開始・
終了制御部）であって，通信制御，ＤＭＡ制御開始・終
了制御，送信フレームの作成等を行うものである。４１
は送信フレーム作成部であって，伝送制御コード，テキ
ストデータによりＢＳＣ手順の送信フレームを作成する
ものである。
制御部，３１’はカウンタ，３２は検出部であり，３３
はアンド回路である。３４はＭＰＵ（ＤＭＡ制御開始・
終了制御部）であって，通信制御，ＤＭＡ制御開始・終
了制御，送信フレームの作成等を行うものである。４１
は送信フレーム作成部であって，伝送制御コード，テキ
ストデータによりＢＳＣ手順の送信フレームを作成する
ものである。
【００３５】メモリ２１において，４２は送信フレーム
であって，送信するフレームデータであり，ＳＴＸ，テ
キストデータ，ＥＴＸ等により構成されている場合を示
す。４３は受信フレームであって，受信したフレームデ
ータであり，ＳＯＨ，テキストデータ，ＥＴＸ等により
構成されている場合を示す。
であって，送信するフレームデータであり，ＳＴＸ，テ
キストデータ，ＥＴＸ等により構成されている場合を示
す。４３は受信フレームであって，受信したフレームデ
ータであり，ＳＯＨ，テキストデータ，ＥＴＸ等により
構成されている場合を示す。
【００３６】図３は本発明の実施例の動作説明図である
（Ｖインタフェースに適用した場合を示す）。図におい
て(1) は受信信号（ＲＤ）であり，オンはデータ受信を
示す。(2) はＣＤ信号であって，オンはキャリアの受信
を示す。
（Ｖインタフェースに適用した場合を示す）。図におい
て(1) は受信信号（ＲＤ）であり，オンはデータ受信を
示す。(2) はＣＤ信号であって，オンはキャリアの受信
を示す。
【００３７】図３を参照して図２の構成の動作を説明す
る。 〔送信の場合〕送信フレーム作成部４１は，ＭＰＵ３４
に制御されて送信フレーム４２を作成し，メモリ２１に
格納する。ＭＰＵ３４はＤＭＡ制御部３１を起動する。
ＤＭＡ制御部３１はＭＰＵにＤＭＡ制御開始を指示され
ると，メモリ２１より送信フレーム４２を取り出し，送
受信部２３に転送する。送受信部２３はＤＭＡ制御部３
１から転送されてくる送信フレームを受信側に出力す
る。そして，ＤＭＡ制御部３１において，カウンタ３
１’は送信フレームの送信データ数をカウントして送信
フレームの終了を検出し，ＤＭＡ制御を終了する。
る。 〔送信の場合〕送信フレーム作成部４１は，ＭＰＵ３４
に制御されて送信フレーム４２を作成し，メモリ２１に
格納する。ＭＰＵ３４はＤＭＡ制御部３１を起動する。
ＤＭＡ制御部３１はＭＰＵにＤＭＡ制御開始を指示され
ると，メモリ２１より送信フレーム４２を取り出し，送
受信部２３に転送する。送受信部２３はＤＭＡ制御部３
１から転送されてくる送信フレームを受信側に出力す
る。そして，ＤＭＡ制御部３１において，カウンタ３
１’は送信フレームの送信データ数をカウントして送信
フレームの終了を検出し，ＤＭＡ制御を終了する。
【００３８】〔受信の場合〕送受信部２３にＣＤ信号
（図３のＣＤ信号(2) ）のオンが入力される。そして，
キャリアオンの制御信号はアンド回路３３に入力され
る。一方，アンド回路３３にはＤＭＡ制御部３１からＤ
ＭＡ制御部起動中を表すオンの制御信号が入力されてい
るので，キャリア信号のオンはＤＭＡ制御開始を表す信
号としてＭＰＵ（３４）に入力される。ＭＰＵ（３４）
はキャリア信号のオンを通知されるとＤＭＡ制御部３１
にＤＭＡ制御開始を指示する。続いて，送受信部２３に
受信フレームが入力されると，ＤＭＡ制御部３１はその
伝送制御コード（ＳＹＮ等）により受信フレームが入力
されたことを検出し，ＤＭＡ転送により受信フレームを
メモリ２１に格納する。さらに，ＤＭＡ制御部３１はさ
らに送られてくる受信フレームをＤＭＡ転送によりメモ
リ２１に格納する。
（図３のＣＤ信号(2) ）のオンが入力される。そして，
キャリアオンの制御信号はアンド回路３３に入力され
る。一方，アンド回路３３にはＤＭＡ制御部３１からＤ
ＭＡ制御部起動中を表すオンの制御信号が入力されてい
るので，キャリア信号のオンはＤＭＡ制御開始を表す信
号としてＭＰＵ（３４）に入力される。ＭＰＵ（３４）
はキャリア信号のオンを通知されるとＤＭＡ制御部３１
にＤＭＡ制御開始を指示する。続いて，送受信部２３に
受信フレームが入力されると，ＤＭＡ制御部３１はその
伝送制御コード（ＳＹＮ等）により受信フレームが入力
されたことを検出し，ＤＭＡ転送により受信フレームを
メモリ２１に格納する。さらに，ＤＭＡ制御部３１はさ
らに送られてくる受信フレームをＤＭＡ転送によりメモ
リ２１に格納する。
【００３９】そして，送信側のデータ伝送装置からの送
信が全て終了し，キャリア信号がオフされるとキャリー
オフは制御信号検出部３２を介してＭＰＵ（３４）に通
知される。そこで，ＭＰＵ（３４）はＤＭＡ制御部３１
にＤＭＡ転送終了を指示し，ＤＭＡ制御部３１はＤＭＡ
制御を終了する。
信が全て終了し，キャリア信号がオフされるとキャリー
オフは制御信号検出部３２を介してＭＰＵ（３４）に通
知される。そこで，ＭＰＵ（３４）はＤＭＡ制御部３１
にＤＭＡ転送終了を指示し，ＤＭＡ制御部３１はＤＭＡ
制御を終了する。
【００４０】
【発明の効果】本発明によれば，ベーシック手順（ＢＳ
Ｃ手順）において，ＤＭＡ制御により高速にデータ伝送
することが可能になる。そのため，従来のベーシック手
順によりデータ伝送を行うデータ伝送装置をＩＳＤＮ等
の高速ネットワークシステムに適用して高速伝送を行う
ことができる。
Ｃ手順）において，ＤＭＡ制御により高速にデータ伝送
することが可能になる。そのため，従来のベーシック手
順によりデータ伝送を行うデータ伝送装置をＩＳＤＮ等
の高速ネットワークシステムに適用して高速伝送を行う
ことができる。
【図面の簡単な説明】
【図１】本発明の基本構成を示す図である。
【図２】本発明の実施例構成を示す図である。
【図３】本発明の実施例の動作説明図である。
【図４】従来のＢＳＣ手順のデータ伝送制御装置を示す
図である。
図である。
【図５】フレームの構成例を示す図である。
【図６】ＢＳＣ手順によるデータ伝送方法の例である。
１ ：メモリ ２ ：送受信制御部 ３ ：送受信部 １０：ＤＭＡ制御部 １２：検出部 １３：ＤＭＡ制御開始・終了制御部
Claims (4)
- 【請求項１】 メモリ（１）と送受信制御部(2) と送受
信部(3) を備え，メモリ(1) に格納されたデータをフレ
ーム単位に他のデータ転送制御装置に送信し，他のデー
タ伝送制御装置からフレーム単位に送信されてくる受信
データをメモリ(1) に格納するデータ伝送制御装置にお
いて， 送受信制御部(2) はＤＭＡ制御部(10)と通信の開始およ
び終了を検出する検出部(12)と検出部(12)が検出した通
信の開始および終了のタイミングに基づいてＤＭＡ制御
部(1０) のＤＭＡ制御の開始および終了を制御するＤＭ
Ａ制御開始・終了制御部(13)とを備え， 送信においては，メモリ(1) にフレーム単位の送信デー
タ(14)を格納し，ＤＭＡ制御部(10)はメモリ(1) に格納
されたフレーム単位の送信データをＤＭＡ制御により取
り出して送受信部(3) に転送し，送受信部（３）はＤＭ
Ａ制御部(10)から転送されてくるフレーム単位の送信デ
ータを他のデータ伝送制御装置に出力し，ＤＭＡ制御部
(10)は送信データの終了を検出してＤＭＡ制御を終了
し， 受信において，ＤＭＡ制御開始・終了制御部(13)は検出
部(12)の検出した該制御信号に基づいて送受信部(3) の
受信データのＤＭＡ制御を開始し，ＤＭＡ制御部(10)は
ＤＭＡ制御により受信データをフレーム単位にメモリ
(1) に格納し，検出部(12)による該制御信号のオフの検
出に基づいてＤＭＡ制御開始・終了制御部(13)はＤＭＡ
制御部(10)のＤＭＡ制御を終了させることを特徴とする
データ伝送制御装置。 - 【請求項２】 請求項１において，検出部（１２）は通
信の開始および終了をキャリア信号を認識することによ
り検出することを特徴とするデータ伝送制御装置。 - 【請求項３】 請求項１において，検出部(12)は通信の
開始および終了をＩ線の信号を認識することにより検出
することを特徴とするデータ伝送制御装置。 - 【請求項４】 通信の開始は，検出部(12)は送信フレー
ムに含まれるプロトコル固有の同期文字又は同期パター
ンを認識することにより検出することを特徴とするデー
タ伝送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309995A JPH06164647A (ja) | 1992-11-19 | 1992-11-19 | データ伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309995A JPH06164647A (ja) | 1992-11-19 | 1992-11-19 | データ伝送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164647A true JPH06164647A (ja) | 1994-06-10 |
Family
ID=17999875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4309995A Withdrawn JPH06164647A (ja) | 1992-11-19 | 1992-11-19 | データ伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010019952A (ko) * | 1999-08-31 | 2001-03-15 | 박종섭 | 디엠에이를 이용한 통신 시스템의 제어국내 디에스피와 셀렉터간의 패킷 통신방법 |
| JP2008226064A (ja) * | 2007-03-15 | 2008-09-25 | Sanyo Electric Co Ltd | シリアル通信システム |
-
1992
- 1992-11-19 JP JP4309995A patent/JPH06164647A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010019952A (ko) * | 1999-08-31 | 2001-03-15 | 박종섭 | 디엠에이를 이용한 통신 시스템의 제어국내 디에스피와 셀렉터간의 패킷 통신방법 |
| JP2008226064A (ja) * | 2007-03-15 | 2008-09-25 | Sanyo Electric Co Ltd | シリアル通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896151A (en) | Simultaneous communication method and system | |
| US5938731A (en) | Exchanging synchronous data link control (SDLC) frames to adjust speed of data transfer between a client and server | |
| JP2000513516A (ja) | 多重通信インターフェース回路及び方法 | |
| EP0572843A1 (en) | Distribution of modem error correction and compression processing | |
| JPH05252165A (ja) | 衛星通信制御装置 | |
| JP3493754B2 (ja) | 通信パラメータの判別方法及び判別装置 | |
| JPH10242946A (ja) | データフレーム伝送方法 | |
| KR100573820B1 (ko) | 통신 프레임 생성 방법 및 상기 방법을 실행하기 위한 프로그램을 기록한 매체 | |
| JP3670372B2 (ja) | データ転送装置 | |
| JPH1065757A (ja) | 調歩同期式通信装置 | |
| JPH0548672A (ja) | フアイル伝送方式 | |
| JP2581238Y2 (ja) | データ伝送装置 | |
| JP2871643B2 (ja) | 無線データ通信端末システムおよびその子機，親機 | |
| JPH0630506B2 (ja) | シリアル通信装置 | |
| JPH05191468A (ja) | データ変換装置 | |
| JPH09163119A (ja) | 高速ファクシミリ通信方式 | |
| JP2821320B2 (ja) | ホームバス・プロトコル・コントローラ | |
| JPH03108927A (ja) | フレーム転送方式 | |
| JP2003333089A (ja) | 通信システム、通信装置、及び通信方法 | |
| JPH0722284B2 (ja) | 通信制御装置 | |
| JPH06164527A (ja) | 時分割多重伝送方式 | |
| JPH10308793A (ja) | ボーレート設定方法及びその装置 | |
| JPS59114629A (ja) | 連鎖デ−タ制御方式 | |
| JP2000138731A (ja) | データ通信装置 | |
| JPH0575824A (ja) | フアクシミリトレーニング信号伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |