JPH06164653A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、データ転送装置において、クロッ
ク信号とデータ信号とを区別して伝送することなく、比
較的長いデータでも少ない信号線で高効率且つ高速なデ
ータ転送を行なうことを目的とする。 【構成】 ２５６通り存在する８ビットのデータパター
ンを、３ビットずつに分割した場合にその連続するデー
タが同一パターンとなることのない３４３通り「＝（２
³ −１）×（２³ −１）×（２³ −１）」の９ビットデ
ータパターンを有する８ビット／９ビット変換テーブル
１３において変換し、該９ビットデータパターンの１組
を９ビットシフトレジスタ１４から３本の信号線１６ａ
〜１６ｃを介し３ビットずつ３回で転送し、受信側にお
いて３ビットパターンのデータ変化をタイミングとして
９ビットシフトレジスタで取込み、再び８ビットデータ
パターンに置換復号化する構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号線を用いてデータ
の転送を高速に行なうデータ転送装置に関する。

【０００２】

【従来の技術】データ転送は一般に長距離を対象として
行なわれており、その通信コストとしては配線費が最も
大きな比重を占めている。したがって、配線本数が少な
くて済むことが、そのために他の費用が掛かったとして
も、なおコストが安くなる場合が多い。従来、１または
２本の信号線でデータを転送するデータ転送装置として
は、以下の方式が採用されている。

【０００３】第１の方式は調歩同期式と呼ばれるもの
で、この伝送方式は、伝送する各キャラクタの先頭にス
タート・ビット、最後にストップ・ビットを付加し、１
キャラクタ毎にビット同期をとるもので、１本の信号線
を介してデータ転送が行なえる。

【０００４】すなわち、調歩同期式でデータ伝送を行な
う場合には、送信側から受信側にスタートビットを送る
ことにより、送信側のデータビットの送出開始と受信側
のデータビットのサンプリング開始のタイミングが合わ
される。この場合、データビットの送信側での送出クロ
ックと、受信側でのサンプリングクロック（例えば、伝
送速度の１６倍周期のクロック）とは、同一周波数に調
整する必要がある。

【０００５】そして、８ビットのデータを送信するには
スタートビットが１ビット，データビットが８ビット，
ストップビットが１ビットの合計１０クロックが必要に
なる。

【０００６】このように、ｎビット長のキャラクタを送
り出すのに、その前後にスタートビットとストップビッ
トの２ビットが付加されることになり、１キャラクタを
伝送するための時間は、実質のキャラクタを送出する場
合よりも長くなる。したがって、実効の伝送速度はそれ
だけ遅くなるが、信号線は１本で済むことになる。

【０００７】第２の方式はデータ線と制御線の２本の信
号線を使用し、データ信号とクロック信号を同時に出力
する同期非確認方式であり、例えば１本の信号線はデー
タ信号送出用に、他の１本の信号線はクロック信号送出
用に使用される。

【０００８】この場合、受信側では、与えられたクロッ
クにしたがってデータ信号のサンプリングを行なうこと
によりデータの受信を図るもので、この同期非確認方式
により８ビットのデータを転送するには８クロックが必
要になる。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のデータ転送装置にあって、前記第１の方式に
よる調歩同期式では、信号線は１本で済むものの送信側
と受信側のクロックを正確に合わせないとデータビット
を正確に伝送できないので、送信側，受信側の両方に高
精度のクロックを持つ必要がある。

【００１０】また、前記第２の方式による同期非確認方
式では、受信側においてクロックを必要としないもの
の、１本の信号線をクロック専用の制御信号線として使
用することになり、２本程度の信号線でデータを転送し
ようとする場合、効率が悪くなる問題がある。

【００１１】すなわち、１本の信号線で高速にデータを
転送するには、調歩同期式において転送クロックの周波
数を高くすればよいのであるが、信号線の特性により周
波数の上限が存在するため、この上限よりさらに高速に
データを転送するには、信号線の数を２本にする必要が
ある。こうして、２本の信号線を使用する場合に、前記
第２の方式による同期非確認方式を用いると、１本の信
号線をクロック専用に使用することになるが、このクロ
ック専用の制御信号線を設けても前述の例から明らかな
ように、１０対８程度のスピード改善しか成されないこ
とになる。ただし、データ用の信号線の数をさらに増や
してゆけば、信号全体に占めるクロック信号の割合は低
下するので、その分、転送効率は向上することになる。

【００１２】このように、調歩同期式は信号線の本数が
１本で済むことから、伝送のためのコストが安いという
大きなメリットがあるが、伝送速度を高めるのは困難と
なっており、また、信号線を２本としてもそれ程の伝送
速度の向上が図れないのが現状である。これは、クロッ
ク信号とデータ信号を使用する従来のデータ転送方式が
原理的に限界に近付きつつあることに起因すると考えら
れる。

【００１３】本発明は上記課題に鑑みなされたもので、
クロック信号とデータ信号とを区別して伝送することな
く、高効率且つ高速なデータ転送を行なうことが可能に
なるデータ転送装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】すなわち、本発明に係わ
るデータ転送装置は、被転送データとしての（Ｍ×Ｎ−
Ｘ）［１≦Ｘ＜Ｍ］ビットデータを、連続するＭビット
データが同一のビットパターンとならないＭ×Ｎビット
データに変換するデータ変換手段と、このデータ変換手
段により得られたＭ×Ｎビットデータを上記Ｍビットデ
ータずつＮ回に分割して送信する送信手段と、この送信
手段により順次分割送信されたＭビットデータをそのビ
ットパターンの変化毎に抽出しＭ×Ｎビットデータとし
て受信する受信手段と、この受信手段により受信された
Ｍ×Ｎビットデータを上記（Ｍ×Ｎ−Ｘ）ビットデータ
に復号化する復号化手段とを備えてなり、例えば８ビッ
トデータを転送するのに、該８ビットデータを３ビット
＋３ビット＋３ビットからなる９ビットデータに対応さ
せて変換すると共に、３本の信号線を介して上記３ビッ
トずつ３回の転送で１組のデータ転送を行なうもので、
この場合、順次転送される３ビットデータ同士が少なく
とも１ビット変化したデータとなるよう８ビット／９ビ
ット変換テーブルを予め設定し、個々の３ビットデータ
をそのビット変化を検出して９ビットシフトレジスタで
抽出し、上記変換テーブルを経て９ビットから８ビット
へ復号化する構成としたものである。

【００１５】

【作用】つまり、８ビット（１バイト）のデータパター
ンは２⁸ ＝２５６通り存在するが、これを３ビット＋３
ビット＋２ビットに分割して転送することを想定する
と、その組合せは２５６＝２³ ×２³ ×２² となる。

【００１６】一方、９ビットのデータパターンを３ビッ
ト＋３ビット＋３ビットに分割して転送することを想定
すると、その組合せは５１２＝２³ ×２³ ×２³ とな
る。

【００１７】ここで、順次転送される３ビットデータ同
士で重複する同一のパターンを除くと、その組合せは
（２³ −１）×（２³ −１）×（２³ −１）＝３４３通
り存在する。

【００１８】したがって、上記２５６通り存在する８ビ
ットのデータパターンを、上記３ビットずつに分割した
場合にその連続するデータが同一パターンとなることの
ない３４３通りの９ビットデータパターンの中で置換
し、該９ビットデータパターンの１組を３本の信号線を
介し３ビットずつ３回で転送し、受信側において３ビッ
トパターンのデータ変化をタイミングとして９ビットシ
フトレジスタで取込み、再び８ビットデータパターンに
置換復号化すれば、データ信号に独立したクロック信号
を必要とせずに、比較的長いデータでも少ない信号線で
効率的に転送できることになる。

【００１９】

【実施例】以下図面により本発明の一実施例について説
明する。

【００２０】図１は８ビットデータ転送装置の送信側装
置の構成を示す回路図であり、被転送データとしての８
ビットデータはラッチ回路１１にラッチされ、このラッ
チ回路１１にラッチされた８ビットデータの内容に応じ
て、アドレス回路１２により変換テーブル１３の変換先
アドレスが指定される。

【００２１】８ビット／９ビット変換テーブル１３は、
被転送データとして与えられる８ビットデータの全ての
組合せパターン（２５６通り＝２⁸ ）に対応する９ビッ
トデータを有するもので、この場合、９ビットデータは
３ビット＋３ビット＋３ビットに分割した際に、その連
続する３ビットデータ同士が同一のデータパターンとな
ることのない３４３通り「＝（２³ −１）×（２³ −
１）×（２³ −１）」の組合せからなる９ビットデータ
の中から対応付けされる。この変換テーブル１３により
得られた９ビットデータは９ビットシフトレジスタ１４
に出力される。

【００２２】９ビットシフトレジスタ１４は、上記３ビ
ット＋３ビット＋３ビットに分割するべく９ビットデー
タを取込み、タイミング信号発生回路１５からのタイミ
ング信号に応じて３回で分割出力するもので、この９ビ
ットシフトレジスタ１４から順次出力される３ビットデ
ータは、それぞれアンドゲートＡＮＤ１〜ＡＮＤ３から
３本の信号線１６ａ〜１６ｃを介し受信側へ転送され
る。

【００２３】タイミング信号発生回路１５は９ビットシ
フトレジスタ１４に対し、３回のタイミング信号とデー
タラッチ信号を発生するもので、ラッチ回路１１及びア
ドレス回路１２に対しては、データラッチ信号に応じて
次のデータを指定すべくタイミング信号を供給し、被転
送データとしての８ビットデータのラッチ取込みと共
に、変換テーブル１３に対する９ビットデータ変換への
アドレス指定を図る。従って、シフトレジスタ１４にラ
ッチ信号が与えられるタイミングでは、データ転送がな
いアイドルサイクルとなり、３つのアンドゲートＡＮＤ
１〜ＡＮＤ３に対しては、各転送アイドルサイクル間で
３回のタイミング信号が同時供給され、３ビット毎に分
割した９ビットデータの出力が図られる。

【００２４】この場合、上記９ビットデータの転送アイ
ドルサイクルには、アンドゲートＡＮＤ１〜ＡＮＤ３に
は何等タイミング信号が供給されないので、３本の信号
線は何れも“０”セットされる。

【００２５】図２は８ビットデータ転送装置の受信側装
置の構成を示す回路図であり、上記送信側装置から３本
の信号線１６ａ〜１６ｃを介して送られてくる３ビット
データは９ビットシフトレジスタ２１に与えられる。

【００２６】９ビットシフトレジスタ２１は、上記３本
の信号線１６ａ〜１６ｃを介して送られてくる３ビット
データのデータ変化に対応してレベル変化検出回路２２
より出力されるシフトタイミング信号を入力し、上記３
ビットデータを順次０，３，６ビット目＋１，４，７ビ
ット目＋２，５，８ビット目とシフト入力し９ビットデ
ータとして取込むもので、この９ビットデータの転送ア
イドルサイクルには、３本の信号線１６ａ〜１６ｃは何
れも“０”セットされるので、ノアゲートＮＯＲを介し
て９ビットシフトレジスタ２１のリセット信号Ｒが供給
される。

【００２７】上記９ビットシフトレジスタ２１により取
込まれた９ビットデータは、タイミング信号発生回路２
３からの転送アイドルサイクルに対応したタイミング信
号に同期してアドレス回路２４に与えられ、９ビット／
８ビット変換テーブル２５の変換先アドレスが指定され
る。

【００２８】９ビット／８ビット変換テーブル２５は、
上記送信側装置における８ビット／９ビット変換テーブ
ル１３と全く逆の変換テーブルを有し、９ビットシフト
レジスタ２１により得られた９ビットデータを８ビット
データに変換復号化するもので、この変換テーブル２５
を介して復号化された８ビットデータは、上記アドレス
回路２４に対するタイミング信号と同時にタイミング信
号発生回路２３から発生されるタイミング信号に応じて
ラッチ回路２６にラッチされ、受信データとして出力さ
れる。

【００２９】図３は前記８ビットデータ転送装置の送信
側装置における９ビットシフトレジスタ１４の構成を示
すもので、８ビット／９ビット変換テーブル１３を経て
９ビットシフトレジスタ１４にセットされた９ビットデ
ータＤ0 〜Ｄ8 は、タイミング信号発生回路１５からの
タイミング信号に応じてシフトされるため、その出力は
Ｄ0 ，Ｄ3 ，Ｄ6 →Ｄ1 ，Ｄ4 ，Ｄ7 →Ｄ2 ，Ｄ5 ，Ｄ
8 と変化し、順次３ビットずつ３回に分けて信号線１６
ａ〜１６ｃに出力され受信側装置へ転送される。

【００３０】すなわち、上記構成による８ビットデータ
転送装置において、被転送データとしての８ビットデー
タが送信側装置のラッチ回路１１にラッチされると、ア
ドレス回路１２により８ビット／９ビット変換テーブル
１３の変換先アドレスが指定され、該変換テーブル１３
により得られた９ビットデータが９ビットシフトレジス
タ１４に与えられる。

【００３１】すると、上記９ビットシフトレジスタ１４
にセットされた９ビットデータは３ビットずつ３回に分
割して各アンドゲートＡＮＤ１〜ＡＮＤ３を介し信号線
１６ａ〜１６ｃに出力される。

【００３２】この場合、２５６通り存在する８ビットの
データパターンは、上記３ビットずつ３回に分割した場
合にその連続するデータが同一パターンとなることのな
い３４３通り「＝（２³ −１）×（２³ −１）×（２³
−１）」の９ビットデータパターンの中から置換される
ので、上記信号線１６ａ〜１６ｃに順次転送される３ビ
ットデータは、その前後で必ず異なるビットパターンと
なり、受信側装置では、レベル変化検出回路２２により
得られる信号線１６ａ〜１６ｃのレベル変化検出時を９
ビットシフトレジスタ２１のシフトタイミングとするこ
とで、特定のクロック信号を送受信せずとも上記送信側
装置から転送された９ビットデータを確実に取込むこと
ができる。

【００３３】そして、上記受信側装置の９ビットシフト
レジスタ２１に９ビットデータが得られると、その９ビ
ットデータに対応して９ビット／８ビット変換テーブル
２５がアドレス指定され、ラッチ回路２６を経て８ビッ
トデータが復号化出力されるようになる。

【００３４】したがって、上記構成の８ビットデータ転
送装置によれば、２５６通り存在する８ビットのデータ
パターンを、３ビットずつに分割した場合にその連続す
るデータが同一パターンとなることのない３４３通り
「＝（２³ −１）×（２³ −１）×（２³ −１）」の９
ビットデータパターンを有する８ビット／９ビット変換
テーブル１３において変換し、該９ビットデータパター
ンの１組を９ビットシフトレジスタ１４から３本の信号
線１６ａ〜１６ｃを介し３ビットずつ３回で転送し、受
信側において３ビットパターンのデータ変化をタイミン
グとして９ビットシフトレジスタで取込み、再び８ビッ
トデータパターンに置換復号化するようにしたので、デ
ータ信号に独立したクロック信号を必要とせずに、比較
的長いデータでも少ない信号線で効率的にデータ転送で
きるようになる。

【００３５】

【発明の効果】以上のように本発明によれば、被転送デ
ータとしての（Ｍ×Ｎ−Ｘ）［１≦Ｘ＜Ｍ］ビットデー
タを、連続するＭビットデータが同一のビットパターン
とならないＭ×Ｎビットデータに変換するデータ変換手
段と、このデータ変換手段により得られたＭ×Ｎビット
データを上記ＭビットデータずつＮ回に分割して送信す
る送信手段と、この送信手段により順次分割送信された
Ｍビットデータをそのビットパターンの変化毎に抽出し
Ｍ×Ｎビットデータとして受信する受信手段と、この受
信手段により受信されたＭ×Ｎビットデータを上記（Ｍ
×Ｎ−Ｘ）ビットデータに復号化する復号化手段とを備
えて構成したので、クロック信号とデータ信号とを区別
して伝送することなく、比較的長いデータでも少ない信
号線で高効率且つ高速なデータ転送を行なうことが可能
になる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる８ビットデータ転送
装置の送信側装置の構成を示す回路図。

【図２】上記８ビットデータ転送装置の受信側装置の構
成を示す回路図。

【図３】上記８ビットデータ転送装置の送信側装置にお
ける９ビットシフトレジスタの構成を示す図。

【符号の説明】

１１…送信側ラッチ回路、１２…送信側アドレス回路、
１３…８ビット／９ビット変換テーブル、１４…送信側
９ビットシフトレジスタ、１５…送信側タイミング信号
発生回路、１６ａ〜１６ｃ…信号線、２１…受信側９ビ
ットシフトレジスタ、２２…レベル変化検出回路、２３
…受信側タイミング信号発生回路、２４…受信側アドレ
ス回路、２５…９ビット／８ビット変換テーブル、２６
…受信側ラッチ回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 被転送データとしての（Ｍ×Ｎ−Ｘ）
   ［１≦Ｘ＜Ｍ］ビットデータを、連続するＭビットデー
   タが同一のビットパターンとならないＭ×Ｎビットデー
   タに変換するデータ変換手段と、 このデータ変換手段により得られたＭ×Ｎビットデータ
   を上記ＭビットデータずつＮ回に分割して送信する送信
   手段と、 この送信手段により順次分割送信されたＭビットデータ
   をそのビットパターンの変化毎に抽出しＭ×Ｎビットデ
   ータとして受信する受信手段と、 この受信手段により受信されたＭ×Ｎビットデータを上
   記（Ｍ×Ｎ−Ｘ）ビットデータに復号化する復号化手段
   と、 を具備したことを特徴とするデータ転送装置。