KR970056528A - 아날로그 버스/i^2c 버스 프로토콜 변환기 - Google Patents

아날로그 버스/i^2c 버스 프로토콜 변환기 Download PDF

Info

Publication number
KR970056528A
KR970056528A KR1019950049404A KR19950049404A KR970056528A KR 970056528 A KR970056528 A KR 970056528A KR 1019950049404 A KR1019950049404 A KR 1019950049404A KR 19950049404 A KR19950049404 A KR 19950049404A KR 970056528 A KR970056528 A KR 970056528A
Authority
KR
South Korea
Prior art keywords
analog
address
data
bus
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019950049404A
Other languages
English (en)
Inventor
김정섭
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950049404A priority Critical patent/KR970056528A/ko
Publication of KR970056528A publication Critical patent/KR970056528A/ko
Withdrawn legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

본 발명은 아날로그 버스(analog bus)를 통해 수신한 데이터를 I2C(I2C: Integreated Integreated Circuit)버스 방식 데이터로 변환하기 위한 아날로그 버스/I2C버스 프로토콜 변환기에 관한 것이다
본 발명의 프로토콜 변환기는 아날로그 버스의 어드레스 라인을 통해 수신된 아날로그 어드레스를 디지탈 값으로 변환하기 위한 제1아날로그/디지탈 변환기와, 상기 아날로그 버스의 데이터 라인을 통해 수신된 아날로그 데이터를 디지탈 값으로 변환하기 위한 제2아날로그/디지탈 변환기와, 상기 제1아날로그/디지털 변환기로부터의 병렬 디지탈 어드레스를 입력 인에이블 신호에 따라 수신하기 위한 제1 3상태 입력 버퍼와, 상기 제2아날로그/디지탈 변환기로부터의 병렬 디지탈 데이터를 입력 인에이블 신호에 따라 수신하기 위한 제2 3상태 입력 버퍼와, 상기 제1 및 제2 3상태 입력 버퍼에 각각 연결되어 래치 인에이블 신호의 인가에 따라 각각 어드레스 및 데이터를 래치하기 위한 제1 및 제2래치와, 상기 제1래치로부터 입력된 8비트 어드레스를 제1클럭에 동기하여 직렬 데이터 라인으로 출력하는 제1시프트 레지스터와, 상기 제2래치로부터 입력된 8비트 데이터를 제2클럭에 동기하여 직렬 데이터 라인으로 출력하는 제2시프트 레지스터와, 상기 제1 및 제2시프트 레지스터에 대한 상기 제1 및 제2클럭의 제공하며, I2C 버스 프로토콜을 만족하는데 필요한 스타트 및 스톱신호, 리드 및 라이트 신호, 수신확인 및 수신확인 불능 신호를 포함한 각종 제어신호를 변환된 어드레스 및 데이터 출력 전후에 삽입하여 직렬 데이터 라인으로 출력하며, 이와 동시에 동기 클럭을 클럭라인으로 출력하기 위한 로직 발생 수단과, 변환기 내에 필요한 각종 클럭을 발생하는 클럭 발생기와, 상기 어드레스와 데이터에 대한 규정 비트 수신을 카운팅하기 위한 카운터로 구성되는 것을 특징으로 한다.

Description

아날로그 버스/I2C 버스 프로토콜 변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 아날로그 버스/I2C 버스 프로토콜 변환기의 심볼 블록도.

Claims (1)

  1. 아날로그 버스의 어드레스 라인을 통해 수신된 아나롤그 어드레스를 디지탈 값으로 변환하기 위한 제1아날로그/디지털 변환기와, 상기 아날로그 버스의 데이터 라인을 통해 수신된 아날로그 데이터를 디지털 값으로 변환하기 위한 제2아날로그/디지탈 변환기와, 상기 제1아날로그/디지탈 변환기로부터의 병력 디지탈 어드레스를 입력 인에이블 신호에 따라 수신하기 위한 제1 3상태 입력 버퍼와, 상기 제2아날로그/디지탈 변환기로부터의 병렬 디지탈 데이터를 입력 인에이블 신호에 따라 수신하기 위한 제2 3상태 입력 버퍼와, 상기 제1 및 제2 3상태 입력 버퍼에 각각 연결되어 래치 인에이블신호의 인가에 따라 각각 어드레스 및 데이터를 래치하기 위한 제1 및 제2래치와, 상기 제1래치로부터 입력된 8비트 어드레스를 제1클럭에 동기하여 직렬 데이터 라인으로 출력하는 제1시프트 레지스터와, 상기 제2래치로부터 입력된 8비트 데이터를 제2클럭에 동기하여 직렬 데이터 라인으로 출력하는 제2시프트 레지스터와, 상기 제1 및 제2시프트 레지스터에 대한 상기 제1 및 제2클럭을 제공하며, I2C버스 프로토콜을 만족하는데 필요한 스타트 및 스톱신호, 리드 및 라이트 신호, 수신확인 및 수신확인 불능 신호를 포함한 각종 제어신호를 변환된 어드레스 및 데이터 출력 전후에 삽입하여 직렬 데이터 라인으로 출력하며, 이와 동시에 동기 클럭을 클럭라인으로 출력하기 위한 로직 발생 수단과, 변환기 내에 필요한 각종 클럭을 발생하는 클럭 발생기와, 상기 어드레스와 데이터에 대한 규정 비트 수신을 카운팅하기위한 카운터로 구성되는 것을 특징으로 하는 아날로그/ I2C버스 프로토콜 변환기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950049404A 1995-12-13 1995-12-13 아날로그 버스/i^2c 버스 프로토콜 변환기 Withdrawn KR970056528A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950049404A KR970056528A (ko) 1995-12-13 1995-12-13 아날로그 버스/i^2c 버스 프로토콜 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049404A KR970056528A (ko) 1995-12-13 1995-12-13 아날로그 버스/i^2c 버스 프로토콜 변환기

Publications (1)

Publication Number Publication Date
KR970056528A true KR970056528A (ko) 1997-07-31

Family

ID=66594115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049404A Withdrawn KR970056528A (ko) 1995-12-13 1995-12-13 아날로그 버스/i^2c 버스 프로토콜 변환기

Country Status (1)

Country Link
KR (1) KR970056528A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848018B2 (en) 2001-11-21 2005-01-25 Interdigital Technology Corporation Method employed by a base station for transferring data
US7107479B2 (en) 2001-11-21 2006-09-12 Interdigital Technology Corporation Apparatus and method for bidirectional transfer of data by a base station

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848018B2 (en) 2001-11-21 2005-01-25 Interdigital Technology Corporation Method employed by a base station for transferring data
US7069464B2 (en) 2001-11-21 2006-06-27 Interdigital Technology Corporation Hybrid parallel/serial bus interface
US7107479B2 (en) 2001-11-21 2006-09-12 Interdigital Technology Corporation Apparatus and method for bidirectional transfer of data by a base station
US7240233B2 (en) 2001-11-21 2007-07-03 Interdigital Technology Corporation Hybrid parallel/serial bus interface
KR100808900B1 (ko) * 2001-11-21 2008-03-06 인터디지탈 테크날러지 코포레이션 하이브리드 병렬/직렬 버스 인터페이스를 구비하는 기지국
KR100812859B1 (ko) * 2001-11-21 2008-03-11 인터디지탈 테크날러지 코포레이션 하이브리드 병렬/직렬 버스 인터페이스를 구비하는 사용자장치
KR100812858B1 (ko) * 2001-11-21 2008-03-11 인터디지탈 테크날러지 코포레이션 하이브리드 병렬/직렬 버스 인터페이스를 구비하는 사용자장치
US7475273B2 (en) 2001-11-21 2009-01-06 Interdigital Technology Corporation Hybrid parallel/serial bus interface
US7752482B2 (en) 2001-11-21 2010-07-06 Interdigital Technology Corporation Hybrid parallel/serial bus interface

Similar Documents

Publication Publication Date Title
EP0977109A1 (en) Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
KR100265610B1 (ko) 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
US5125089A (en) Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data
KR960025082A (ko) 데이타 전송장치
KR100272945B1 (ko) 직병렬데이터변환기
US5012442A (en) Bus receiver power-up synchronization and error detection circuit
KR910013751A (ko) Nrz/cmi(ii) 부호 변환장치
KR930022880A (ko) 음성 데이타 보간회로
KR20010006850A (ko) 스큐 포인터 발생 회로 및 방법
KR960025025A (ko) 전전자 교환기용 프로세스 정합 보드와 퍼스널 컴퓨터를 정합시키기 위한 인터페이스 회로
JPH0750799Y2 (ja) 楽音位相同期装置
KR950025539A (ko) 직병렬 변환 인터페이스회로
KR100211333B1 (ko) 디지탈 음성신호의 동기 조절장치
KR930011484A (ko) T1디지탈 트렁크의 시그날링 데이터 수신회로
JPH04316126A (ja) 符号変換装置
KR890009126A (ko) 통신시스템에서 압축 변환한 데이타를 신장 변환하는 장치
KR0165198B1 (ko) 상이한 동기 클럭에서의 직렬데이타 변환회로
JPH036581U (ko)
KR950013100A (ko) 동기 데이타 링크제어/고레벨 데이타 링크 제어(sdlc/hdlc) 통신에서의 데이타 프레임 동기 비트 생성장치
KR950022076A (ko) 직렬통신회로
KR940017387A (ko) Taxi 칩세트를 이용하는 직렬 통신 시스템의 ber 측정을 위한 코드 변환회로
JPH09214565A (ja) データ送信装置およびデータ受信装置
KR950025541A (ko) 브이엠이(vme)를 에스버스(sbus)로 데이타 전송을 위한 사이즈 정보 발생회로
JPS62279717A (ja) デ−タ転送方式
KR980012900A (ko) 카운터 리드 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951213

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid