JPH06167538A

JPH06167538A - 光学的にアドレス可能な高密度回路基板プローブ装置及びその利用方法

Info

Publication number: JPH06167538A
Application number: JP4075609A
Authority: JP
Inventors: J Henry Francois; フランソア・ジェイ・ヘンリイ
Original assignee: Photon Dynamics Inc
Current assignee: Photon Dynamics Inc
Priority date: 1992-02-27
Filing date: 1992-02-27
Publication date: 1994-06-14

Abstract

(57)【要約】【目的】プローブ密度が２００プローブ／平方インチ
を超えても、信頼性が改善され、テストが所望されるど
んな回路にでも適応するプローブ装置を提供することで
ある。【構成】本発明は、それぞれ、電圧ストリップのよう
な外部電源に接続された光電スイッチに結合されてい
る、高密度の光電的にアドレス可能な電極を備えたプロ
ーブ・パネルを利用し、さらに、回路基板の選択された
位置にテスト信号を加えることが所望される各光電スイ
ッチを選択的に作動させるための光電手段を利用する、
回路基板のテスト装置である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回路基板のテスト装置
に関するものであり、とりわけ、多層プリント回路基板
またはマルチ・チップ・モジュールといった、高密度の
プローブ・ポイントを備えた回路基板のテスト装置に関
するものである。

【０００２】

【従来の技術】回路基板上におけるコンポーネントの配
置密度が高くなるにつれて、要求に応じ、基板に合わせ
て、テストを行うことの可能な回路基板テスト装置を提
供するのは、いっそう困難になっている。

【０００３】既知のプローブ・パネルは、破損や、摩耗
といった付加的問題を被り易い探針を利用している。こ
の結果、欠陥のあるテスト装置に起因する休止時間、さ
らには、産出力の低下のため、生産性が損なわれること
になる。集積回路テクノロジが、大形回路基板に直接コ
ンポーネントを組み立てるポイントに達すると、問題の
発生する可能性がある。テストには、現在利用し得るも
のに比べてプローブ密度を高くすることが必要になる。

【０００４】「ベッド・オブ・ネイル」テスト装置とい
った現在のプリント回路基板テスト装置は、プローブ密
度が、１００プローブ／平方インチ〜２００プローブ／
平方インチに制限される。さらに、「ベッド・オブ・ネ
イル」テスト装置の各プローブ・パネルは、テストを受
ける回路基板と「整合」するように慎重に設計しなけれ
ばならない。「フィクスチャ」と呼ばれるカスタム設計
のプローブ・パネルは、かなりのコストを要するテスト
装置の典型的なものである。さらに、これらのフィクス
チャは、その設計対象となった特定の回路基板だけに限
定される。

【０００５】

【発明が解決しようとする課題】従って、上述の問題を
克服するため、本発明が目的とするところは、プローブ
密度が２００プローブ／平方インチを超えても、信頼性
が改善され、テストが所望されるどんな回路にでも適応
するプローブ装置の提供にある。

【０００６】

【課題を解決するための手段】本発明によれば、高密度
の光電的にアドレス可能な電極を備えたプローブ・パネ
ルを利用している。それぞれの電極は、金属ストリップ
のような低インピーダンス・ラインに接続された光電ス
イッチに結合されている。さらに本発明は、導電性の弾
性マットまたは他の適当な電気的インターフェイスによ
って、回路基板のさまざまな位置にテスト信号を加えた
り、あるいは、そこからテスト信号を受けたりするする
ことが所望される各光電スイッチを選択的、かつ、光電
的に作動させるための手段を利用している。

【０００７】実施例の一つでは、光電スイッチの作動
に、ピクセルのアレイを備えた光変調弁が利用される。
望ましい光弁は、レーザ・ダイオード光源を備えた液晶
表示投射パネルである。アドレス可能な光弁は、テスト
を受けるプリント回路基板のパターンと整合させるのが
望ましいピクセルだけを照らすプログラミングを施され
た、コンピュータのようなプログラマブル信号駆動装置
を介して、あらかじめプログラムされたテスト・パター
ンを作用させることができるようにする。プリント回路
基板の多くは、最初に、ＣＡＤシステムで設計されるの
で、その結果得られた設計をデータとして利用して、回
路基板のテスト・パターンを形成することができる。こ
の構成によって、所望の回路基板に、とりわけ、ＣＡＤ
システムで設計された回路基板に光学的にアドレス可能
な汎用プローブ・パネルを用いることが可能になる。

【０００８】テストを受ける回路基板と光電的にアドレ
ス可能なプローブ・パネルとのインターフェイスのた
め、プローブ・パネルと回路基板の間にはさまれた、導
電性のフィラメントを備えた弾性の導電性マットが設け
られている。弾性マットは、プローブ・パネルからの各
電極をプリント回路基板の電極にすぐ隣接した位置に電
気的に接続できるようにする。プローブ・パネルには、
光電的にアドレス可能なプローブ・パネルによって回路
基板に印加される電圧を測定し、記録する手段も設けら
れている。テスト結果は、プローブ・パネルによって、
コンピュータ・ベースの自動テスト装置のような分析装
置に提供することができる。

【０００９】回路基板にデータを送り、回路基板からデ
ータを受ける２重機能によってプローブ・パネルを回路
基板の両側に配置することが可能になる。

【００１０】次に、実施例を表した、添付の図面を参照
しながら、本発明の説明を行うことにする。

【００１１】

【実施例】図１は、高密度の光電的にアドレス可能な基
板テスト・システム１０のブロック図である。該テスト
・システムには、上部プローブ・マトリクス１２と下部
プローブ・マトリクス１４が含まれており、その間に、
裸または部分的にアセンブルされた回路基板１６が配置
される。できれば、回路基板１６の設計に用いられるコ
ンピュータ援用設計（ＣＡＤ）データ１８に基づく回路
基板１６の設計が、コンピュータ２０にロードされる。
コンピュータ２０は、次に、ＣＡＤデータ１８からの設
計データを利用して、レーザ・パルス・シーケンサ２２
とマトリクス・アドレス指定制御装置２４の両方を作動
させ、さらに、この両方を利用して、上部プローブ・マ
トリクス１２と下部プローブ・マトリクス１４の両方を
駆動し、コンピュータ基板１６のテストを行う。上部プ
ローブ・マトリクス１２と下部プローブ・マトリクス１
４の両方が、コンピュータ基板１６で実施のテストで得
られたテスト・データを受けて、測定制御装置２６に送
る。測定制御装置２６は、さらに、このテスト結果をコ
ンピュータ２０に送って、次のテスト・シーケンスに備
え、また、後続の分析及び評価のために記憶されるよう
にする。コンピュータ２０、レーザ・パルス・シーケン
サ２２、マトリクス・アドレス指定制御装置２４、及
び、測定制御装置２６が、回路基板１６のテスト時に、
上部プローブ・マトリクス１２及び下部プローブ・マト
リクス１４とインターフェイスする方法に関するより完
全な説明について、以下に示す。

【００１２】図２には、本発明による下部プローブ・マ
トリクス１４が示されている。下部プローブ・マトリク
ス１４は、上部プローブ・マトリクス１２と同一であ
り、従って、下部プローブ・マトリクス１４についての
み解説するものとする。回路基板１６と下部プローブ・
マトリクス１４の間には、導電性マット２８が配置され
ている。下部プローブ・マトリクス１４には、ノード・
マトリクス３２を組み立てるフラットなガラス板３０が
含まれている。ノード・マトリクス３２は、ガラス板３
０の反対側においてさらされることになる光源を介し
て、光電的に作動する。ノード・マトリクス３２の作動
に用いられる光源は、レーザ・ダイオード３６のような
光源によって照射される、一組の液晶表示（ＬＣＤ）投
射パネル３４といった適合する光弁によって形成される
像から得られる。もちろん、各電極毎に設けた単一の光
ダイオード、バック・ライト光源付きのＬＣＤパネル、
あるいは、適合する光学素子及びシャッタを備えた白色
光源といった、他の光源構成も可能である。マット２８
は、また、回路基板１６とガラス板３０の間における電
気的接触に必要な圧力による回路基板１６とガラス板３
０の両方に対する影響を和らげる働きもする。

【００１３】本発明の実施例の一つでは、単一のレーザ
・ダイオード３６を備えた単一のＬＣＤ投射パネル３４
だけが用いられる。望ましい実施例では、対応する数の
レーザ・ダイオード３６を備えた複数のＬＣＤ投射パネ
ルを利用して、ノード・マトリクス３２を光電的に作動
させる。複数のＬＣＤ投射パネルによるこの望ましい実
施例の場合、各ＬＣＤ投射パネルを保持するため、取付
フレーム３８が設けられている。ＬＣＤ投射パネルを用
いることによって、該パネルをマトリクス・パネルから
離して配置することが可能になる。光源／光弁の組み合
わせには、マトリクス・パネルに像を形成するための光
学素子は不要である。このタイプのシステムを利用する
ことによって、光学ベースのシステムに共通した光学歪
と収差の両方または一方が排除される。さらに、投射シ
ステムは、容易にスケール可能である。光弁をマトリク
ス・パネルに近づけたり、あるいは、遠ざけたりするだ
けで、像の拡大または縮小が行われる。ＬＣＤ投射パネ
ル３４は、また、ある像のエッジが、隣接像のエッジと
正確に整合するように、あるいは、重なるようにさえす
ることが可能である。これらの利点は、両方とも、任意
のサイズのマトリクス・パネルを完全にカバレーするこ
とができる。

【００１４】回路基板１６の上下に二つのマトリクス・
パネルを用いることが開示されているが、片側の回路基
板１６に用いられる単一のマトリクス・パネルしか利用
しないのも、十分に本発明の意図する範囲内である。

【００１５】図３には、ノード・マトリクス３２の平面
図が示されている。ノード・マトリクス３２には、複数
の接点電極４２といくつかのデータ・ライン４４を備え
た接点ノード・フィールド４０が含まれている。接点電
極４２は、各データ・ライン４４に接続されて、Ｎ×Ｍ
のアレイを形成する。データ・ライン４４は、ノード・
マトリクス３２を横切って並行にアライメントがとられ
ている。各データ・ライン４４は、ノード・マトリクス
３２の幅にわたって延び、さらに、マルチプレクサ４６
に接続され、各マルチプレクサ４６は、データ接点パッ
ド４８に接続されている。マルチプレクサ４６は、いく
つかの利用できる可能性のあるラインのうち特定のライ
ンに各データ・ライン４４を接続できるようにする。該
ラインは、電圧Ｖ_bias、アースが接続されたり、非接点
（Ｎ／Ｃ）とされたり、あるいは、電圧計、電流計、ま
たは、他のタイプの電気信号受信装置といった測定出力
装置に接続される。こうした電力及びアドレス指定能力
は、データ接点パッド４８を介して得られる。

【００１６】図４には、各データ・ライン４４の概略図
が示されている。各電極４２は、フォトレジスタＲを介
してデータ・ライン４４に接続される。フォトレジスタ
Ｒは、光活性領域５０を表している。データ・ライン４
４には、特定のテスト・シーケンス時におけるプログラ
ミングに従って、電圧Ｖ_bias、非接点（Ｎ／Ｃ）、アー
ス、あるいは、電圧計、電流計といった測定装置（前述
の）をデータ・ライン４４に接続するマルチプレクサ４
６が接続されている。マトリクスアドレス指定制御装置
２４は、各マルチプレクサに接続されて、テスト段階に
おけるデータ・ラインのプログラミングを行う。マルチ
プレクサは、用途に固有の集積回路（ＡＳＩＣ）から形
成することができ、チップ・オン・ガラス（ＣＯＧ）・
テクノロジを利用して、ガラス・パネル上に組み立てる
ことも可能である（ノード・マトリクス）。ＡＳＩＣマ
ルチプレクサは、各データ・ライン４４毎に電力、アド
レス指定、及び、測定能力を提供する。コンデンサＣを
電極とアースの間に配置することができる。図５は、意
図する行と列の電極アレイ・フォーマットを示す接点ノ
ード・フィールド４０の拡大切り欠き図である。電極４
２は、対応する光導電層の領域が光源によって照射さ
れ、電極とデータ・ラインを短絡させる場合に限って、
活動状態になる。

【００１７】図６には、厚いガラス板３０にしっかり取
り付けられたノード・マトリクスの３２の側面断面図で
ある。ノード・マトリクス３２には、Ｎ×Ｍのアレイを
なすように形成された接点電極４２が組み立てられる。
各電極４２は、二酸化ケイ素のような絶縁層５２に被着
したアルミニウムのような導電層から形成される。絶縁
層５２は、さらに、ＣｄＳｅまたはＣｄＳのような光導
電層５８上に形成される。光導電層５４は、プレート１
２の幅にわたって延びる導電性データ・ライン４４を電
極接点５６を介して多くの電極に相互接続するように形
成される。光導電層５４は、適合する波長及び強度の光
で照射されると、導電状態になる、すなわち、オンにな
るように形成される。各電極４２は、５０ミル四方で、
０．５ミクロン〜２．０ミクロン、できれば、１．０ミ
クロンの厚さを有しているのが望ましい（図５）。各電
極４２の所望のピッチは、約１０ミルである。これによ
って、１０，０００電極／平方インチの電極密度が可能
になる。こうした密度は、「ベッド・オブ・ネイル」テ
スト装置の利用時に可能な、約２００プローブ／平方イ
ンチの最高密度を大幅に超える。電極４２に接続された
コンデンサを形成する追加金属及び絶縁体プロセス・ス
テップが行われる可能性がある。

【００１８】下記は、ガラス上に電極を形成するための
所望のステップである。１．メタライゼーション・ステップによって、データ・
ライン４４及び電極接点５６を被着させ、パターン形成
する。２．光導電層５４を被着させ、パターン形成する。３．絶縁フィルムを被着させる。４．絶縁層５２に接点ホールをエッチングする。５．電極４２を被着させ、パターン形成する。６．処理されたガラス・パネルをガラス板３０に取り付
ける。

【００１９】動作時、テスト装置１０は、次のように用
いられる。図７に示すように、回路基板１６は、上部マ
トリクス・パネル１２と下部マトリクス・パネル１４の
間に配置され、導電性マット２８が、回路基板１６と、
上部マトリクス・パネル１２及び下部マトリクス・パネ
ル１４の間の接触を可能にする。テストを受ける基板の
導電性基準を利用して、正確な基板のアライメントが求
められる。それらは、適合する像・パターン及び測定資
源によって走査を受け、回路基板１６の精確なアライメ
ントが求められる。このアライメント情報は、コンピュ
ータに報告され、マトリクスパネル１２または１４に対
する回路基板１６のミスアライメントのために必要にな
る電極４２の回転、並進、または、スケール変換が施さ
れる。次に、コンピュータ２０は、アライメント・デー
タに加えて、あらかじめ処理されたＣＡＤデータを利用
し、上部マトリクス・パネル１２と下部マトリクス・パ
ネル１４のそれぞれについて像・パターンを発生する。

【００２０】像・パターンは、二つのマトリクス・パネ
ル１２及び１４に達する前に、マトリクス・アドレス指
定制御装置２４による処理を受ける。コンピュータ２０
は、また、マルチプレクサのパターンを運用して、適合
する電極に対して施すべき適当な接続を決定する。この
情報も、マトリクス・アドレス指定制御装置２４に送ら
れる。次に、ＬＣＤ投射パネル３４が、回路基板１６に
おけるテストが所望されるパターンに対応するテスト・
パターンを表示する。レーザ・ダイオード３６は、投射
パネル３４における所望の像・パターンをノード・マト
リクス３２に投射することによって、ノード・マトリク
ス３２を照射する。レーザ・ダイオード３６は、レーザ
・パルス・シーケンサ２２によって、投射パネル３４の
像・パターン・シーケンスと整合するように信号が加え
られる。照射を受ける各光活性領域５０が、対応する電
極４２をスイッチして、電極間に所望の信号を加え、回
路基板上１６の位置を選択する（図７）。加えられる信
号の結果は、やはり、上部マトリクス・パネル１２と下
部マトリクス・パネル１４によって観測され、測定制御
装置２６に送られる。測定制御装置２６は、さらに、こ
の結果を利用して、コンピュータ２０に対し、所望のテ
スト・シーケンスにおける次のテスト・フレームの処理
を開始するように指示を与える。

【００２１】先行プローブ・パネルの場合、テストを受
ける特定の回路基板に合わせて、カスタム組立を必要と
した。「フィクスチャ」と呼ばれるこれらのカスタム設
計によるプローブ・パネルは、極めて高価であり、設計
対象となった回路基板との使用に限定された。本発明
は、現在利用可能なものに比べて、ほぼ１００倍の電極
密度を備えたプローブ・パネルを提供する。さらに、こ
のプローブ・パネルは、アドレス可能なソフトウエアで
あるので、特定の回路基板の組み立てに用いるように設
計されたＣＡＤソフトウエアを利用して、テスト装置１
０に用いるためのソフトウエア・「フィクスチャ」・パ
ネルを作成することも可能である。ソフトウエア・フィ
クスチャリングの利点は、単一のプローブ・システム
が、同じものが二つとない、極めて多様な回路基板をテ
ストできることによって、機械的フィクスチャ基板に比
べてはるかに融通性が高くなる可能性を有するというこ
とである。

【００２２】標準的なイメージング・テクノロジによっ
て、毎秒３０もの異なるテスト・パターンのサイクリン
グが可能になる。この結果、毎秒３０の測定スケジュー
ルが可能になる。従って、例えば、１００×１００の電
極からなるアレイの場合（合計で１０，０００の電
極）、回路基板２６における一つのポイントからもう一
つのポイントへの各導通路は、ネットワークを形成し、
各フレームまたはスケジュール毎に、こうした１００の
ネットワークを十分にテストすることができる。この割
合によれば、毎秒約３，０００のネットワークがテスト
されることになる。こうした構成は、１０，０００のテ
スト・ポイントを備える回路基板の完全な回路基板テス
トに要する時間が５秒未満であることを表している。

【００２３】回路基板で実施される二つの周知のテスト
は、導通に関するテストと、分離に関するテストであ
る。両方とも、本発明で可能である。導通テストには、
二つの方法がある。第１の方法は、単にテストを行っ
て、回路基板上の二つのポイント間における所定の経路
の導通を確認するだけのものである。第２の方法は、ケ
ルビン・プローブを利用して、回路基板上の二つのポイ
ント間における所定の経路の導通と抵抗率の両方につい
て確かめるものである。分離テストは、単に、少なくと
も、二つのポイント間における所定の経路が、回路基板
上における別の経路に対して短絡していないかどうかを
確認するだけのものである。

【００２４】これで、特定の実施例に関連した本発明の
説明を終えた。当該技術の熟練者であれば、他の実施例
については明らかであろう。例えば、テスト基板とし
て、プリント回路基板繰り返し利用されたが、セラミッ
ク、エポキシ・ガラス、及び、射出成形によるプラスチ
ックといった他のタイプのコンピュータ基板も、開示の
装置を使ってテストすることが可能である。従って、本
発明に対する制限は、付属の請求項によって示されるも
の以外にはない。

【図面の簡単な説明】

【図１】プローブ・パネル・システムのブロック図であ
る。

【図２】本発明による導電性下部マトリクス・パネルの
断面拡大図である。

【図３】図２のノード・マトリクスの平面図である。

【図４】図３におけるデータ・ラインの概略図である。

【図５】図３におけるノード・マトリクスに見受けられ
る接点ノードの拡大平面図である。

【図６】図２におけるガラス板に組み立てられる導電性
ノード・マトリクスの断面図である。

【図７】テストを受ける基板をテストするための選択作
動電極を備えた下部マトリクス・パネル及び上部マトリ
クス・パネルの断面拡大図である。

【符号の説明】

１０テスト・システム１２上部プローブ・マトリクス１４下部プローブ・マトリクス１６回路基板１８ＣＡＤデータ２０コンピュータ２２レーザ・パルス・シーケンサ２４マトリクス・アドレス指定制御装置２６測定制御装置２８導電性マット３０ガラス板３２ノード・マトリクス３４ＬＣＤパネル３６レーザ・ダイオード４０接点ノード・フィールド４２接点電極４４データ・ライン４６マルチプレクサ４８データ接点パッド５０光活性領域５２絶縁層５４光導電層５６電極接点

Claims

【特許請求の範囲】

【請求項１】テストを受ける回路基板にアドレス可能
な接触を行えるようにし、第１の複数（Ｎ）の導電性を
備えた第１のストリップを具備しており、第１のストリ
ップが、それぞれ、第１の電極アレイを形成する第２の
複数（Ｍ）の第１の電極を備えている第１のプローブパ
ネルと、前記第１の電極のそれぞれに結合されて、前記第１のス
トリップを介して対応する第１の電極に対する外部接点
を形成し、入射光電エネルギーに感応して、前記第１の
ストリップと前記第１の電極のうち選択された電極とを
導通させる光電スイッチから構成された第１のスイッチ
ング手段と、前記光電スイッチのそれぞれを選択的に、かつ、光電的
に作動させる第１の作動手段とから構成される裸または
部分的にアセンブルされた回路基板をテストするための
プローブ装置。
【請求項２】前記テストを受ける回路基板にアドレス
可能な接触を行えるようにし、第１の複数（Ｎ）の導電
性を備えた第２のストリップを具備しており、第２のス
トリップが、それぞれ、第２の電極アレイを形成する第
２の複数（Ｍ）の第２の電極を備えている第２のプロー
ブパネルと、前記第２の電極のそれぞれに結合されて、前記第２のス
トリップを介して対応する第２の電極に対する外部接点
を形成し、入射光電エネルギーに感応して、前記第２の
ストリップと前記第２の電極のうち選択された電極とを
導通させる光電スイッチから構成された第２のスイッチ
ング手段と、前記光電スイッチのそれぞれを選択的に、かつ、光電的
に作動させる第２の作動手段とが、さらに、含まれていることを特徴とする、請求項１に記
載のプローブ装置。
【請求項３】前記第１の作動手段が、前記電極アレイ
の前記スイッチング手段の位置をスケール可能に整合さ
せる形状係数を有する、Ｎ×Ｍのピクセルからなるアレ
イを備えた光弁と、前記光弁を介して前記スイッチング
手段に光電エネルギーを送り込む光電源から構成される
ことを特徴とする、請求項１に記載のプローブ装置。
【請求項４】前記第１の作動手段が、前記電極アレイ
の前記スイッチング手段の位置をスケール可能に整合さ
せる形状係数を有する、Ｎ×Ｍのピクセルからなるアレ
イを備えた光弁と、前記光弁を介して前記スイッチング
手段に光電エネルギーを送り込む光電源から構成される
ことを特徴とする、請求項２に記載のプローブ装置。
【請求項５】前記光弁が、液晶表示（ＬＣＤ）投射パ
ネルであることを特徴とする、請求項４に記載のプロー
ブ装置。
【請求項６】前記光源が、レーザ・ダイオードである
ことを特徴とする、請求項４に記載のプローブ装置。
【請求項７】前記光弁が、二次光源を備えたＬＣＤパ
ネルであることを特徴とする、請求項４に記載のプロー
ブ装置。
【請求項８】前記光弁が、あらかじめ選択された励起
パターンを供給し、前記プローブ・パネルの電極を作動
させるプログラマブル信号駆動装置に結合されているこ
とを特徴とする、請求項４に記載のプローブ装置。
【請求項９】前記光弁が、白色光源を備えた光学シャ
ッタであることを特徴とする、請求項４に記載のプロー
ブ装置。
【請求項１０】前記作動手段が、各光電スイッチ毎
に、別個の光源を備えていることを特徴とする、請求項
１に記載のプローブ装置。
【請求項１１】前記外部接点が、電源、アース接点、
電圧計、及び、電流計から選択されるということを特徴
とする、請求項１に記載のプローブ装置。
【請求項１２】さらに、テストを受ける前記回路基板
の選択位置に前記各電極を電気的に結合するための手段
が設けられていることを特徴とする、請求項１に記載の
プローブ装置。
【請求項１３】前記電気的結合手段が、導電性マット
を形成する弾性シートに埋め込まれた導電性フィラメン
トからなることと、前記弾性シートが、導電性マットの
平面に沿って、絶縁を施すことと、前記埋め込みフィラ
メントが、導電性マットの平面とほぼ垂直な方向に導通
することとを特徴とする、請求項１２に記載のプローブ
装置。
【請求項１４】テストを受ける回路基板に対するアド
レス可能なラインが設けられており、第１の複数（Ｎ）
のストリップを備え、各ストリップが、電極アレイを形
成する第２の複数（Ｍ）の電極を備える第１と第２のプ
ローブ・パネルと、前記ストリップの前記電極を複数の前記アドレス可能な
ラインに選択的に結合するための結合手段と、前記各電極と前記ストリップの一つとの間に結合され
た、入射光電エネルギーに感応して、前記ストリップと
前記電極とを導通させる光電スイッチからなるスイッチ
ング手段と、前記光電スイッチを選択的に、かつ、光電的に作動させ
る作動手段とから構成される回路基板をテストするため
のプローブ装置。
【請求項１５】前記結合手段が、マルチプレクサであ
ることを特徴とする、請求項１４に記載のテスト装置。
【請求項１６】前記アドレス可能なラインが、電圧
源、アース、電圧計、及び、電流計からなるグループか
ら選択される手段に結合されることを特徴とする、請求
項１４に記載のテスト装置。
【請求項１７】前記作動手段が、前記電極アレイの前
記スイッチング手段の位置をスケール可能に整合させる
形状係数を有する、Ｎ×Ｍのピクセルからなるアレイを
備えた光弁と、前記光弁を介して前記スイッチング手段
に光電エネルギーを送り込む光電源から構成されること
を特徴とする、請求項１４に記載のテスト装置。
【請求項１８】前記光弁が液晶表示投射パネルである
ことを特徴とする、請求項１７に記載のテスト装置。
【請求項１９】前記光源がレーザ・ダイオードである
ことを特徴とする、請求項１７に記載のテスト装置。
【請求項２０】前記光弁が二次光源を備えたＬＣＤパ
ネルであることを特徴とする、請求項１７に記載のテス
ト装置。
【請求項２１】前記光弁があらかじめ選択された励起
パターンを供給し、前記プローブ・パネルの電極を作動
させるプログラマブル信号駆動装置に結合されているこ
とを特徴とする、請求項１７に記載のテスト装置。
【請求項２２】さらに、テストを受ける前記回路基板
の選択位置に前記各電極を電気的に結合するための手段
が設けられていることを特徴とする、請求項１４に記載
のテスト装置。
【請求項２３】前記電気的結合手段が、導電性マット
を形成する弾性シートに埋め込まれた導電性フィラメン
トからなることと、前記弾性シートが、導電性マットの
平面に沿って、絶縁を施すことと、前記埋め込みフィラ
メントが、導電性マットの平面とほぼ垂直な方向に導通
することを特徴とする、請求項２２に記載のテスト装
置。
【請求項２４】回路基板の位置に一致する選択された
位置からなるアドレス・マトリクスを作成するステップ
と、光弁手段に前記アドレス・マトリクスを複写するステッ
プと、光電的にアドレス可能なプローブ・パネルにおける一組
の多重化手段にプログラミングを施して、選択された特
定の機能を果たす多重化手段に接続され、それぞれ、光
電スイッチを介して少なくとも一つの電極に結合されて
いる、あらかじめ選択されたデータ・ラインにアドレス
指定を行うステップと、前記光弁手段を介して前記プローブ・パネルに光電エネ
ルギーを送り込み、前記アドレス・マトリクスの選択位
置に基づくパターンをなす前記電極を作動させることに
よって、前記アドレス・マトリクスにほぼ一致する形状
係数を有するパターンをなすノードを電気的に作動させ
るステップから構成される、複数のノードを備える裸または部分的にアセンブルされ
た回路基板のテスト方法。
【請求項２５】さらに、前記電極の一部を介して前記
回路基板に加えられる電気信号を検出するステップが含
まれることを特徴とする、請求項２４に記載のテスト方
法。
【請求項２６】前記アドレス・マトリクスが、前記光
弁手段によってスケール可能であることを特徴とする、
請求項２４に記載のテスト方法。
【請求項２７】光学アドレス・マトリクスとして複数
のノードのうち選択されたノードに対応する、アドレス
可能な位置からなるアレイのイメージを形成するステッ
プと、光電スイッチ・マトリクスからなるパネルに前記光学ア
ドレス・マトリクスを投射し、前記光学アドレス・マト
リクスを前記光電スイッチ・マトリクスに光電的に作用
させることによって、前記光電スイッチ・マトリクスを
スイッチし、前記光電スイッチに接続された第１グルー
プの電極を介して、前記選択ノードに信号を加えるステ
ップと、前記光学アドレス・スイッチ・マトリクスによって使用
可能になった前記光電スイッチ・マトリクスを通じて前
記光電スイッチに接続されている、第２グループの電極
を介して前記信号に対する応答を検出するステップから
構成される、複数のノードを備える裸または部分的にアセンブルされ
た回路基板のテスト方法。
【請求項２８】前記アドレス・マトリクスが、前記光
弁手段によってスケール可能であることを特徴とする、
請求項２７に記載のテスト方法。