JPH06175163A - 薄膜積層デバイス - Google Patents
薄膜積層デバイスInfo
- Publication number
- JPH06175163A JPH06175163A JP35272592A JP35272592A JPH06175163A JP H06175163 A JPH06175163 A JP H06175163A JP 35272592 A JP35272592 A JP 35272592A JP 35272592 A JP35272592 A JP 35272592A JP H06175163 A JPH06175163 A JP H06175163A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- transparent conductor
- metal
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 本発明は、デバイス特性の均一性、安定性お
よび信頼性の高い薄膜積層デバイスの提供にある。 【構成】 透明導電体膜と金属膜の積層部分を有する薄
膜積層デバイスにおいて、該透明導電体膜と金属の界面
に形成される両者の混合物からなる層の厚さが１００Å
以下であることを特徴とする薄膜積層デバイス。
よび信頼性の高い薄膜積層デバイスの提供にある。 【構成】 透明導電体膜と金属膜の積層部分を有する薄
膜積層デバイスにおいて、該透明導電体膜と金属の界面
に形成される両者の混合物からなる層の厚さが１００Å
以下であることを特徴とする薄膜積層デバイス。
Description
【０００１】
【技術分野】本発明は、薄膜積層デバイス、特にアクテ
ィブマトリックス型液晶表示装置用スイッチング素子に
関する。
ィブマトリックス型液晶表示装置用スイッチング素子に
関する。
【０００２】
【従来技術】原稿読取りセンサーや液晶表示装置等の画
像の入出力装置においては、光の透過、不透過を信号と
するため画素部には透明導電体膜が使用されている。近
年、ＯＡ機器端末機や液晶ＴＶは大面積液晶パネル使用
の要望が強く、そのためアクティブマトリックス方式で
は各画素ごとにスイッチを設け、電圧を保持するように
工夫されている（特開昭６１−２６０２１９、特開昭６
２−６２３３３、特開平２−２８９８２８等）。これら
の装置において画素とセンサー部あるいはスイッチ部と
はしばしば金属膜によって接続されている。画素部とそ
れに接続されてＭＩＭ素子が設けられている薄膜積層デ
バイスの構成例を図１に示す。４はＩＴＯ、Ｉｎ2Ｏ3、
ＳｎＯ2、ＺｎＯ等の透明導電体薄膜で画素電極とな
る。１及び３はＡｌ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔｉ，Ｔａ，
Ｗ，Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，Ｎｉ−Ｃｒ等の金属膜で
ＭＩＭ素子の下部及び上部電極となる。２はＳｉＯｘ，
ＳｉＮｘ，硬質炭素等の絶縁体あるいは半絶縁体膜でＭ
ＩＭ素子の絶縁体層となる。この素子の電流−電圧特性
はｌｎＩ＝β√Ｖ＋κ，ｌｎ（Ｉ／Ｖ）＝β√Ｖ＋κ
（β，κは定数）等によって記述できるが、図１の４と
３の間でプロービングすると、ある電圧以上（絶縁体の
破壊電圧よりは低い）では上記の関係からはずれてしま
う（典型的には電流値が本来の値より小さくなりつつ波
打つ）場合があった。また、その値は再現性がなく、経
時変化も大きかった。
像の入出力装置においては、光の透過、不透過を信号と
するため画素部には透明導電体膜が使用されている。近
年、ＯＡ機器端末機や液晶ＴＶは大面積液晶パネル使用
の要望が強く、そのためアクティブマトリックス方式で
は各画素ごとにスイッチを設け、電圧を保持するように
工夫されている（特開昭６１−２６０２１９、特開昭６
２−６２３３３、特開平２−２８９８２８等）。これら
の装置において画素とセンサー部あるいはスイッチ部と
はしばしば金属膜によって接続されている。画素部とそ
れに接続されてＭＩＭ素子が設けられている薄膜積層デ
バイスの構成例を図１に示す。４はＩＴＯ、Ｉｎ2Ｏ3、
ＳｎＯ2、ＺｎＯ等の透明導電体薄膜で画素電極とな
る。１及び３はＡｌ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔｉ，Ｔａ，
Ｗ，Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，Ｎｉ−Ｃｒ等の金属膜で
ＭＩＭ素子の下部及び上部電極となる。２はＳｉＯｘ，
ＳｉＮｘ，硬質炭素等の絶縁体あるいは半絶縁体膜でＭ
ＩＭ素子の絶縁体層となる。この素子の電流−電圧特性
はｌｎＩ＝β√Ｖ＋κ，ｌｎ（Ｉ／Ｖ）＝β√Ｖ＋κ
（β，κは定数）等によって記述できるが、図１の４と
３の間でプロービングすると、ある電圧以上（絶縁体の
破壊電圧よりは低い）では上記の関係からはずれてしま
う（典型的には電流値が本来の値より小さくなりつつ波
打つ）場合があった。また、その値は再現性がなく、経
時変化も大きかった。
【０００３】
【目的】本発明は、デバイス特性の均一性、安定性およ
び信頼性の高い薄膜積層デバイスの提供にある。
び信頼性の高い薄膜積層デバイスの提供にある。
【０００４】
【構成】前記、問題の生じた原因について、本発明者は
鋭意研究を重ねた結果、酸化物系透明導電体膜と金属膜
の積層部分を有する薄膜積層デバイスにおいて透明導電
体膜と金属膜の界面に形成される両者の混合物から成る
層の厚さが１００Å以下であれば前記問題は生じないこ
とがわかり、本発明を成すにいたったものである。
鋭意研究を重ねた結果、酸化物系透明導電体膜と金属膜
の積層部分を有する薄膜積層デバイスにおいて透明導電
体膜と金属膜の界面に形成される両者の混合物から成る
層の厚さが１００Å以下であれば前記問題は生じないこ
とがわかり、本発明を成すにいたったものである。
【０００５】図６に示すテストエレメントを作製し、透
明導電体膜３４と金属膜３１の間でプロービングするこ
とによって、界面抵抗を測定した。その際に金属膜材
質、成膜条件、熱処理条件等を変えることによって界面
に形成される混合物から成る層（以下混合層と略す）の
厚さを変えた。厚さを変えた場合、界面抵抗がオーム性
でかつ小さい値を示す場合（オーミックと称す）と界面
抵抗が非線形でかつ前者の場合に比べて数桁高い値を示
す場合（非線形と称す）があった。混合層の層厚に対す
るオーミックと非線形の関係は図７のようになることが
解った。すなわち、混合層の厚さが１００Å以下ではす
べてオーミックであるが、１００Åより大きい場合には
オーミックと非線形が混在している。また、オーミック
の特性は抵抗値に再現性があったが、非線形の特性は抵
抗値の再現性に劣り、かつ経時変化（特に高温保存時）
が大きかった。この特性がオーミックの場合透明導電体
膜を介して測定される特性はデバイス本来の特性となる
が、非線形の場合にはデバイス本来の特性に混合層の
（非線形な）抵抗が直列に付加された特性として検出さ
れる。混合層の特性の不安定性のため、それが本来の
（安定な）特性に加わって検出される特性は再現性や経
時安定性に乏しいものとなる。以上の点から透明導電体
膜と金属膜界面の特性は常にオーミックであること、す
なわち混合層の厚さが１００Å以下であることが好まし
い。
明導電体膜３４と金属膜３１の間でプロービングするこ
とによって、界面抵抗を測定した。その際に金属膜材
質、成膜条件、熱処理条件等を変えることによって界面
に形成される混合物から成る層（以下混合層と略す）の
厚さを変えた。厚さを変えた場合、界面抵抗がオーム性
でかつ小さい値を示す場合（オーミックと称す）と界面
抵抗が非線形でかつ前者の場合に比べて数桁高い値を示
す場合（非線形と称す）があった。混合層の層厚に対す
るオーミックと非線形の関係は図７のようになることが
解った。すなわち、混合層の厚さが１００Å以下ではす
べてオーミックであるが、１００Åより大きい場合には
オーミックと非線形が混在している。また、オーミック
の特性は抵抗値に再現性があったが、非線形の特性は抵
抗値の再現性に劣り、かつ経時変化（特に高温保存時）
が大きかった。この特性がオーミックの場合透明導電体
膜を介して測定される特性はデバイス本来の特性となる
が、非線形の場合にはデバイス本来の特性に混合層の
（非線形な）抵抗が直列に付加された特性として検出さ
れる。混合層の特性の不安定性のため、それが本来の
（安定な）特性に加わって検出される特性は再現性や経
時安定性に乏しいものとなる。以上の点から透明導電体
膜と金属膜界面の特性は常にオーミックであること、す
なわち混合層の厚さが１００Å以下であることが好まし
い。
【０００６】混合層の厚さを１００Å以下にするために
は主として２つの方法がある。その１つは酸化物系透明
導電体膜の表層部の厚さ１０〜１００Åを化学量論組成
となるようにすることである。通常酸化物系透明導電体
膜は化学量論組成より酸素欠乏状態とすることによって
酸素欠陥がキャリアとなって導電性を有する。しかしな
がら、酸素欠乏状態のような状態では、一方そのような
状態では完全結晶とは成り得ず、積層された金属膜を構
成する物質との相互拡散及び結合を生じやすくなる。透
明導電体膜の表層部が化学量論組成になっていればこの
ような反応を防止することができる。化学量論組成にな
っている層の厚さとしては１０〜１００Åが好ましい。
１０Åより薄いと結晶性が悪くなり、１００Åより厚い
とその層自体が抵抗体として作用してしまうためであ
る。このような表層部を形成する手段としては酸化雰囲
気での熱処理、ＵＶ処理、イオン注入、酸素プラズマ処
理等があるが、酸素プラズマによる表面処理が特に有効
である。この組成はＡＥＳ分析等の常法により知ること
ができる。混合層の厚さを１００Å以下とするための第
２の方法は、金属膜を構成する金属元素として、該金属
元素の酸化物生成の自由エネルギーが、透明導電体を構
成する酸素以外の元素の酸化物生成の自由エネルギーよ
りも大きくなる元素を選択することである。このような
要件を満足する金属元素は、透明導電体膜中の酸素と結
合しにくいため混合層を形成するのが困難となる。透明
導電体膜を構成する酸素以外の物質としてはＩｎ，Ｓ
ｎ，Ｚｎ等が一般的には使用される。金属膜を構成する
物質として、Ｎｉ，Ｃｕ，Ａｇ，Ａｕ，Ｐｔ等をもちい
れば目的を達成できる。なお、この場合においても、混
合層の存在は、ＡＥＳ分析等の常法の分析手段により検
知することができる。
は主として２つの方法がある。その１つは酸化物系透明
導電体膜の表層部の厚さ１０〜１００Åを化学量論組成
となるようにすることである。通常酸化物系透明導電体
膜は化学量論組成より酸素欠乏状態とすることによって
酸素欠陥がキャリアとなって導電性を有する。しかしな
がら、酸素欠乏状態のような状態では、一方そのような
状態では完全結晶とは成り得ず、積層された金属膜を構
成する物質との相互拡散及び結合を生じやすくなる。透
明導電体膜の表層部が化学量論組成になっていればこの
ような反応を防止することができる。化学量論組成にな
っている層の厚さとしては１０〜１００Åが好ましい。
１０Åより薄いと結晶性が悪くなり、１００Åより厚い
とその層自体が抵抗体として作用してしまうためであ
る。このような表層部を形成する手段としては酸化雰囲
気での熱処理、ＵＶ処理、イオン注入、酸素プラズマ処
理等があるが、酸素プラズマによる表面処理が特に有効
である。この組成はＡＥＳ分析等の常法により知ること
ができる。混合層の厚さを１００Å以下とするための第
２の方法は、金属膜を構成する金属元素として、該金属
元素の酸化物生成の自由エネルギーが、透明導電体を構
成する酸素以外の元素の酸化物生成の自由エネルギーよ
りも大きくなる元素を選択することである。このような
要件を満足する金属元素は、透明導電体膜中の酸素と結
合しにくいため混合層を形成するのが困難となる。透明
導電体膜を構成する酸素以外の物質としてはＩｎ，Ｓ
ｎ，Ｚｎ等が一般的には使用される。金属膜を構成する
物質として、Ｎｉ，Ｃｕ，Ａｇ，Ａｕ，Ｐｔ等をもちい
れば目的を達成できる。なお、この場合においても、混
合層の存在は、ＡＥＳ分析等の常法の分析手段により検
知することができる。
【０００７】以上の構成を有する薄膜積層デバイスとし
ては、例えば、原稿読取センサーやフラットパネルディ
スプレー用スイッチング素子等があるが、特に液晶ディ
スプレー用アクティブマトリックス基板に使用されるス
イッチング素子が好適である。スイッチング素子として
は、三端子素子としての薄膜トランジスタ（ＴＦＴ）や
二端子素子としての金属−絶縁体−金属（ＭＩＭ）素
子、特開昭６１−２７５８１１号で言うところのＭＳＩ
素子、半導体−絶縁体−半導体（ＳＩＳ）素子等があ
る。中でも絶縁体に硬質炭素膜を用いたＭＩＭ素子が有
利である。硬質炭素膜を用いることにより広範囲でのデ
バイス設計が可能で、しかも素子特性のバラツキが少な
く、また、しきい値電圧、耐圧に優れ、歩留りのよい二
端子素子が得られる。以下にＭＩＭ素子の構成材料を図
１に基づき説明する。基板（図示せず）としては、ガラ
ス、プラスチック等の透明絶縁体が使用される。画素電
極４としては、ＩＴＯ，Ｉｎ2Ｏ3，ＳｎＯ2，ＺｎＯ等
の透明導電体膜が用いられる。透明（画素）電極の製膜
は、スパッタリング、蒸着等の方法で行なわれ、ウエッ
ト又はドライエッチングにより所定のパターンに形成さ
れる。製膜後あるいはパターニング後に、必要に応じて
酸素プラズマ処理が施される。下部電極１としては、Ａ
ｌ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｕ，
Ａｇ等の金属膜が用いられる。
ては、例えば、原稿読取センサーやフラットパネルディ
スプレー用スイッチング素子等があるが、特に液晶ディ
スプレー用アクティブマトリックス基板に使用されるス
イッチング素子が好適である。スイッチング素子として
は、三端子素子としての薄膜トランジスタ（ＴＦＴ）や
二端子素子としての金属−絶縁体−金属（ＭＩＭ）素
子、特開昭６１−２７５８１１号で言うところのＭＳＩ
素子、半導体−絶縁体−半導体（ＳＩＳ）素子等があ
る。中でも絶縁体に硬質炭素膜を用いたＭＩＭ素子が有
利である。硬質炭素膜を用いることにより広範囲でのデ
バイス設計が可能で、しかも素子特性のバラツキが少な
く、また、しきい値電圧、耐圧に優れ、歩留りのよい二
端子素子が得られる。以下にＭＩＭ素子の構成材料を図
１に基づき説明する。基板（図示せず）としては、ガラ
ス、プラスチック等の透明絶縁体が使用される。画素電
極４としては、ＩＴＯ，Ｉｎ2Ｏ3，ＳｎＯ2，ＺｎＯ等
の透明導電体膜が用いられる。透明（画素）電極の製膜
は、スパッタリング、蒸着等の方法で行なわれ、ウエッ
ト又はドライエッチングにより所定のパターンに形成さ
れる。製膜後あるいはパターニング後に、必要に応じて
酸素プラズマ処理が施される。下部電極１としては、Ａ
ｌ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｕ，
Ａｇ等の金属膜が用いられる。
【０００８】透明（画素）電極の表面をプラズマ処理を
行なっていない場合（すなわち、表層部が化学量論組成
となっていない場合）には、下部電極１の金属元素とし
ては、前記したように、該金属元素の酸化物生成の自由
エネルギーが、透明（画素）電極を構成する酸素以外の
元素の酸化物生成の自由エネルギーよりも大きくなる元
素が選択され、Ｎｉ，Ｃｕ，Ａｇ，Ａｕ，Ｐｔ等を用い
るのが好ましい。下部電極１の製膜は、蒸着、スパッタ
リング等の方法で行なわれ、ウエット又はドライエッチ
ングにより所定のパターンに形成される。絶縁体２とし
て硬質炭素膜をプラズマＣＶＤ法、イオンビーム法等に
より被覆後、ドライエッチング又はリフトオフ法により
所定のパターンにエッチングする。上部電極３として
は、Ａｌ，Ｃｒ，Ｎｉ，Ｍｏ，Ｐｔ，Ａｇ，Ｔｉ，Ｃ
ｕ，Ａｕ，Ｗ，Ｔａ等の金属膜が用いられるがＩ−Ｖ特
性の安定性及び信頼性が特に優れている点からＮｉ，Ｐ
ｔ，Ａｇが好ましい。製膜は蒸着、スパッタリング等の
方法で行なわれ、ウエット又はドライエッチングにより
所定のパターンに形成される。ここで透明（画素）電
極、下部電極及び上部電極の厚さは通常それぞれ、数百
〜数千Å、数百〜数千Å及び数百〜数千Åの範囲であ
る。硬質炭素膜の厚さは１００〜８０００Å、望ましく
は２００〜６０００Å、さらに望ましくは３００〜４０
００Åの範囲である。上記ＭＩＭ素子をマトリックス状
に有する基板とストライプ状の透明電極を有する対向基
板に配向膜を形成し、ギャップ材を介して張合わせ、液
晶を注入したのちシールすればアクティブマトリックス
型液晶表示装置が完成する。液晶に高分子−液晶複合体
を使用し、光散乱モードの表示を形成する場合には配向
膜を設ける必要はなくなる。
行なっていない場合（すなわち、表層部が化学量論組成
となっていない場合）には、下部電極１の金属元素とし
ては、前記したように、該金属元素の酸化物生成の自由
エネルギーが、透明（画素）電極を構成する酸素以外の
元素の酸化物生成の自由エネルギーよりも大きくなる元
素が選択され、Ｎｉ，Ｃｕ，Ａｇ，Ａｕ，Ｐｔ等を用い
るのが好ましい。下部電極１の製膜は、蒸着、スパッタ
リング等の方法で行なわれ、ウエット又はドライエッチ
ングにより所定のパターンに形成される。絶縁体２とし
て硬質炭素膜をプラズマＣＶＤ法、イオンビーム法等に
より被覆後、ドライエッチング又はリフトオフ法により
所定のパターンにエッチングする。上部電極３として
は、Ａｌ，Ｃｒ，Ｎｉ，Ｍｏ，Ｐｔ，Ａｇ，Ｔｉ，Ｃ
ｕ，Ａｕ，Ｗ，Ｔａ等の金属膜が用いられるがＩ−Ｖ特
性の安定性及び信頼性が特に優れている点からＮｉ，Ｐ
ｔ，Ａｇが好ましい。製膜は蒸着、スパッタリング等の
方法で行なわれ、ウエット又はドライエッチングにより
所定のパターンに形成される。ここで透明（画素）電
極、下部電極及び上部電極の厚さは通常それぞれ、数百
〜数千Å、数百〜数千Å及び数百〜数千Åの範囲であ
る。硬質炭素膜の厚さは１００〜８０００Å、望ましく
は２００〜６０００Å、さらに望ましくは３００〜４０
００Åの範囲である。上記ＭＩＭ素子をマトリックス状
に有する基板とストライプ状の透明電極を有する対向基
板に配向膜を形成し、ギャップ材を介して張合わせ、液
晶を注入したのちシールすればアクティブマトリックス
型液晶表示装置が完成する。液晶に高分子−液晶複合体
を使用し、光散乱モードの表示を形成する場合には配向
膜を設ける必要はなくなる。
【０００９】次に本発明で用いられる硬質炭素膜につい
て、膜の形成方法とその特性を述べる（特開平３−２２
３７２３号参照、特開平３−１６３５３１号〜１６３５
３３号公報参照）。原料ガスとしての炭化水素ガスは、
例えばＣＨ4，Ｃ2Ｈ6，Ｃ4Ｈ10等のパラフィン系炭化水
素、Ｃ2Ｈ4等のオレフィン系炭化水素、ジオレフィン系
炭化水素、アセチレン系炭化水素、更には芳香族炭化水
素などすべての炭化水素を少なくとも含むガスが使用可
能である。また、炭化水素以外でも、例えばアルコール
類、ケトン類、エーテル類、エステル類などであって少
なくとも炭素元素を含む化合物であれば使用可能であ
る。本発明における原料ガスからの硬質炭素膜の形成方
法としては、成膜活性種が直流、低周波、高周波あるい
はマイクロ波等を用いたプラズマ法により生成されるプ
ラズマ状態を経て形成される方法が好ましいが、より大
面積化、均一性向上及び／又は低温製膜の目的で低圧下
で堆積を行なわせしめるのには磁界効果を利用する方法
がさらに好ましい。また、高温における熱分解によって
も活性種を形成できる。その他にも、イオン化蒸着法あ
るいはイオンビーム蒸着法等により生成されるイオン状
態を経て形成されてもよいし、真空蒸着法あるいはスパ
ッタリング法等により生成される中性粒子から形成され
てもよいし、更には、これらの組み合わせにより形成さ
れてもよい。
て、膜の形成方法とその特性を述べる（特開平３−２２
３７２３号参照、特開平３−１６３５３１号〜１６３５
３３号公報参照）。原料ガスとしての炭化水素ガスは、
例えばＣＨ4，Ｃ2Ｈ6，Ｃ4Ｈ10等のパラフィン系炭化水
素、Ｃ2Ｈ4等のオレフィン系炭化水素、ジオレフィン系
炭化水素、アセチレン系炭化水素、更には芳香族炭化水
素などすべての炭化水素を少なくとも含むガスが使用可
能である。また、炭化水素以外でも、例えばアルコール
類、ケトン類、エーテル類、エステル類などであって少
なくとも炭素元素を含む化合物であれば使用可能であ
る。本発明における原料ガスからの硬質炭素膜の形成方
法としては、成膜活性種が直流、低周波、高周波あるい
はマイクロ波等を用いたプラズマ法により生成されるプ
ラズマ状態を経て形成される方法が好ましいが、より大
面積化、均一性向上及び／又は低温製膜の目的で低圧下
で堆積を行なわせしめるのには磁界効果を利用する方法
がさらに好ましい。また、高温における熱分解によって
も活性種を形成できる。その他にも、イオン化蒸着法あ
るいはイオンビーム蒸着法等により生成されるイオン状
態を経て形成されてもよいし、真空蒸着法あるいはスパ
ッタリング法等により生成される中性粒子から形成され
てもよいし、更には、これらの組み合わせにより形成さ
れてもよい。
【００１０】こうして作製される硬質炭素膜の堆積条件
の一例はプラズマＣＶＤ法の場合、概ね次の通りであ
る。 ＲＦ出力：０．１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜９５０℃で行なうことができるが、好
ましくは室温〜３００℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少なくと
も一方を含む硬質炭素膜が堆積する。硬質炭素膜の諸特
性を表１に示す。
の一例はプラズマＣＶＤ法の場合、概ね次の通りであ
る。 ＲＦ出力：０．１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜９５０℃で行なうことができるが、好
ましくは室温〜３００℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少なくと
も一方を含む硬質炭素膜が堆積する。硬質炭素膜の諸特
性を表１に示す。
【表１】
【００１１】測定法： 比抵抗（ρ）：コプレナー型セルによるＩ−Ｖ特性より
求める。 光学的バンドギャップ（Ｅｇｏｐｔ）：分光特性から吸
収係数（α）を求め、数１式の関係より決定。
求める。 光学的バンドギャップ（Ｅｇｏｐｔ）：分光特性から吸
収係数（α）を求め、数１式の関係より決定。
【数１】 膜中水素量〔Ｃ（Ｈ）〕：赤外吸収スペクトルから２９
００ｃｍ-1付近のピークを積分し、吸収断面積Ａを掛け
て求める。すなわち、
００ｃｍ-1付近のピークを積分し、吸収断面積Ａを掛け
て求める。すなわち、
【数２】〔Ｃ（Ｈ）〕＝Ａ・∫α（ν）／ν・ｄν ＳＰ3／ＳＰ2比：赤外吸収スペクトルを、ＳＰ3，ＳＰ2
にそれぞれ帰属されるガウス関数に分解し、その面積比
より求める。 ビッカース硬度（Ｈ）：マイクロビッカース計による。 屈折率（ｎ）：エリプソメーターによる。 欠陥密度：ＥＳＲによる。
にそれぞれ帰属されるガウス関数に分解し、その面積比
より求める。 ビッカース硬度（Ｈ）：マイクロビッカース計による。 屈折率（ｎ）：エリプソメーターによる。 欠陥密度：ＥＳＲによる。
【００１２】
【実施例】次に本発明の実施例を示すが、本発明はこれ
らに限定されるものではない。 実施例１ パイレックス基板上に図１に示す画素電極に接続された
ＭＩＭ素子を以下のように作製した。まずＥＢ蒸着法に
よりＩＴＯ膜を５００Å厚に堆積後、パターニングして
画素電極４を形成した。次にこの表面を図２に示す装置
でプラズマ処理を行なった。処理条件はＰＯ2＝０．０
５Ｔｏｒｒ，Ｖ＝６００Ｖ，Ｉ＝２０ｍＡ，Ｔｉｍｅ＝
１０分とした。次いで同装置内で蒸着法によりＡｌ膜を
６００Å厚に堆積後、パターニングして下部電極１を形
成した。この時の基板温度は８０℃とした。その上に絶
縁体２として硬質炭素膜をプラズマＣＶＤ法により９０
０Å堆積させたのち、ドライエッチングによりパターニ
ングした。さらにその上にＮｉをＥＢ蒸着法により１０
００Å厚に堆積後、パターニングして上部電極３を形成
した。この時硬質炭素膜の成膜条件は以下の通りであ
る。 圧 力：０．０３５Ｔｏｒｒ ＣＨ4流量 ：１０ＳＣＣＭ ＲＦパワー：０．３Ｗ／ｃｍ2 この素子のＩ−Ｖ特性を透明導電体薄膜４と上部電極３
の間で測定したところ図３のようにｌｎＩ−√ｖプロッ
トで良好な直線性が得られた。次に図４に示す液晶表示
装置を以下のように作製した。上記画素電極に接続され
たＭＩＭ素子をマトリックス状に配した基板５とＩＴＯ
透明電極６をストライプ状に形成した対向基板７の各々
にポリイミド膜８を設けラビング処理した。これら２枚
の基板をギャップ材９を介して張合わせた後、市販の液
晶材料１０を封入することにより液晶表示装置を作製し
た結果、良好な表示特性が得られた。
らに限定されるものではない。 実施例１ パイレックス基板上に図１に示す画素電極に接続された
ＭＩＭ素子を以下のように作製した。まずＥＢ蒸着法に
よりＩＴＯ膜を５００Å厚に堆積後、パターニングして
画素電極４を形成した。次にこの表面を図２に示す装置
でプラズマ処理を行なった。処理条件はＰＯ2＝０．０
５Ｔｏｒｒ，Ｖ＝６００Ｖ，Ｉ＝２０ｍＡ，Ｔｉｍｅ＝
１０分とした。次いで同装置内で蒸着法によりＡｌ膜を
６００Å厚に堆積後、パターニングして下部電極１を形
成した。この時の基板温度は８０℃とした。その上に絶
縁体２として硬質炭素膜をプラズマＣＶＤ法により９０
０Å堆積させたのち、ドライエッチングによりパターニ
ングした。さらにその上にＮｉをＥＢ蒸着法により１０
００Å厚に堆積後、パターニングして上部電極３を形成
した。この時硬質炭素膜の成膜条件は以下の通りであ
る。 圧 力：０．０３５Ｔｏｒｒ ＣＨ4流量 ：１０ＳＣＣＭ ＲＦパワー：０．３Ｗ／ｃｍ2 この素子のＩ−Ｖ特性を透明導電体薄膜４と上部電極３
の間で測定したところ図３のようにｌｎＩ−√ｖプロッ
トで良好な直線性が得られた。次に図４に示す液晶表示
装置を以下のように作製した。上記画素電極に接続され
たＭＩＭ素子をマトリックス状に配した基板５とＩＴＯ
透明電極６をストライプ状に形成した対向基板７の各々
にポリイミド膜８を設けラビング処理した。これら２枚
の基板をギャップ材９を介して張合わせた後、市販の液
晶材料１０を封入することにより液晶表示装置を作製し
た結果、良好な表示特性が得られた。
【００１３】実施例２ ＳｉＯｘ膜を両面にコートしたポリアリレート基板上に
図１に示す画素電極に接続されたＭＩＭ素子を以下のよ
うに作製した。まず、スパッタリング法によりＩＴＯ膜
を７００Å厚に堆積後、パターニングして画素電極４を
形成した。次にＥＢ蒸着法によりＮｉ膜を１０００Å厚
に堆積後、パターニングして下部電極１を形成した。そ
の上に絶縁体２として硬質炭素膜をプラズマＣＶＤ法に
より１１００Å堆積させたのち、ＮｉをＥＢ蒸着法によ
り１０００Å堆積させた。Ｎｉ、硬質炭素膜を順次エッ
チングし、上部電極３、絶縁体２を形成した。この時硬
質炭素膜の成膜条件は以下の通りである。 圧 力：０．０３５Ｔｏｒｒ ＣＨ4流量 ：１０ＳＣＣＭ ＲＦパワー：０．６Ｗ／ｃｍ2 この素子のＩ−Ｖ特性を４と３の間で測定したところ実
施例１と同様ｌｎＩ−√ｖプロットで良好な直線性が得
られた。上記素子をマトリックス状に配した基板を用い
て実施例１と同様の液晶表示装置を作製した結果、良好
な表示特性が得られた。
図１に示す画素電極に接続されたＭＩＭ素子を以下のよ
うに作製した。まず、スパッタリング法によりＩＴＯ膜
を７００Å厚に堆積後、パターニングして画素電極４を
形成した。次にＥＢ蒸着法によりＮｉ膜を１０００Å厚
に堆積後、パターニングして下部電極１を形成した。そ
の上に絶縁体２として硬質炭素膜をプラズマＣＶＤ法に
より１１００Å堆積させたのち、ＮｉをＥＢ蒸着法によ
り１０００Å堆積させた。Ｎｉ、硬質炭素膜を順次エッ
チングし、上部電極３、絶縁体２を形成した。この時硬
質炭素膜の成膜条件は以下の通りである。 圧 力：０．０３５Ｔｏｒｒ ＣＨ4流量 ：１０ＳＣＣＭ ＲＦパワー：０．６Ｗ／ｃｍ2 この素子のＩ−Ｖ特性を４と３の間で測定したところ実
施例１と同様ｌｎＩ−√ｖプロットで良好な直線性が得
られた。上記素子をマトリックス状に配した基板を用い
て実施例１と同様の液晶表示装置を作製した結果、良好
な表示特性が得られた。
【００１４】比較例 画素電極の表面をプラズマ処理しないで実施例１と全く
同一構成の画素電極に接続されたＭＩＭ素子を作製し
た。この素子のＩ−Ｖ特性を４と３の間で測定したとこ
ろ図５のようにｌｎＩ−√ｖプロットの直線性が悪かっ
た。また、複数個の素子を形成した時のバラツキも大き
かった。上記素子をマトリックス状に配した基板を用い
て実施例１と同様の液晶表示装置を作製した結果、コン
トラストが低く、表示ムラがあった。
同一構成の画素電極に接続されたＭＩＭ素子を作製し
た。この素子のＩ−Ｖ特性を４と３の間で測定したとこ
ろ図５のようにｌｎＩ−√ｖプロットの直線性が悪かっ
た。また、複数個の素子を形成した時のバラツキも大き
かった。上記素子をマトリックス状に配した基板を用い
て実施例１と同様の液晶表示装置を作製した結果、コン
トラストが低く、表示ムラがあった。
【００１５】
（１）本発明の酸化物系透明導電体膜と金属膜の積層部
分を有する薄膜積層デバイスは透明導電体膜と金属膜の
界面に形成される両者の混合物から成る層の厚さが１０
０Å以下であるため、該層はオーミックであり、透明導
電体膜を介した電気特性が本来のデバイス特性そのもの
となり、特性の均一性、安定性、信頼性に富んだものと
なる。 （２）本デバイスとしての絶縁体に硬質炭素膜を用いた
ＭＩＭ素子を複数個設けられた基板はアクティブマトリ
ックス基板として好適であり、とくにそのような基板と
対向基板との間に液晶を含む層を介在させてなる液晶表
示装置は低コストでかつ優れた表示品質を有するものと
なる。
分を有する薄膜積層デバイスは透明導電体膜と金属膜の
界面に形成される両者の混合物から成る層の厚さが１０
０Å以下であるため、該層はオーミックであり、透明導
電体膜を介した電気特性が本来のデバイス特性そのもの
となり、特性の均一性、安定性、信頼性に富んだものと
なる。 （２）本デバイスとしての絶縁体に硬質炭素膜を用いた
ＭＩＭ素子を複数個設けられた基板はアクティブマトリ
ックス基板として好適であり、とくにそのような基板と
対向基板との間に液晶を含む層を介在させてなる液晶表
示装置は低コストでかつ優れた表示品質を有するものと
なる。
【図１】実施例１で作製した薄膜積層デバイスを示す図
である。
である。
【図２】実施例１の画素電極の表面処理を行なうプラズ
マ処理装置を示す図である。
マ処理装置を示す図である。
【図３】実施例１の薄膜積層デバイスのＩ−Ｖ特性を示
す図である。
す図である。
【図４】本発明の薄膜積層デバイスを配した液晶表示装
置の１例の１部断面斜視図である。
置の１例の１部断面斜視図である。
【図５】画素電極の表面をプラズマ処理しないで作製し
た比較例の薄膜積層デバイスのＩ−Ｖ特性を示す図であ
る。
た比較例の薄膜積層デバイスのＩ−Ｖ特性を示す図であ
る。
【図６】透明導電体膜と金属膜とよりなるテレトエレメ
ントを示す図である。
ントを示す図である。
【図７】透明導電体膜と金属膜との混合層の層厚に対す
るオーミックと非線形の関係を示す図である。
るオーミックと非線形の関係を示す図である。
１ 下部電極 ２ 絶縁体（硬質炭素膜） ３ 上部電極 ４ 透明導電体薄膜 ５ 基板 ６ ＩＴＯ透明電極 ７ 対向基板 ８ ポリイミド膜 ９ ギャップ材 １０ 液晶層
Claims (4)
- 【請求項１】 透明導電体膜と金属膜の積層部分を有す
る薄膜積層デバイスにおいて、該透明導電体膜と金属の
界面に形成される両者の混合物からなる層の厚さが１０
０Å以下であることを特徴とする薄膜積層デバイス。 - 【請求項２】 １０〜１００Åの範囲の表層部が化学量
論組成となっている透明導電体膜を使用する請求項１記
載の薄膜積層デバイス。 - 【請求項３】 金属膜として、金属膜を構成する元素の
酸化物生成の自由エネルギーが、透明導電体を構成する
酸素以外の元素の酸化物生成の自由エネルギーよりも大
きいものを使用する請求項１記載の薄膜積層デバイス。 - 【請求項４】 透明導電体膜が画素電極であり、前記金
属膜が該金属膜−硬質炭素膜−金属膜のＭＩＭ素子を構
成する請求項１、２または３記載の薄膜積層デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35272592A JP3234015B2 (ja) | 1992-12-10 | 1992-12-10 | 薄膜積層デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35272592A JP3234015B2 (ja) | 1992-12-10 | 1992-12-10 | 薄膜積層デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175163A true JPH06175163A (ja) | 1994-06-24 |
| JP3234015B2 JP3234015B2 (ja) | 2001-12-04 |
Family
ID=18426011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35272592A Expired - Fee Related JP3234015B2 (ja) | 1992-12-10 | 1992-12-10 | 薄膜積層デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234015B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02259729A (ja) * | 1989-03-31 | 1990-10-22 | Ricoh Co Ltd | 液晶表示装置 |
| JPH03129326A (ja) * | 1989-10-13 | 1991-06-03 | Hitachi Ltd | 表示装置 |
-
1992
- 1992-12-10 JP JP35272592A patent/JP3234015B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02259729A (ja) * | 1989-03-31 | 1990-10-22 | Ricoh Co Ltd | 液晶表示装置 |
| JPH03129326A (ja) * | 1989-10-13 | 1991-06-03 | Hitachi Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3234015B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2799875B2 (ja) | 液晶表示装置 | |
| US5319479A (en) | Deposited multi-layer device with a plastic substrate having an inorganic thin film layer | |
| US5132676A (en) | Liquid crystal display | |
| US5674599A (en) | Deposited multi-layer device | |
| US5214416A (en) | Active matrix board | |
| US5008732A (en) | Thin film two terminal element | |
| JP3234015B2 (ja) | 薄膜積層デバイス | |
| JP3155332B2 (ja) | スイッチング素子 | |
| JP3186285B2 (ja) | 薄膜二端子素子 | |
| JP3206695B2 (ja) | 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置 | |
| JPH08222782A (ja) | 薄膜二端子素子及びそれを用いた液晶表示装置 | |
| JPH0792503A (ja) | 透明電極付薄膜２端子素子、アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置 | |
| JPH06332013A (ja) | 薄膜二端子素子及びそれを用いた液晶表示装置 | |
| JP2798963B2 (ja) | 液晶表示装置 | |
| JPH08136954A (ja) | 薄膜二端子素子 | |
| JPH0756194A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| JP3009520B2 (ja) | 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス | |
| JP2986933B2 (ja) | 薄膜積層デバイス | |
| JP2987531B2 (ja) | 液晶表示装置 | |
| JPH04299312A (ja) | 液晶表示装置 | |
| JPH04299318A (ja) | 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス | |
| JPH03163533A (ja) | 薄膜二端子素子 | |
| JPH0367226A (ja) | 薄膜二端子素子 | |
| JPH06337441A (ja) | 薄膜二端子素子 | |
| JPH04242717A (ja) | 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層用デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |