JPH06177199A - 半導体チップ - Google Patents
半導体チップInfo
- Publication number
- JPH06177199A JPH06177199A JP4325504A JP32550492A JPH06177199A JP H06177199 A JPH06177199 A JP H06177199A JP 4325504 A JP4325504 A JP 4325504A JP 32550492 A JP32550492 A JP 32550492A JP H06177199 A JPH06177199 A JP H06177199A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- step portion
- bonding pads
- bonding
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多数のボンディングパッドを配列させた場合
にも、確実にワイヤーボンディングを施すことができる
半導体チップを提供することにある。 【構成】 半導体チップ１０の外縁部には、この内側に
比べて外側が低く形成される段差部１１を備える。そし
て、この段差部１１を境とする上段部Ａと下段部Ｂに
は、この段差部１１に沿ってそれぞれボンディングパッ
ド１２ａ，１２ｂを配列させて構成する。
にも、確実にワイヤーボンディングを施すことができる
半導体チップを提供することにある。 【構成】 半導体チップ１０の外縁部には、この内側に
比べて外側が低く形成される段差部１１を備える。そし
て、この段差部１１を境とする上段部Ａと下段部Ｂに
は、この段差部１１に沿ってそれぞれボンディングパッ
ド１２ａ，１２ｂを配列させて構成する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のボンディングパ
ッドを備える半導体チップに関する。
ッドを備える半導体チップに関する。
【０００２】
【従来の技術】通常、半導体チップの外縁部には、多数
のＩ／Ｏセルが配列されており、各Ｉ／Ｏセルには、こ
のＩ／Ｏセルの入出力電極となるボンディングパッドが
形成されている。具体的な構成例を図５（ａ）に示す
と、Ｉ／Ｏセル４０の横幅は１３６μｍ程度であり、こ
の一端部には一辺が１００μｍ程度のボンディングパッ
ド４１が形成されている。
のＩ／Ｏセルが配列されており、各Ｉ／Ｏセルには、こ
のＩ／Ｏセルの入出力電極となるボンディングパッドが
形成されている。具体的な構成例を図５（ａ）に示す
と、Ｉ／Ｏセル４０の横幅は１３６μｍ程度であり、こ
の一端部には一辺が１００μｍ程度のボンディングパッ
ド４１が形成されている。
【０００３】
【発明が解決しようとする課題】各ボンディングパッド
４１は、ＡｕやＡｌなどによって形成された細線（以
下、ワイヤーという）４２を用いて、例えばパッケージ
側の電極と接続されるが、この際、隣り合うワイヤー４
２同士の接触を避けるため１００μｍ程度の間隔が必要
されている。このワイヤー４２同士の間隔を確保するた
め、隣り合うボンディングパッド同士の間隔も一定の値
以下に形成することはできなかった。
４１は、ＡｕやＡｌなどによって形成された細線（以
下、ワイヤーという）４２を用いて、例えばパッケージ
側の電極と接続されるが、この際、隣り合うワイヤー４
２同士の接触を避けるため１００μｍ程度の間隔が必要
されている。このワイヤー４２同士の間隔を確保するた
め、隣り合うボンディングパッド同士の間隔も一定の値
以下に形成することはできなかった。
【０００４】一方、このＩ／Ｏセル４０を形成する内部
回路は、素子の微細化が進むに連れ占有面積の縮小化が
進んでおり、このような現状からも、限られた範囲内
に、従来よりも多数のボンディングパッドを配列させる
ことが望まれている。
回路は、素子の微細化が進むに連れ占有面積の縮小化が
進んでおり、このような現状からも、限られた範囲内
に、従来よりも多数のボンディングパッドを配列させる
ことが望まれている。
【０００５】本発明は、このような課題を解決すべくな
されたものであり、一定の範囲内に多数のボンディング
パッドを配列させた場合にも、確実にワイヤーボンディ
ングを施すことができる半導体チップを提供することを
目的とする。
されたものであり、一定の範囲内に多数のボンディング
パッドを配列させた場合にも、確実にワイヤーボンディ
ングを施すことができる半導体チップを提供することを
目的とする。
【０００６】
【課題を解決するための手段】そこで、本発明にかかる
半導体チップは、少なくともこの一辺に沿った外縁部
に、この内側に比べ外側が低く形成される段差部を備
え、この段差部を境とする上段部と下段部には、この段
差部に沿ってボンディングパッドを配列させて構成す
る。
半導体チップは、少なくともこの一辺に沿った外縁部
に、この内側に比べ外側が低く形成される段差部を備
え、この段差部を境とする上段部と下段部には、この段
差部に沿ってボンディングパッドを配列させて構成す
る。
【０００７】また、この段差部は、半導体チップの外縁
部の全周に亘って形成することもできる。
部の全周に亘って形成することもできる。
【０００８】
【作用】この半導体チップのいずれか一辺に沿った外縁
部には、２列にボンディングパッドが配列されることと
なるが、形成される段差部によって、外側に配列された
ボンディングパッドは、その内側に配列されたボンディ
ングパッドに比べて低い位置に形成されることになる。
このような状態に２列に配列させた場合、上段に配列さ
れたボンディングパッドと下段に配列されたボンディン
グパッドとの間には、この段差部の高さに相当する間隔
が形成される。
部には、２列にボンディングパッドが配列されることと
なるが、形成される段差部によって、外側に配列された
ボンディングパッドは、その内側に配列されたボンディ
ングパッドに比べて低い位置に形成されることになる。
このような状態に２列に配列させた場合、上段に配列さ
れたボンディングパッドと下段に配列されたボンディン
グパッドとの間には、この段差部の高さに相当する間隔
が形成される。
【０００９】
【実施例】以下、本発明の実施例を添付図面に基づいて
説明する。図１に、本実施例にかかる半導体チップ１０
を示す。半導体チップ１０は、その外縁部の全周に亘っ
て、チップの中央部（内側）に比べて外側が低くなるよ
うな段差部１１を形成している。また、段差部１１付近
には、この段差部１１を境として、その上段部Ａにボン
ディングパッド１２ａを、また、下段部Ｂにボンディン
グパッド１２ｂをそれぞれ相対して配列させている。
説明する。図１に、本実施例にかかる半導体チップ１０
を示す。半導体チップ１０は、その外縁部の全周に亘っ
て、チップの中央部（内側）に比べて外側が低くなるよ
うな段差部１１を形成している。また、段差部１１付近
には、この段差部１１を境として、その上段部Ａにボン
ディングパッド１２ａを、また、下段部Ｂにボンディン
グパッド１２ｂをそれぞれ相対して配列させている。
【００１０】この段差部１１は、半導体チップ１０を構
成するチップ基板１３に対し選択エッチング法などの従
来から行われている方法によってエッチングを施して形
成している。また、この段差部１１の高さは、この後の
工程で施されるワイヤーボンディングにおいて、隣り合
うワイヤー同士の接触を十分に回避できる程度に形成す
ることが好ましく、少なくとも１００μｍ程度の高さが
必要である。
成するチップ基板１３に対し選択エッチング法などの従
来から行われている方法によってエッチングを施して形
成している。また、この段差部１１の高さは、この後の
工程で施されるワイヤーボンディングにおいて、隣り合
うワイヤー同士の接触を十分に回避できる程度に形成す
ることが好ましく、少なくとも１００μｍ程度の高さが
必要である。
【００１１】なお、図において、ボンディングパッド１
２ｂは図示される２辺に沿ってのみ形成されているが、
図示されていない残る２辺に沿っても同様に配列・形成
されている。また、半導体チップ１０の外縁部には、実
際には全周囲に亘ってＩ／Ｏセルが形成されているが、
便宜上、図示を省略する。
２ｂは図示される２辺に沿ってのみ形成されているが、
図示されていない残る２辺に沿っても同様に配列・形成
されている。また、半導体チップ１０の外縁部には、実
際には全周囲に亘ってＩ／Ｏセルが形成されているが、
便宜上、図示を省略する。
【００１２】次に、このように段差部１１を利用してボ
ンディングパッド１２ａ，１２ｂを配列させることによ
る作用について説明する。
ンディングパッド１２ａ，１２ｂを配列させることによ
る作用について説明する。
【００１３】図２は、半導体チップ１０の一部縦断面を
概略的に示すものであり、参照番号２０は、ワイヤーボ
ンディングを施した際に形成されるＡｕ或いはＡｌなど
の細線、即ちワイヤーを示す。この図２において一点鎖
線で示すように、段差部１１を形成せず、同一の平面上
に単純に２列にボンディングパッド１２ｂ´を配列させ
た場合には、各ボンディングパッド１２ａ，１２ｂ´に
接続されたワイヤー２０とワイヤー２０´の間隔はＬ１
となる。これに対し、本実施例で示したように段差部１
１を形成し、高低差を付けてボンディングパッド１２
ａ，１２ｂを形成した場合には、図から明らかなよう
に、ワイヤー２０同士の間隔Ｌ２は、Ｌ１に比べて大と
なり、段差部１１の高さを調整することにより十分な間
隔Ｌ２を確保することができる。
概略的に示すものであり、参照番号２０は、ワイヤーボ
ンディングを施した際に形成されるＡｕ或いはＡｌなど
の細線、即ちワイヤーを示す。この図２において一点鎖
線で示すように、段差部１１を形成せず、同一の平面上
に単純に２列にボンディングパッド１２ｂ´を配列させ
た場合には、各ボンディングパッド１２ａ，１２ｂ´に
接続されたワイヤー２０とワイヤー２０´の間隔はＬ１
となる。これに対し、本実施例で示したように段差部１
１を形成し、高低差を付けてボンディングパッド１２
ａ，１２ｂを形成した場合には、図から明らかなよう
に、ワイヤー２０同士の間隔Ｌ２は、Ｌ１に比べて大と
なり、段差部１１の高さを調整することにより十分な間
隔Ｌ２を確保することができる。
【００１４】また、図５（ｂ）に示すように、ボンディ
ングパッド１２ａ，１２ｂ´を同一の平面上に２列に配
列させた場合には、ワイヤーの形成方向に沿って斜めに
隣り合うボンディングパッドに着目すると、このボンデ
ィングパッドに接続されたワイヤー２０とワイヤー２０
´の間隔Ｌ３は、極端に狭く形成されることとなる。し
かし、このような場合にも、本実施例で示すような段差
部１１を形成することによりこの間隔Ｌ３が広がるた
め、段差部１１の高さを調整することにより、十分な間
隔Ｌ３を確保することもできる。
ングパッド１２ａ，１２ｂ´を同一の平面上に２列に配
列させた場合には、ワイヤーの形成方向に沿って斜めに
隣り合うボンディングパッドに着目すると、このボンデ
ィングパッドに接続されたワイヤー２０とワイヤー２０
´の間隔Ｌ３は、極端に狭く形成されることとなる。し
かし、このような場合にも、本実施例で示すような段差
部１１を形成することによりこの間隔Ｌ３が広がるた
め、段差部１１の高さを調整することにより、十分な間
隔Ｌ３を確保することもできる。
【００１５】また、ボンディングパッドの他の配列状態
を図３に示す。図１の場合には、ボンディングパッド
を、段差部１１の上段部Ａと下段部Ｂに同じ位置関係で
配列させたが、図３に示すように、各段部Ａ，Ｂに配列
されたボンディングパッド１２ａ，１２ｂを、互いに配
列方向に沿って相対的に偏位させて、いわゆる千鳥状に
配列させることもできる。このように配列させた場合に
は、上段部Ａと下段部Ｂに配列させたボンディングパッ
ド１２ａ，１２ｂ同士の間隔が広がるため、形成方向に
沿って隣り合うワイヤー２０、２０´同士の間隔Ｌ３も
広げることができる（図５（ｂ）参照）。
を図３に示す。図１の場合には、ボンディングパッド
を、段差部１１の上段部Ａと下段部Ｂに同じ位置関係で
配列させたが、図３に示すように、各段部Ａ，Ｂに配列
されたボンディングパッド１２ａ，１２ｂを、互いに配
列方向に沿って相対的に偏位させて、いわゆる千鳥状に
配列させることもできる。このように配列させた場合に
は、上段部Ａと下段部Ｂに配列させたボンディングパッ
ド１２ａ，１２ｂ同士の間隔が広がるため、形成方向に
沿って隣り合うワイヤー２０、２０´同士の間隔Ｌ３も
広げることができる（図５（ｂ）参照）。
【００１６】以上説明した実施例では、半導体チップ１
０の周囲の４辺に沿って環状に段差部１１を形成した例
を示したが、この例に限定するものではなく、任意の辺
に沿ってのみ段差部を形成することもできる。また、半
導体チップ１１の外縁部を低く形成して段差部１１を形
成する例を示したが、図４に示すように、チップ上の他
の面にくらべて高くなるような段差部１１を形成し、こ
の上段部Ａ、及びこの外側に位置する下段部Ｂに、それ
ぞれボンディングパッド１２ａ，１２ｂを配列させるこ
ともできる。さらに、本実施例では、段差部を利用して
ボンディングパッドを２列に配列させる例を示したが、
この段差部を複数箇所に形成し、外側が順に低くなるよ
うないわゆるひな段状に構成し、各段にボンディングパ
ッドを配列させることも可能である。
０の周囲の４辺に沿って環状に段差部１１を形成した例
を示したが、この例に限定するものではなく、任意の辺
に沿ってのみ段差部を形成することもできる。また、半
導体チップ１１の外縁部を低く形成して段差部１１を形
成する例を示したが、図４に示すように、チップ上の他
の面にくらべて高くなるような段差部１１を形成し、こ
の上段部Ａ、及びこの外側に位置する下段部Ｂに、それ
ぞれボンディングパッド１２ａ，１２ｂを配列させるこ
ともできる。さらに、本実施例では、段差部を利用して
ボンディングパッドを２列に配列させる例を示したが、
この段差部を複数箇所に形成し、外側が順に低くなるよ
うないわゆるひな段状に構成し、各段にボンディングパ
ッドを配列させることも可能である。
【００１７】
【発明の効果】以上説明したように、本発明にかかる半
導体チップは、このチップの外縁部に、内側に比べて外
側が低く形成される段差部を備え、この段差部を境とす
る上段部と下段部にそれぞれボンディングパッドを配列
させることとしたので、外側に配列されたボンディング
パッドは、その内側に配列されたボンディングパッドに
比べて低い位置に形成される。したがって、上段に配列
されたボンディングパッドと下段に配列されたボンディ
ングパッドとの間には、この段差部の高さに相当する間
隔を形成することができ、これによって、ワイヤーボン
ディングを施した際に、接続されたワイヤー同士の間隔
が広がり、隣り合うワイヤー同士が接触することを回避
することができる。
導体チップは、このチップの外縁部に、内側に比べて外
側が低く形成される段差部を備え、この段差部を境とす
る上段部と下段部にそれぞれボンディングパッドを配列
させることとしたので、外側に配列されたボンディング
パッドは、その内側に配列されたボンディングパッドに
比べて低い位置に形成される。したがって、上段に配列
されたボンディングパッドと下段に配列されたボンディ
ングパッドとの間には、この段差部の高さに相当する間
隔を形成することができ、これによって、ワイヤーボン
ディングを施した際に、接続されたワイヤー同士の間隔
が広がり、隣り合うワイヤー同士が接触することを回避
することができる。
【００１８】このため、限られた範囲内に、従来よりも
多数のボンディングパッドを配列させた場合にも、確実
にワイヤーボンディングを施すことができ、半導体チッ
プのより一層の集積化を進めることができる。
多数のボンディングパッドを配列させた場合にも、確実
にワイヤーボンディングを施すことができ、半導体チッ
プのより一層の集積化を進めることができる。
【図１】本発明にかかる半導体チップを示す斜視図であ
る。
る。
【図２】半導体チップの一部を縦断して示す断面図であ
る。
る。
【図３】半導体チップの他の実施例を示す斜視図であ
る。
る。
【図４】半導体チップの他の実施例を示し、その一部を
縦断して示す断面図である。
縦断して示す断面図である。
【図５】（ａ）は従来の半導体チップ、及び各ボンディ
ングパッドに接続されたワイヤーを示す平面図、（ｂ）
はボンディングパッドを同一面上に２列に配列した場合
の例を示す平面図である。
ングパッドに接続されたワイヤーを示す平面図、（ｂ）
はボンディングパッドを同一面上に２列に配列した場合
の例を示す平面図である。
１０…半導体チップ、１１…段差部、１２ａ，１２ｂ…
ボンディングパッド、２０…ワイヤー、Ａ…上段部、Ｂ
…下段部。
ボンディングパッド、２０…ワイヤー、Ａ…上段部、Ｂ
…下段部。
Claims (2)
- 【請求項１】 複数のボンディングパッドを有する半導
体チップにおいて、 前記半導体チップの外縁部には、この内側に比べて外側
が低く形成される段差部を備えており、この段差部を境
とする上段部と下段部には、この段差部に沿ってそれぞ
れ前記ボンディングパッドを配列させてなる半導体チッ
プ。 - 【請求項２】 前記段差部は、半導体チップの全周に亘
って形成されたものであることを特徴とする請求項１記
載の半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4325504A JPH06177199A (ja) | 1992-12-04 | 1992-12-04 | 半導体チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4325504A JPH06177199A (ja) | 1992-12-04 | 1992-12-04 | 半導体チップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177199A true JPH06177199A (ja) | 1994-06-24 |
Family
ID=18177619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4325504A Pending JPH06177199A (ja) | 1992-12-04 | 1992-12-04 | 半導体チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177199A (ja) |
-
1992
- 1992-12-04 JP JP4325504A patent/JPH06177199A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940027109A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5757082A (en) | Semiconductor chips, devices incorporating same and method of making same | |
| JP3493118B2 (ja) | 半導体素子及び半導体装置 | |
| US20120112354A1 (en) | Semiconductor device | |
| JP3274633B2 (ja) | 半導体集積回路装置 | |
| JPH06177199A (ja) | 半導体チップ | |
| JP3510797B2 (ja) | トランジスタの電極構造 | |
| JP3144383B2 (ja) | 半導体装置 | |
| JPH04364051A (ja) | 半導体装置 | |
| JPH05243482A (ja) | 半導体集積回路 | |
| KR100329952B1 (ko) | 반도체 집적 회로 장치와 그 배선 배치 방법 | |
| US5989934A (en) | Process for manufacturing a semiconductor device having a logic circuit and a plurality of input/output amplifier circuits | |
| JP2000022079A (ja) | 半導体集積回路 | |
| JP2004103751A (ja) | 半導体装置 | |
| KR200163131Y1 (ko) | 반도체소자의 칩(Chip)구조 | |
| EP1608009A1 (en) | Semiconductor device | |
| US20040164422A1 (en) | Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size | |
| JP2555774B2 (ja) | 半導体集積回路 | |
| KR100249717B1 (ko) | 고정 배선에 의해 기능 블록을 접속하는 게이트 어레이 시스템 및 그 래이아웃 방법 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JPH0722169B2 (ja) | 半導体装置 | |
| JPH01143229A (ja) | 半導体集積回路 | |
| JPH0564852B2 (ja) | ||
| JPS60101938A (ja) | 半導体装置 | |
| KR19980048267A (ko) | 반도체 칩 패키지용 리드 프레임 |