JPH06177325A - 半導体容量素子およびこれを用いた回路 - Google Patents
半導体容量素子およびこれを用いた回路Info
- Publication number
- JPH06177325A JPH06177325A JP43A JP33036092A JPH06177325A JP H06177325 A JPH06177325 A JP H06177325A JP 43 A JP43 A JP 43A JP 33036092 A JP33036092 A JP 33036092A JP H06177325 A JPH06177325 A JP H06177325A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- capacitance
- elements
- parasitic
- parasitic capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2821—Emitters connected to one another by using a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 各種の回路に適用して、寄生容量の影響を軽
減することのできる半導体容量素子を提供する。 【構成】 半導体容量素子を２個形成し、これら２個の
半導体容量素子を、それぞれの寄生容量を持つ端子を寄
生容量を持たない端子に接続することにより、２個の半
導体容量素子を並列接続して半導体容量素子を形成す
る。あるいは２個の半導体容量素子を、寄生容量を持つ
端子同士を接続することにより直列接続して半導体容量
素子を形成する。これにより、半導体容量素子のいずれ
の端子側に対しても寄生容量の容量は等しくなる。ま
た、従来の一方の端子に集中して寄生容量が接続されて
いた場合に比べて、各端子から見た寄生容量の容量は減
少する。
減することのできる半導体容量素子を提供する。 【構成】 半導体容量素子を２個形成し、これら２個の
半導体容量素子を、それぞれの寄生容量を持つ端子を寄
生容量を持たない端子に接続することにより、２個の半
導体容量素子を並列接続して半導体容量素子を形成す
る。あるいは２個の半導体容量素子を、寄生容量を持つ
端子同士を接続することにより直列接続して半導体容量
素子を形成する。これにより、半導体容量素子のいずれ
の端子側に対しても寄生容量の容量は等しくなる。ま
た、従来の一方の端子に集中して寄生容量が接続されて
いた場合に比べて、各端子から見た寄生容量の容量は減
少する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体容量素子に関す
るものであり、特に、半導体容量素子の１対の端子間に
形成される正規容量に対して、前記端子の一方の端子側
に寄生容量が発生するタイプの半導体容量素子に関する
ものである。
るものであり、特に、半導体容量素子の１対の端子間に
形成される正規容量に対して、前記端子の一方の端子側
に寄生容量が発生するタイプの半導体容量素子に関する
ものである。
【０００２】
【従来の技術】近年、半導体回路装置においては、使用
する半導体容量素子の寄生容量が原因となって、波形が
崩れて誤動作が生じたり、周波数特性が悪化したりする
ことが問題となってきている。このため、寄生容量の少
ない半導体容量素子が要求されてきている。ここで、半
導体容量素子の寄生容量について、ＭＯＳ容量および接
合容量を例として図を用いて説明する。
する半導体容量素子の寄生容量が原因となって、波形が
崩れて誤動作が生じたり、周波数特性が悪化したりする
ことが問題となってきている。このため、寄生容量の少
ない半導体容量素子が要求されてきている。ここで、半
導体容量素子の寄生容量について、ＭＯＳ容量および接
合容量を例として図を用いて説明する。
【０００３】図１３はＭＯＳ容量の断面図であり、図１
４はそのレイアウトを示す平面図で、誘電体層および絶
縁層を省略して示している。図において、１はＰ型基
板、２はＰ型基板１に形成されたＮ層、４はＰ型基板１
表面に形成された酸化膜あるいは窒化膜等の誘電体層、
５は誘電体層４上でＮ層２に対向した位置に形成された
ポリシリコンあるいはアルミ等のメタル層、７は誘電体
層４およびメタル層５を覆う酸化膜からなる絶縁層、８
は誘電体層４と絶縁層７に設けられたコンタクトホール
９を通してＮ層２と接続されるアルミ配線、１２は絶縁
層７に設けられたコンタクトホール１３を通してＮ層２
と接続されるアルミ配線である。
４はそのレイアウトを示す平面図で、誘電体層および絶
縁層を省略して示している。図において、１はＰ型基
板、２はＰ型基板１に形成されたＮ層、４はＰ型基板１
表面に形成された酸化膜あるいは窒化膜等の誘電体層、
５は誘電体層４上でＮ層２に対向した位置に形成された
ポリシリコンあるいはアルミ等のメタル層、７は誘電体
層４およびメタル層５を覆う酸化膜からなる絶縁層、８
は誘電体層４と絶縁層７に設けられたコンタクトホール
９を通してＮ層２と接続されるアルミ配線、１２は絶縁
層７に設けられたコンタクトホール１３を通してＮ層２
と接続されるアルミ配線である。
【０００４】このＭＯＳ容量においては、誘電体層４を
挟んだＮ層２およびメタル層５の間に正規容量Ｃが形成
される。同時に、このＭＯＳ容量には、Ｐ型基板１とＮ
層２との間の接合面に寄生容量Ｃ’が発生する。図１５
に示す等価回路には、寄生容量Ｃ’は、正規容量Ｃが接
続される１対の端子の内の、一方の端子側だけに発生す
ることが示されている。
挟んだＮ層２およびメタル層５の間に正規容量Ｃが形成
される。同時に、このＭＯＳ容量には、Ｐ型基板１とＮ
層２との間の接合面に寄生容量Ｃ’が発生する。図１５
に示す等価回路には、寄生容量Ｃ’は、正規容量Ｃが接
続される１対の端子の内の、一方の端子側だけに発生す
ることが示されている。
【０００５】図１６は、接合容量の断面図である。図に
おいて、１はＰ型基板、２はＰ型基板１に形成されたＮ
層、３１はＮ層２に形成されたＰ層、７はＰ型基板１を
覆う酸化膜からなる絶縁層、３２は絶縁層７に形成され
たコンタクトホール３３を通してＰ層３１に接続される
アルミ配線、３４は絶縁層７に形成されたコンタクトホ
ール３５を通してＮ層２に接続されるアルミ配線であ
る。この接合容量においては、正規容量ＣはＮ層２とＰ
層３１の間の接合面に形成され、寄生容量Ｃ’は、Ｐ型
基板１とＮ層２の間の接合面に発生する。この接合容量
における等価回路は、前述の図１５と同一であり、寄生
容量Ｃ’は、正規容量Ｃが接続される１対の端子の内
の、一方の端子側だけに発生する。
おいて、１はＰ型基板、２はＰ型基板１に形成されたＮ
層、３１はＮ層２に形成されたＰ層、７はＰ型基板１を
覆う酸化膜からなる絶縁層、３２は絶縁層７に形成され
たコンタクトホール３３を通してＰ層３１に接続される
アルミ配線、３４は絶縁層７に形成されたコンタクトホ
ール３５を通してＮ層２に接続されるアルミ配線であ
る。この接合容量においては、正規容量ＣはＮ層２とＰ
層３１の間の接合面に形成され、寄生容量Ｃ’は、Ｐ型
基板１とＮ層２の間の接合面に発生する。この接合容量
における等価回路は、前述の図１５と同一であり、寄生
容量Ｃ’は、正規容量Ｃが接続される１対の端子の内
の、一方の端子側だけに発生する。
【０００６】
【発明が解決しようとする課題】以上説明した従来の寄
生容量を持つ容量を使用して回路を構成する際には、ト
ランジスタのドライブ能力をアップさせることにより、
寄生容量の影響を回避してきた。ところが、回路によっ
てはトランジスタのドライブ能力を増強できない場合が
あり、また、寄生容量の影響による周波数特性の劣化が
無視できない場合もある。
生容量を持つ容量を使用して回路を構成する際には、ト
ランジスタのドライブ能力をアップさせることにより、
寄生容量の影響を回避してきた。ところが、回路によっ
てはトランジスタのドライブ能力を増強できない場合が
あり、また、寄生容量の影響による周波数特性の劣化が
無視できない場合もある。
【０００７】従来の寄生容量を持つ半導体容量素子を電
圧制御発振器に適用して、寄生容量が問題となる例を図
１７を用いて説明する。図において、Ｑ１，Ｑ２，Ｑ
３，Ｑ４はトランジスタ、Ｑ５，Ｑ６はダイオード、Ｖ
は電圧源、Ｉ１，Ｉ２，Ｉ３，Ｉ４は電流源、Ｖｃｃは
電源、ＧＮＤは接地である。容量は、トランジスタＱ３
とＱ４のエミッタ間に接続される。
圧制御発振器に適用して、寄生容量が問題となる例を図
１７を用いて説明する。図において、Ｑ１，Ｑ２，Ｑ
３，Ｑ４はトランジスタ、Ｑ５，Ｑ６はダイオード、Ｖ
は電圧源、Ｉ１，Ｉ２，Ｉ３，Ｉ４は電流源、Ｖｃｃは
電源、ＧＮＤは接地である。容量は、トランジスタＱ３
とＱ４のエミッタ間に接続される。
【０００８】この回路に図示のように従来の寄生容量
Ｃ’を持つ容量を用いた場合、一方のトランジスタＱ４
のエミッタ側だけに寄生容量Ｃ’が負荷されることとな
る。このため、発振器の動作の際、トランジスタＱ４の
ドライブ能力が足りなくなったり、あるいはトランジス
タＱ４側の応答速度がトランジスタＱ３側の応答速度に
比べて遅くなるという不都合が生じる。したがって、上
述の発振器においては、消費電力の増大あるいは発振の
不安定といった問題が生じる。本発明は以上の点に鑑
み、各種の回路に適用した場合でも、寄生容量の影響を
軽減することのできる半導体容量素子を提供することを
目的とするものである。
Ｃ’を持つ容量を用いた場合、一方のトランジスタＱ４
のエミッタ側だけに寄生容量Ｃ’が負荷されることとな
る。このため、発振器の動作の際、トランジスタＱ４の
ドライブ能力が足りなくなったり、あるいはトランジス
タＱ４側の応答速度がトランジスタＱ３側の応答速度に
比べて遅くなるという不都合が生じる。したがって、上
述の発振器においては、消費電力の増大あるいは発振の
不安定といった問題が生じる。本発明は以上の点に鑑
み、各種の回路に適用した場合でも、寄生容量の影響を
軽減することのできる半導体容量素子を提供することを
目的とするものである。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、半導体容量素子を２個形成し、これら２
個の半導体容量素子を、それぞれの寄生容量を持つ端子
を寄生容量を持たない端子に接続することにより、２個
の半導体容量素子を並列接続して半導体容量素子を形成
するか、あるいは、２個の半導体容量素子を、寄生容量
を持つ端子同士を接続することにより直列接続して半導
体容量素子を形成する。
め、本発明は、半導体容量素子を２個形成し、これら２
個の半導体容量素子を、それぞれの寄生容量を持つ端子
を寄生容量を持たない端子に接続することにより、２個
の半導体容量素子を並列接続して半導体容量素子を形成
するか、あるいは、２個の半導体容量素子を、寄生容量
を持つ端子同士を接続することにより直列接続して半導
体容量素子を形成する。
【００１０】さらに本発明は、上記のように並列接続さ
れた１組の半導体容量素子、または直列接続された１組
の半導体容量素子を複数組用意して、それらを直列また
は並列に接続して１組の半導体容量素子を構成すること
もできる。また、直列接続された半導体容量素子およ
び、並列接続された半導体容量素子を組み合わせて１組
の半導体容量素子を構成することもできる。
れた１組の半導体容量素子、または直列接続された１組
の半導体容量素子を複数組用意して、それらを直列また
は並列に接続して１組の半導体容量素子を構成すること
もできる。また、直列接続された半導体容量素子およ
び、並列接続された半導体容量素子を組み合わせて１組
の半導体容量素子を構成することもできる。
【００１１】このように形成された半導体容量素子は、
寄生容量による悪影響が発生しやすい回路に適用して良
好な結果が得られることとなる。特に、発振器あるいは
単安定マルチバイブレータのような、差動的に接続され
た１対のトランジスタを有する回路における、１対のト
ランジスタのエミッタ間に接続する容量に利用する場合
その効果は大である。
寄生容量による悪影響が発生しやすい回路に適用して良
好な結果が得られることとなる。特に、発振器あるいは
単安定マルチバイブレータのような、差動的に接続され
た１対のトランジスタを有する回路における、１対のト
ランジスタのエミッタ間に接続する容量に利用する場合
その効果は大である。
【００１２】
【作用】上記のように並列接続された半導体容量素子に
おいては、寄生容量が容量の両端に分散されて接続され
ることとなる。また、直列接続された半導体容量素子に
おいては、その寄生容量が容量の中間点に接続されるこ
ととなる。このため、半導体容量素子のいずれの端子側
に対しても寄生容量の容量は等しくなる。また、従来の
一方の端子に集中して寄生容量が接続されていた場合に
比べて、各端子から見た寄生容量の容量は減少する。
おいては、寄生容量が容量の両端に分散されて接続され
ることとなる。また、直列接続された半導体容量素子に
おいては、その寄生容量が容量の中間点に接続されるこ
ととなる。このため、半導体容量素子のいずれの端子側
に対しても寄生容量の容量は等しくなる。また、従来の
一方の端子に集中して寄生容量が接続されていた場合に
比べて、各端子から見た寄生容量の容量は減少する。
【００１３】以上説明した本発明の半導体容量素子は、
寄生容量による悪影響が発生する半導体回路に適用する
ことにより、寄生容量による影響を軽減させることが可
能になる。特に、本発明の半導体容量素子を差動的に接
続された１対のトランジスタのエミッタに接続される容
量を有する回路に適用した場合は、１対のトランジスタ
の両方に対して小さい容量の寄生容量が等しく負荷され
ることとなる。このため、トランジスタのドライブ能力
の範囲内で動作させることが可能となり、かつ各トラン
ジスタの応答速度を等しくすることができることとな
る。
寄生容量による悪影響が発生する半導体回路に適用する
ことにより、寄生容量による影響を軽減させることが可
能になる。特に、本発明の半導体容量素子を差動的に接
続された１対のトランジスタのエミッタに接続される容
量を有する回路に適用した場合は、１対のトランジスタ
の両方に対して小さい容量の寄生容量が等しく負荷され
ることとなる。このため、トランジスタのドライブ能力
の範囲内で動作させることが可能となり、かつ各トラン
ジスタの応答速度を等しくすることができることとな
る。
【００１４】さらに、直列接続して中間点に寄生容量を
配置した半導体容量素子をそのような回路に適用した場
合には、寄生容量の影響を０とすることができる。本発
明の以上説明した半導体容量素子をさらに複数個形成し
て、これらのものを並列または直列に接続して半導体容
量素子を形成することは、正規容量および寄生容量の容
量を設計段階および製造段階で調整することを容易にす
る。
配置した半導体容量素子をそのような回路に適用した場
合には、寄生容量の影響を０とすることができる。本発
明の以上説明した半導体容量素子をさらに複数個形成し
て、これらのものを並列または直列に接続して半導体容
量素子を形成することは、正規容量および寄生容量の容
量を設計段階および製造段階で調整することを容易にす
る。
【００１５】
【実施例】以下、本発明の実施例を図を用いて説明す
る。なお、以下の説明に用いる各図において、同一の機
能を有するものには同一の符号を付して、重複する説明
を省略する。 〔実施例１〕本発明を、ＭＯＳ容量に適用した例を実施
例１として説明する。図１はレイアウトを示す平面図
で、絶縁層および誘電体層を省略して示しており、図２
は図１のＡ−Ａ線から見た断面図、図３は等価回路図で
ある。
る。なお、以下の説明に用いる各図において、同一の機
能を有するものには同一の符号を付して、重複する説明
を省略する。 〔実施例１〕本発明を、ＭＯＳ容量に適用した例を実施
例１として説明する。図１はレイアウトを示す平面図
で、絶縁層および誘電体層を省略して示しており、図２
は図１のＡ−Ａ線から見た断面図、図３は等価回路図で
ある。
【００１６】図において、１はＰ型基板、２，３はＰ型
基板１に２個形成されたＮ層である。以下、本発明の実
施例の説明においては、基板としてＰ型基板を使用した
ものについて説明をしていくが、本発明は、Ｎ型基板を
使用したものについても適用できるものであることは、
当然のことである。なお本例では、従来１個の半導体容
量素子を形成していた面積を２分割して２個の半導体容
量素子を形成する例を説明する。
基板１に２個形成されたＮ層である。以下、本発明の実
施例の説明においては、基板としてＰ型基板を使用した
ものについて説明をしていくが、本発明は、Ｎ型基板を
使用したものについても適用できるものであることは、
当然のことである。なお本例では、従来１個の半導体容
量素子を形成していた面積を２分割して２個の半導体容
量素子を形成する例を説明する。
【００１７】４はＰ型基板１表面に形成された酸化膜あ
るいは窒化膜等の誘電体層、５，６は誘電体層４上で各
Ｎ層２，３に対向した位置に形成されたポリシリコンあ
るいはアルミ等のメタル層、７は誘電体層４およびメタ
ル層５，６を覆う酸化膜からなる絶縁層、８は、誘電体
層４と絶縁層７に設けられたコンタクトホール９を通し
て一方のＮ層２に接続され、絶縁層７に設けられたコン
タクトホール１０を通して他方のメタル層６と接続され
るアルミ配線、１２は、絶縁層７に設けられたコンタク
トホール１３を通して一方のメタル層５に接続され、誘
電体層４と絶縁層７に設けられたコンタクトホール１４
を通して他方のＮ層３と接続されるアルミ配線である。
るいは窒化膜等の誘電体層、５，６は誘電体層４上で各
Ｎ層２，３に対向した位置に形成されたポリシリコンあ
るいはアルミ等のメタル層、７は誘電体層４およびメタ
ル層５，６を覆う酸化膜からなる絶縁層、８は、誘電体
層４と絶縁層７に設けられたコンタクトホール９を通し
て一方のＮ層２に接続され、絶縁層７に設けられたコン
タクトホール１０を通して他方のメタル層６と接続され
るアルミ配線、１２は、絶縁層７に設けられたコンタク
トホール１３を通して一方のメタル層５に接続され、誘
電体層４と絶縁層７に設けられたコンタクトホール１４
を通して他方のＮ層３と接続されるアルミ配線である。
【００１８】この構造においては、図２に示すように、
誘電体層４を挟んだＮ層２とメタル層５の間に正規容量
Ｃａが形成される。同時に、Ｐ型基板１とＮ層２との間
の接合面に寄生容量Ｃａ’が発生する。図示は省略して
いるが同様に、誘電体層４を挟んだＮ層３とメタル層６
の間に正規容量Ｃｂが形成され、Ｐ型基板１とＮ層３と
の間の接合面に寄生容量Ｃｂ’が発生する。この半導体
容量素子の等価回路を図３に示すと、２つの正規容量Ｃ
ａ，Ｃｂは端子間に並列に接続され、２つの寄生容量Ｃ
ａ’，Ｃｂ’は、それぞれ別の端子に分かれて接続され
る。
誘電体層４を挟んだＮ層２とメタル層５の間に正規容量
Ｃａが形成される。同時に、Ｐ型基板１とＮ層２との間
の接合面に寄生容量Ｃａ’が発生する。図示は省略して
いるが同様に、誘電体層４を挟んだＮ層３とメタル層６
の間に正規容量Ｃｂが形成され、Ｐ型基板１とＮ層３と
の間の接合面に寄生容量Ｃｂ’が発生する。この半導体
容量素子の等価回路を図３に示すと、２つの正規容量Ｃ
ａ，Ｃｂは端子間に並列に接続され、２つの寄生容量Ｃ
ａ’，Ｃｂ’は、それぞれ別の端子に分かれて接続され
る。
【００１９】この従来１個の半導体容量素子を形成して
いた面積を２分割して形成した半導体容量素子は、それ
ぞれの面積が半分になるため、その容量も半分になる。
しかしながら、２個の半導体容量素子が並列に接続され
るため、正規容量Ｃａ，Ｃｂを合計したトータルの容量
は従来のものと変わりがない。また、各寄生容量Ｃ
ａ’，Ｃｂ’も容量が半分になる。この容量が１／２と
なった各寄生容量Ｃａ’，Ｃｂ’は、それぞれ別に両端
子に分散されて接続される。このため、寄生容量は、半
導体容量素子の両方の端子に対して等しい容量となり、
かつ各端子から見た容量は小さくなる。
いた面積を２分割して形成した半導体容量素子は、それ
ぞれの面積が半分になるため、その容量も半分になる。
しかしながら、２個の半導体容量素子が並列に接続され
るため、正規容量Ｃａ，Ｃｂを合計したトータルの容量
は従来のものと変わりがない。また、各寄生容量Ｃ
ａ’，Ｃｂ’も容量が半分になる。この容量が１／２と
なった各寄生容量Ｃａ’，Ｃｂ’は、それぞれ別に両端
子に分散されて接続される。このため、寄生容量は、半
導体容量素子の両方の端子に対して等しい容量となり、
かつ各端子から見た容量は小さくなる。
【００２０】次に、以上説明した半導体容量素子を電圧
制御発振器（ＶＣＯ，Voltage-controlled ossillator)
に適用した例を図４を用いて説明する。図において、Ｑ
１，Ｑ２，Ｑ３，Ｑ４はトランジスタ、Ｑ５，Ｑ６はダ
イオード、Ｖは電圧源、Ｉ１，Ｉ２，Ｉ３，Ｉ４は電流
源、Ｖｃｃは電源、ＧＮＤは接地である。本実施例にお
いては、トランジスタＱ３とＱ４のエミッタの間に、正
規容量Ｃａ，Ｃｂが並列に接続される。一方、寄生容量
Ｃａ’，Ｃｂ’は、Ｃａ’がトランジスタＱ３と接地Ｇ
ＮＤの間に、Ｃｂ’がトランジスタＱ４と接地ＧＮＤの
間に接続される。
制御発振器（ＶＣＯ，Voltage-controlled ossillator)
に適用した例を図４を用いて説明する。図において、Ｑ
１，Ｑ２，Ｑ３，Ｑ４はトランジスタ、Ｑ５，Ｑ６はダ
イオード、Ｖは電圧源、Ｉ１，Ｉ２，Ｉ３，Ｉ４は電流
源、Ｖｃｃは電源、ＧＮＤは接地である。本実施例にお
いては、トランジスタＱ３とＱ４のエミッタの間に、正
規容量Ｃａ，Ｃｂが並列に接続される。一方、寄生容量
Ｃａ’，Ｃｂ’は、Ｃａ’がトランジスタＱ３と接地Ｇ
ＮＤの間に、Ｃｂ’がトランジスタＱ４と接地ＧＮＤの
間に接続される。
【００２１】したがって、本実施例では、トランジスタ
Ｑ３，Ｑ４に対して正規容量および寄生容量が等しく負
荷されることとなる。このため、両トランジスタＱ３，
Ｑ４の応答速度は等しくなり安定した発振動作が得られ
る。さらに各トランジスタＱ３，Ｑ４に負荷される各寄
生容量は容量が従来の１／２となるため、各トランジス
タＱ３，Ｑ４のドライブ能力を増大させる負担も軽減さ
れる。
Ｑ３，Ｑ４に対して正規容量および寄生容量が等しく負
荷されることとなる。このため、両トランジスタＱ３，
Ｑ４の応答速度は等しくなり安定した発振動作が得られ
る。さらに各トランジスタＱ３，Ｑ４に負荷される各寄
生容量は容量が従来の１／２となるため、各トランジス
タＱ３，Ｑ４のドライブ能力を増大させる負担も軽減さ
れる。
【００２２】なお、以上の説明における電圧制御発振器
は単一電源であるが、本発明の半導体容量素子を適用す
る発振器としては、多電源のものであってもよい。これ
は、以下の実施例においても同様である。また、本発明
の半導体容量素子は、以上説明した発振器以外にも、例
えば単安定マルチバイブレータのような、１対のトラン
ジスタのエミッタ間に容量を接続する回路に利用しても
同様な効果が得られるものである。
は単一電源であるが、本発明の半導体容量素子を適用す
る発振器としては、多電源のものであってもよい。これ
は、以下の実施例においても同様である。また、本発明
の半導体容量素子は、以上説明した発振器以外にも、例
えば単安定マルチバイブレータのような、１対のトラン
ジスタのエミッタ間に容量を接続する回路に利用しても
同様な効果が得られるものである。
【００２３】〔実施例２〕次に、以上説明した実施例１
は、従来１個の半導体容量素子を形成していた面積を２
分割した２個の半導体容量素子を並列接続して従来と同
容量の半導体容量素子が形成されているが、半導体容量
素子の容量を低減するために、２分割された２個の半導
体容量素子を直列接続することもできる。このように直
列接続により半導体容量素子を形成する例を実施例２と
して説明する。図５はレイアウトを示す平面図で、絶縁
膜、誘電体層を省略して示しており、図６は等価回路図
である。なお、本実施例における半導体容量素子の断面
は、前記実施例１の図２に示すものとほぼ同様である。
は、従来１個の半導体容量素子を形成していた面積を２
分割した２個の半導体容量素子を並列接続して従来と同
容量の半導体容量素子が形成されているが、半導体容量
素子の容量を低減するために、２分割された２個の半導
体容量素子を直列接続することもできる。このように直
列接続により半導体容量素子を形成する例を実施例２と
して説明する。図５はレイアウトを示す平面図で、絶縁
膜、誘電体層を省略して示しており、図６は等価回路図
である。なお、本実施例における半導体容量素子の断面
は、前記実施例１の図２に示すものとほぼ同様である。
【００２４】本実施例においても、Ｎ層２，３がＰ型基
板１に２分割して形成される。そして、誘電体層４を挟
んだＮ層２とメタル層５およびＮ層３とメタル層６の間
にそれぞれ正規容量Ｃａ，Ｃｂが形成される。同時に、
Ｐ型基板１とＮ層２およびＰ型基板１とＮ層３との間の
接合面にもそれぞれ寄生容量Ｃａ’，Ｃｂ’が発生す
る。
板１に２分割して形成される。そして、誘電体層４を挟
んだＮ層２とメタル層５およびＮ層３とメタル層６の間
にそれぞれ正規容量Ｃａ，Ｃｂが形成される。同時に、
Ｐ型基板１とＮ層２およびＰ型基板１とＮ層３との間の
接合面にもそれぞれ寄生容量Ｃａ’，Ｃｂ’が発生す
る。
【００２５】これら２個の半導体容量素子の、Ｎ層２，
３同士が、誘電体層４と絶縁層７に設けられたコンタク
トホール１５，１６を通してアルミ配線１１により接続
され、メタル層５，６は、絶縁層７に設けられたコンタ
クトホール１７，１８を通してそれぞれ別のアルミ配線
８，１２に接続される。これにより、図６の等価回路に
示すように、２つの正規容量Ｃａ，Ｃｂは直列に接続さ
れる。また、２つの寄生容量Ｃａ’，Ｃｂ’は、直列接
続された正規容量Ｃａ，Ｃｂの中間点に接続される。
３同士が、誘電体層４と絶縁層７に設けられたコンタク
トホール１５，１６を通してアルミ配線１１により接続
され、メタル層５，６は、絶縁層７に設けられたコンタ
クトホール１７，１８を通してそれぞれ別のアルミ配線
８，１２に接続される。これにより、図６の等価回路に
示すように、２つの正規容量Ｃａ，Ｃｂは直列に接続さ
れる。また、２つの寄生容量Ｃａ’，Ｃｂ’は、直列接
続された正規容量Ｃａ，Ｃｂの中間点に接続される。
【００２６】この半導体容量素子は、２分割して形成し
た半導体容量素子が直列に接続されるため、正規容量Ｃ
ａ，Ｃｂを合計した容量は１／４に減少する。また、寄
生容量は、正規容量の中間点に接続されるため、半導体
容量素子の両端子に対して等しい値となる。また、この
例における寄生容量Ｃａ’，Ｃｂ’は、容量値は従来と
変わらないが、各端子に対しては、正規容量Ｃａまたは
Ｃｂを介して接続されているので、各端子から見た容量
は減少したものと同様の効果が得られる。
た半導体容量素子が直列に接続されるため、正規容量Ｃ
ａ，Ｃｂを合計した容量は１／４に減少する。また、寄
生容量は、正規容量の中間点に接続されるため、半導体
容量素子の両端子に対して等しい値となる。また、この
例における寄生容量Ｃａ’，Ｃｂ’は、容量値は従来と
変わらないが、各端子に対しては、正規容量Ｃａまたは
Ｃｂを介して接続されているので、各端子から見た容量
は減少したものと同様の効果が得られる。
【００２７】この実施例２の半導体容量素子を電圧制御
発振器に適用した例を図７に示す。正規容量Ｃａ，Ｃｂ
は、トランジスタＱ３，Ｑ４のエミッタ間に直列に接続
され、寄生容量Ｃａ’，Ｃｂ’は、正規容量Ｃａ，Ｃｂ
の中間点と接地ＧＮＤとの間に接続される。この回路に
おいては、発振器の動作中、正規容量Ｃａ，Ｃｂに印加
される電圧Ｖｃは、図に示すように、＋ＶBEｖから−Ｖ
BEｖの間で変化し、そして寄生容量Ｃａ’，Ｃｂ’が接
続される正規容量Ｃａ，Ｃｂの中間点の電位は、発振器
の動作中常に０電位を保つ。したがって、寄生容量Ｃ
ａ’，Ｃｂ’に印加される電圧は常に０であるから、こ
の回路においては寄生容量の影響は０とすることができ
る。なお本発明の半導体容量素子は、以上説明した発振
器以外にも、例えば単安定マルチバイブレータのよう
な、１対のトランジスタのエミッタ間に容量を接続する
回路に利用しても同様な効果が得られるものである。
発振器に適用した例を図７に示す。正規容量Ｃａ，Ｃｂ
は、トランジスタＱ３，Ｑ４のエミッタ間に直列に接続
され、寄生容量Ｃａ’，Ｃｂ’は、正規容量Ｃａ，Ｃｂ
の中間点と接地ＧＮＤとの間に接続される。この回路に
おいては、発振器の動作中、正規容量Ｃａ，Ｃｂに印加
される電圧Ｖｃは、図に示すように、＋ＶBEｖから−Ｖ
BEｖの間で変化し、そして寄生容量Ｃａ’，Ｃｂ’が接
続される正規容量Ｃａ，Ｃｂの中間点の電位は、発振器
の動作中常に０電位を保つ。したがって、寄生容量Ｃ
ａ’，Ｃｂ’に印加される電圧は常に０であるから、こ
の回路においては寄生容量の影響は０とすることができ
る。なお本発明の半導体容量素子は、以上説明した発振
器以外にも、例えば単安定マルチバイブレータのよう
な、１対のトランジスタのエミッタ間に容量を接続する
回路に利用しても同様な効果が得られるものである。
【００２８】〔その他の実施例〕以上説明した実施例１
および２においては、本発明の半導体容量素子と従来の
単一の半導体容量素子とを比較するため、従来１個の半
導体容量素子を形成していた面積を２分割してこれを並
列接続または直列接続して半導体容量素子を形成すると
説明をしている。しかしながら、本発明における半導体
容量素子は、従来１個の半導体容量素子を形成していた
面積内で形成することに限定されるものではなく、必要
とされる容量に応じて個々の半導体容量素子の面積を自
由に決定することができるものである。
および２においては、本発明の半導体容量素子と従来の
単一の半導体容量素子とを比較するため、従来１個の半
導体容量素子を形成していた面積を２分割してこれを並
列接続または直列接続して半導体容量素子を形成すると
説明をしている。しかしながら、本発明における半導体
容量素子は、従来１個の半導体容量素子を形成していた
面積内で形成することに限定されるものではなく、必要
とされる容量に応じて個々の半導体容量素子の面積を自
由に決定することができるものである。
【００２９】また、以上説明した例においては、２個の
半導体容量素子を並列接続または直列接続するものとし
て説明しているが、本発明においては、並列接続または
直列接続される個数をさらに多くすることも可能であ
る。前記実施例２の半導体容量素子をｎ個並列に接続し
た例を、図８の回路図と、レイアウトを示す図９の平面
図を用いて説明する。
半導体容量素子を並列接続または直列接続するものとし
て説明しているが、本発明においては、並列接続または
直列接続される個数をさらに多くすることも可能であ
る。前記実施例２の半導体容量素子をｎ個並列に接続し
た例を、図８の回路図と、レイアウトを示す図９の平面
図を用いて説明する。
【００３０】この例においては、半導体容量素子は任意
の数２ｎ個が形成される。２ｎ個の半導体容量素子はア
ルミ配線１１により２個ずつ接続されて、直列接続され
た正規容量Ｃａ１とＣｂ１，Ｃａ２とＣｂ２....Ｃａｎ
とＣｂｎの組を構成する。寄生容量Ｃ’ａ１とＣ’ｂ
１，Ｃ’ａ１とＣ’ｂ１....Ｃ’ａｎとＣ’ｂｎは、前
記実施例２の説明において述べた理由により各正規容量
の中間点に発生する。
の数２ｎ個が形成される。２ｎ個の半導体容量素子はア
ルミ配線１１により２個ずつ接続されて、直列接続され
た正規容量Ｃａ１とＣｂ１，Ｃａ２とＣｂ２....Ｃａｎ
とＣｂｎの組を構成する。寄生容量Ｃ’ａ１とＣ’ｂ
１，Ｃ’ａ１とＣ’ｂ１....Ｃ’ａｎとＣ’ｂｎは、前
記実施例２の説明において述べた理由により各正規容量
の中間点に発生する。
【００３１】これらの複数の直列接続された半導体容量
素子は、アルミ配線８，１２により並列接続される。本
例によれば、設計段階においてアルミ配線８，１２に接
続される半導体容量素子の数を選択することにより、そ
の容量を調整することができ、さらに製造段階において
も、配線が終了した後に図９に示すように、アルミ配線
８，１２を適当な点例えば点Ａで切断することにより容
量を調整することができる。
素子は、アルミ配線８，１２により並列接続される。本
例によれば、設計段階においてアルミ配線８，１２に接
続される半導体容量素子の数を選択することにより、そ
の容量を調整することができ、さらに製造段階において
も、配線が終了した後に図９に示すように、アルミ配線
８，１２を適当な点例えば点Ａで切断することにより容
量を調整することができる。
【００３２】次に、前記実施例１の半導体容量素子をｎ
個直列に接続した例を、図１０の回路図を用いて説明す
る。この例においては、半導体容量素子は任意の数２ｎ
個が形成される。２ｎ個の半導体容量素子は、前記実施
例１において説明したように２個ずつ並列接続され、正
規容量の組Ｃａ１とＣｂ１，Ｃａ２とＣｂ２....Ｃａｎ
とＣｂｎは全て直列に接続される。寄生容量Ｃ’ａ１，
Ｃ’ｂ１....Ｃ’ａｎ，Ｃ’ｂｎは、それぞれ並列接続
された正規容量の組Ｃａ１とＣｂ１....ＣａｎとＣｂｎ
のそれぞれの端子に分散して発生する。この例において
も、全半導体容量素子の両端子から見た寄生容量の容量
は等しくなる。
個直列に接続した例を、図１０の回路図を用いて説明す
る。この例においては、半導体容量素子は任意の数２ｎ
個が形成される。２ｎ個の半導体容量素子は、前記実施
例１において説明したように２個ずつ並列接続され、正
規容量の組Ｃａ１とＣｂ１，Ｃａ２とＣｂ２....Ｃａｎ
とＣｂｎは全て直列に接続される。寄生容量Ｃ’ａ１，
Ｃ’ｂ１....Ｃ’ａｎ，Ｃ’ｂｎは、それぞれ並列接続
された正規容量の組Ｃａ１とＣｂ１....ＣａｎとＣｂｎ
のそれぞれの端子に分散して発生する。この例において
も、全半導体容量素子の両端子から見た寄生容量の容量
は等しくなる。
【００３３】さらに、本発明においては、実施例１およ
び実施例２の半導体容量素子を組み合わせて実施するこ
とも可能である。この例を図１１，１２の回路図を用い
て説明する。図１１は、前記実施例２の２個の直列接続
した半導体容量素子を直列接続する点で分離し、その間
に前記実施例１の並列接続された１組の半導体容量素子
を接続したものを示す。この例によれば、正規容量Ｃ
１，Ｃ２は並列接続され、正規容量Ｃａ，Ｃｂの中間点
に接続される。この接続関係によれば、寄生容量Ｃ’
ａ，Ｃ’ｂ，Ｃ’１，Ｃ’２は並列接続体と直列接続体
の中間に均等に発生し、全半導体容量素子の両端子から
見た寄生容量の容量は等しくなる。
び実施例２の半導体容量素子を組み合わせて実施するこ
とも可能である。この例を図１１，１２の回路図を用い
て説明する。図１１は、前記実施例２の２個の直列接続
した半導体容量素子を直列接続する点で分離し、その間
に前記実施例１の並列接続された１組の半導体容量素子
を接続したものを示す。この例によれば、正規容量Ｃ
１，Ｃ２は並列接続され、正規容量Ｃａ，Ｃｂの中間点
に接続される。この接続関係によれば、寄生容量Ｃ’
ａ，Ｃ’ｂ，Ｃ’１，Ｃ’２は並列接続体と直列接続体
の中間に均等に発生し、全半導体容量素子の両端子から
見た寄生容量の容量は等しくなる。
【００３４】また、図１２は、図１１における中間に接
続される並列接続された半導体容量素子を、さらに複数
並列に接続したものを示す。この例では、前記実施例１
の並列接続された複数組の正規容量Ｃ１とＣ２，Ｃ３と
Ｃ４....Ｃｎ−１とＣｎが全て並列接続される。そして
これらが２個の正規容量Ｃａ，Ｃｂの中間に接続され
る。この例においても、寄生容量Ｃ’ａ，Ｃ’ｂ，Ｃ’
１，Ｃ’２....Ｃ’ｎ−１とＣ’ｎは並列接続体と直列
接続体の中間に均等に発生し、全半導体容量素子の両端
子から見た寄生容量の容量は等しくなる。なお、この図
１２においては、両端子に対する寄生容量を等しくする
ために、ｎを偶数とすることが必要である。
続される並列接続された半導体容量素子を、さらに複数
並列に接続したものを示す。この例では、前記実施例１
の並列接続された複数組の正規容量Ｃ１とＣ２，Ｃ３と
Ｃ４....Ｃｎ−１とＣｎが全て並列接続される。そして
これらが２個の正規容量Ｃａ，Ｃｂの中間に接続され
る。この例においても、寄生容量Ｃ’ａ，Ｃ’ｂ，Ｃ’
１，Ｃ’２....Ｃ’ｎ−１とＣ’ｎは並列接続体と直列
接続体の中間に均等に発生し、全半導体容量素子の両端
子から見た寄生容量の容量は等しくなる。なお、この図
１２においては、両端子に対する寄生容量を等しくする
ために、ｎを偶数とすることが必要である。
【００３５】以上、本発明をＭＯＳ容量に適用した実施
例について説明してきたが、本発明は、ＭＯＳ容量への
適用に限定されるものではない。本発明は、半導体容量
素子の１対の端子間に形成される正規容量に対して、前
記端子の一方の端子に寄生容量が発生する半導体容量素
子半導体容量素子に適用可能なものである。ＭＯＳ容量
以外の半導体容量素子の例としては、例えば前記従来技
術の説明において説明した図１６の接合容量が挙げられ
る。また、半導体容量素子のレイアウトあるいは分割し
た半導体容量素子相互間の接続構成についても、本発明
の特許請求の範囲に記載された範囲内で種々変更可能で
あることは言うまでもない。
例について説明してきたが、本発明は、ＭＯＳ容量への
適用に限定されるものではない。本発明は、半導体容量
素子の１対の端子間に形成される正規容量に対して、前
記端子の一方の端子に寄生容量が発生する半導体容量素
子半導体容量素子に適用可能なものである。ＭＯＳ容量
以外の半導体容量素子の例としては、例えば前記従来技
術の説明において説明した図１６の接合容量が挙げられ
る。また、半導体容量素子のレイアウトあるいは分割し
た半導体容量素子相互間の接続構成についても、本発明
の特許請求の範囲に記載された範囲内で種々変更可能で
あることは言うまでもない。
【００３６】
【発明の効果】以上説明したように本発明は、半導体容
量素子を２個形成し、これら２個の半導体容量素子を、
それぞれの寄生容量を持つ端子を持たない端子に接続す
ることにより、２個の半導体容量素子を並列接続して半
導体容量素子を形成する。あるいは、２個の半導体容量
素子を、寄生容量を持つ端子同士を接続することにより
直列接続して半導体容量素子を形成する。この構成によ
り本発明は、半導体容量素子のいずれの端子側に対して
も寄生容量の容量は等しくなり、そして従来の一方の端
子に集中して寄生容量が接続されていた場合に比べて、
両方の端子から見た寄生容量の値が減少する。
量素子を２個形成し、これら２個の半導体容量素子を、
それぞれの寄生容量を持つ端子を持たない端子に接続す
ることにより、２個の半導体容量素子を並列接続して半
導体容量素子を形成する。あるいは、２個の半導体容量
素子を、寄生容量を持つ端子同士を接続することにより
直列接続して半導体容量素子を形成する。この構成によ
り本発明は、半導体容量素子のいずれの端子側に対して
も寄生容量の容量は等しくなり、そして従来の一方の端
子に集中して寄生容量が接続されていた場合に比べて、
両方の端子から見た寄生容量の値が減少する。
【００３７】したがって、本発明の半導体容量素子は、
寄生容量による悪影響が発生する回路に適用してその影
響を軽減することが可能になる。特に、本発明の半導体
容量素子を差動的に接続された１対のトランジスタのエ
ミッタに接続される容量を有する回路、例えば発振器ま
たは単安定マルチバイブレータに適用した場合は、１対
のトランジスタの両方に対して小さい容量の寄生容量が
等しく負荷されることとなる。このため、トランジスタ
をそのドライブ能力の範囲内で動作させることが可能と
なり、かつ各トランジスタの応答速度を等しくすること
ができることとなる。さらに、半導体容量素子の分割数
を複数にして、これらを適当に並列接続、直列接続を組
み合わせることにより、正規容量および寄生容量の容量
を設計段階および製造段階で調整することが可能にな
る。
寄生容量による悪影響が発生する回路に適用してその影
響を軽減することが可能になる。特に、本発明の半導体
容量素子を差動的に接続された１対のトランジスタのエ
ミッタに接続される容量を有する回路、例えば発振器ま
たは単安定マルチバイブレータに適用した場合は、１対
のトランジスタの両方に対して小さい容量の寄生容量が
等しく負荷されることとなる。このため、トランジスタ
をそのドライブ能力の範囲内で動作させることが可能と
なり、かつ各トランジスタの応答速度を等しくすること
ができることとなる。さらに、半導体容量素子の分割数
を複数にして、これらを適当に並列接続、直列接続を組
み合わせることにより、正規容量および寄生容量の容量
を設計段階および製造段階で調整することが可能にな
る。
【図１】本発明の半導体容量素子の実施例１のレイアウ
トを示す平面図。
トを示す平面図。
【図２】図１の断面図。
【図３】図１の等価回路図。
【図４】図１の半導体容量素子を適用した発振器を示す
回路図。
回路図。
【図５】本発明の半導体容量素子の実施例２のレイアウ
トを示す平面図。
トを示す平面図。
【図６】図６の等価回路図。
【図７】図５の半導体容量素子を適用した発振器を示す
回路図。
回路図。
【図８】図５の半導体容量素子を複数並列に接続した例
を示す回路図。
を示す回路図。
【図９】図８のレイアウトを示す平面図。
【図１０】図３の半導体容量素子を複数直列に接続した
例を示す回路図。
例を示す回路図。
【図１１】図３および図５に示す半導体容量素子を組み
合わせた例を示す回路図。
合わせた例を示す回路図。
【図１２】図１１に示す回路を変形した例を示す回路
図。
図。
【図１３】従来のＭＯＳ容量の断面図。
【図１４】図１３のレイアウトを示す平面図。
【図１５】図１３の半導体容量素子の等価回路図。
【図１６】従来の接合容量の断面図。
【図１７】従来の半導体容量素子を用いた発振器を示す
回路図。
回路図。
１…Ｐ型基板 ２，３…Ｎ層 ４…誘電体層 ５，６…メタル層 ７…絶縁層 ８，１１，１２…アルミ配線 ９，１０，１３，１４，１５，１６，１７，１８…コン
タクトホール Ｃ…正規容量 Ｃ’…寄生容量 Ｑ１，Ｑ２，Ｑ３，Ｑ４…トランジスタ
タクトホール Ｃ…正規容量 Ｃ’…寄生容量 Ｑ１，Ｑ２，Ｑ３，Ｑ４…トランジスタ
Claims (7)
- 【請求項１】 半導体容量素子の１対の端子間に形成さ
れる正規容量に対して、前記端子の一方の端子側に寄生
容量が発生する半導体容量素子において、この半導体容
量素子を２個形成し、これら２個の半導体容量素子の前
記寄生容量を持つ端子を他方の半導体容量素子の寄生容
量を持たない端子に接続することにより、２個の前記半
導体容量素子を並列接続にした半導体容量素子を形成す
ることを特徴とする半導体容量素子。 - 【請求項２】 半導体容量素子の１対の端子間に形成さ
れる正規容量に対して、前記端子の一方の端子側に寄生
容量が発生する半導体容量素子において、この半導体容
量素子を２個形成し、これら２個の半導体容量素子の前
記寄生容量を持つ端子同士を接続することにより、２個
の半導体容量素子を直列接続にした半導体容量素子を形
成することを特徴とする半導体容量素子。 - 【請求項３】 半導体容量素子を複数個形成し、複数個
の半導体容量素子の２個ずつを請求項１または２のいず
れか１項に記載された並列接続または直列接続にし、こ
れらを直列に接続した半導体容量素子を形成することを
特徴とする請求項１または２のいずれか１項に記載の半
導体容量素子。 - 【請求項４】 半導体容量素子を複数個形成し、複数個
の半導体容量素子の２個ずつを請求項１または２のいず
れか１項に記載された並列接続または直列接続にし、こ
れらを並列に接続した半導体容量素子を形成することを
特徴とする請求項１または２のいずれか１項に記載の半
導体容量素子。 - 【請求項５】 半導体容量素子の１対の端子間に形成さ
れる正規容量に対して、前記端子の一方の端子側に寄生
容量が発生する半導体容量素子において、この半導体容
量素子を４個形成し、４個の内の２個の半導体容量素子
の寄生容量を持つ端子を、他方の半導体容量素子の寄生
容量を持たない端子に接続することにより、２個の半導
体容量素子を並列接続にし、この並列接続された容量の
両端に、他の２個の半導体容量素子の寄生容量を持つ端
子を直列に接続した半導体容量素子を形成することを特
徴とする半導体容量素子。 - 【請求項６】 並列接続される半導体容量素子の並列接
続数を複数にしたことを特徴とする請求項５記載の半導
体容量素子。 - 【請求項７】 請求項１ないし６のいずれか１項に記載
の半導体容量素子を、差動的に接続された１対のトラン
ジスタのエミッタ間に接続する容量として利用したこと
を特徴とする半導体回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330360A JP2980142B2 (ja) | 1992-12-10 | 1992-12-10 | 半導体容量素子およびこれを用いた回路 |
| US08/098,026 US5406232A (en) | 1992-12-10 | 1993-07-28 | Semiconductor capacitor element and a circuit employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330360A JP2980142B2 (ja) | 1992-12-10 | 1992-12-10 | 半導体容量素子およびこれを用いた回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177325A true JPH06177325A (ja) | 1994-06-24 |
| JP2980142B2 JP2980142B2 (ja) | 1999-11-22 |
Family
ID=18231744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4330360A Expired - Lifetime JP2980142B2 (ja) | 1992-12-10 | 1992-12-10 | 半導体容量素子およびこれを用いた回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5406232A (ja) |
| JP (1) | JP2980142B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426505C (zh) * | 2003-07-03 | 2008-10-15 | 松下电器产业株式会社 | 微分电容器、差动天线元件和差动谐振器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19653192C2 (de) * | 1996-12-19 | 1999-01-07 | Sgs Thomson Microelectronics | Monolithisch integrierte Signalverarbeitungsschaltung |
| US6496053B1 (en) | 1999-10-13 | 2002-12-17 | International Business Machines Corporation | Corrosion insensitive fusible link using capacitance sensing for semiconductor devices |
| US20040207041A1 (en) * | 2001-07-17 | 2004-10-21 | De Maaijer Luc M.F. | Capacitor arrangement and method for producing such a capacitor arrangement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3121671A1 (de) * | 1981-05-30 | 1982-12-16 | Philips Patentverwaltung Gmbh, 2000 Hamburg | "schaltungsanordnung mit einer integrierten halbleiterschaltung" |
| US4878151A (en) * | 1987-04-10 | 1989-10-31 | National Semiconductor Corporation | Anti-parallel capacitor |
| US5124669A (en) * | 1990-09-18 | 1992-06-23 | Silicon Systems, Inc. | One-shot circuit for use in a PLL clock recovery circuit |
-
1992
- 1992-12-10 JP JP4330360A patent/JP2980142B2/ja not_active Expired - Lifetime
-
1993
- 1993-07-28 US US08/098,026 patent/US5406232A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426505C (zh) * | 2003-07-03 | 2008-10-15 | 松下电器产业株式会社 | 微分电容器、差动天线元件和差动谐振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5406232A (en) | 1995-04-11 |
| JP2980142B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8854791B2 (en) | Voltage controlled variable capacitor and voltage controlled oscillator | |
| JPS5951141B2 (ja) | 選局装置 | |
| CN100431151C (zh) | 集成电路电容器 | |
| JPH01283863A (ja) | Ｍｏｓ型半導体装置 | |
| JP4509390B2 (ja) | 改善された集積型の発振器及び調整可能な回路 | |
| US6388511B1 (en) | Filter circuit | |
| JPH06177325A (ja) | 半導体容量素子およびこれを用いた回路 | |
| KR100257641B1 (ko) | 차동회로를 구비한 반도체 집적회로 | |
| JP2752832B2 (ja) | 半導体集積回路装置 | |
| WO2015182363A1 (ja) | 集積ｍｏｓ型バリキャップおよびこれを有する電圧制御発振器、フィルター | |
| JPH06349676A (ja) | マイクロチップコンデンサ | |
| US5257005A (en) | Small value precision integrated circuit resistors | |
| JPS6329962A (ja) | 半導体装置 | |
| US4723194A (en) | Structure of capacitor circuit | |
| US7323763B2 (en) | Semiconductor device having an improved voltage controlled oscillator | |
| JP3060389B2 (ja) | コンデンサー | |
| JPH02304963A (ja) | 半導体集積回路装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPS6112056A (ja) | 半導体装置 | |
| JPH06103735B2 (ja) | 半導体集積回路 | |
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JPH09246476A (ja) | 半導体集積回路の電源線及びそのレイアウト方法 | |
| JP7074398B2 (ja) | 電圧増幅回路装置及び電圧印加回路 | |
| US6348723B1 (en) | Semiconductor device with a dummy wire positioned to prevent charging/discharging of the parasitic capacitance of a signal wire | |
| JP3221005B2 (ja) | 水晶発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 14 |