JPH061781B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH061781B2 JPH061781B2 JP60086257A JP8625785A JPH061781B2 JP H061781 B2 JPH061781 B2 JP H061781B2 JP 60086257 A JP60086257 A JP 60086257A JP 8625785 A JP8625785 A JP 8625785A JP H061781 B2 JPH061781 B2 JP H061781B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- semiconductor device
- collector
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、バイポーラ・トランジスタなどの半導体装置
に係り、特に、ＩＣ化に適した高速のバイポーラ・トラ
ンジスタに関する。
に係り、特に、ＩＣ化に適した高速のバイポーラ・トラ
ンジスタに関する。
ＩＣ用バイポーラ・トランジスタの高速化にはＩＣ構造
に由来する寄生素子、即ち、寄生抵抗及び寄生容量が大
きな影響を与え、高速化にはこの両者をできるだけ小さ
くする必要がある。
に由来する寄生素子、即ち、寄生抵抗及び寄生容量が大
きな影響を与え、高速化にはこの両者をできるだけ小さ
くする必要がある。
ところで、これらのうち、寄生抵抗としてはベース領域
のもつベース直列抵抗、コレクタ領域のもつコレクタ抵
抗が、そして寄生容量としてはアイソレーション接合容
量、コレクタ接合容量があり、これらを充分に小さくし
なければならない。
のもつベース直列抵抗、コレクタ領域のもつコレクタ抵
抗が、そして寄生容量としてはアイソレーション接合容
量、コレクタ接合容量があり、これらを充分に小さくし
なければならない。
従来、これらを小さくするためには平面的なパターン形
状によるものと、縦方向の構造によるものとが知られて
おり、このうち縦方向の構造によるものとしては第２図
に示すように、高濃度コレクタとして働くn+の埋込層２
を半導体基体１に設け、これにより、この埋込層２をベ
ース層４に近ずけ、この間に存在するｎ型の低濃度コレ
クタ層３の厚さ方向の寸法を小さくし、コレクタ抵抗を
減少させる方法が知られている。なお、この方法につい
ては、例えば株式会社オーム社発行の“半導体ハンドブ
ツク”の第527頁などに開示がある。
状によるものと、縦方向の構造によるものとが知られて
おり、このうち縦方向の構造によるものとしては第２図
に示すように、高濃度コレクタとして働くn+の埋込層２
を半導体基体１に設け、これにより、この埋込層２をベ
ース層４に近ずけ、この間に存在するｎ型の低濃度コレ
クタ層３の厚さ方向の寸法を小さくし、コレクタ抵抗を
減少させる方法が知られている。なお、この方法につい
ては、例えば株式会社オーム社発行の“半導体ハンドブ
ツク”の第527頁などに開示がある。
しかしながら、この第２図に示されている構造では、n+
の埋込層２に対するベース層４やエミツタ層５の整合に
マスク合わせを必要とし、マスク合わせの精度に制限が
あるため、埋込層２の面積を小さくすることができず、
このため、ベース層４と対向する部分の面積もあまり小
さくすることができなくなり、低濃度エミツタ層３のう
ちでこれら埋込層２とベース層４に挾まれている部分の
厚さを小さくすると、これに伴つてコレクタ接合容量が
大きくなつてしまい、充分な高速化が得られないという
問題点がある。
の埋込層２に対するベース層４やエミツタ層５の整合に
マスク合わせを必要とし、マスク合わせの精度に制限が
あるため、埋込層２の面積を小さくすることができず、
このため、ベース層４と対向する部分の面積もあまり小
さくすることができなくなり、低濃度エミツタ層３のう
ちでこれら埋込層２とベース層４に挾まれている部分の
厚さを小さくすると、これに伴つてコレクタ接合容量が
大きくなつてしまい、充分な高速化が得られないという
問題点がある。
なお、この第２図で、６はコレクタ電極、７はベース電
極、８はエミツタ電極、９は酸化膜である。
極、８はエミツタ電極、９は酸化膜である。
本発明は、上記した従来技術の問題点を解消し、バイポ
ーラ・トランジスタなどに適用して充分な高速化が得ら
れるようにした半導体装置を提供することを目的として
いる。
ーラ・トランジスタなどに適用して充分な高速化が得ら
れるようにした半導体装置を提供することを目的として
いる。
この目的を達成するため、本発明は、半導体基体の表面
から埋込層に向う溝状のたて穴を設け、このたて穴の内
面からの拡散によりたて穴が設けられている半導体層内
に、この半導体層とは導電型の異なる半導体層を形成す
るようにした点を特徴とする。
から埋込層に向う溝状のたて穴を設け、このたて穴の内
面からの拡散によりたて穴が設けられている半導体層内
に、この半導体層とは導電型の異なる半導体層を形成す
るようにした点を特徴とする。
以下、本発明による半導体装置について、図示の実施例
により詳細に説明する。
により詳細に説明する。
第１図は本発明の一実施例で、バイポーラ・トランジス
タに適用した場合を示し、この第１図において、10は溝
状のたて穴、（以下、溝状穴という）11は酸化膜、12は
多結晶シリコンであり、その他は第２図の場合と同じで
ある。
タに適用した場合を示し、この第１図において、10は溝
状のたて穴、（以下、溝状穴という）11は酸化膜、12は
多結晶シリコンであり、その他は第２図の場合と同じで
ある。
ここで、まず、この第１図に示した実施例によるバイポ
ーラ・トランジスタの製造方法の一例を第３図(a)〜(g)
によつて説明する。
ーラ・トランジスタの製造方法の一例を第３図(a)〜(g)
によつて説明する。
この第３図(a)〜(g)はバイポーラ・トランジスタとＣＭ
ＯＳが混在する半導体装置に本発明を適用した場合のも
ので、まず、同図(a)に示すようにｐ型の半導体基板１
を用意し、その一方の表面にn+の埋込層２，20を選択的
に形成する。
ＯＳが混在する半導体装置に本発明を適用した場合のも
ので、まず、同図(a)に示すようにｐ型の半導体基板１
を用意し、その一方の表面にn+の埋込層２，20を選択的
に形成する。
ついで、同図(b)に示すように、この埋込層２，20を形
成した基板１上に、ＣＭＯＳに要求されている特性を与
えるために必要な厚さのエピタキシヤル層30を形成す
る。
成した基板１上に、ＣＭＯＳに要求されている特性を与
えるために必要な厚さのエピタキシヤル層30を形成す
る。
次に同図(c)に示すように、ｎ領域３，31を選択的に形
成したあと酸化膜90を形成する。
成したあと酸化膜90を形成する。
次に同図(d)に示すように、n+の埋込層２に対向した、
エミツタを形成すべき位置にドライエツチングによつて
溝状穴10を形成する。このとき、この溝状穴10の深さ
は、これから形成すべきベース層の深さやエミツタ層の
深さによつて決定される。また、このとき、ＣＭＯＳ用
のゲート電極13を多結晶シリコンの層で形成しておく。
エミツタを形成すべき位置にドライエツチングによつて
溝状穴10を形成する。このとき、この溝状穴10の深さ
は、これから形成すべきベース層の深さやエミツタ層の
深さによつて決定される。また、このとき、ＣＭＯＳ用
のゲート電極13を多結晶シリコンの層で形成しておく。
ついで、同図(e)に示すように、溝状穴10の内面からの
拡散と、酸化膜表面からのイオン打込みによりｐ型不純
物を拡散してバイポーラ・トランジスタのベース層４を
形成する。
拡散と、酸化膜表面からのイオン打込みによりｐ型不純
物を拡散してバイポーラ・トランジスタのベース層４を
形成する。
続いて、同図(f)に示すように、溝状穴10の底面を除い
た内周面に酸化膜11を形成してからリンをドープした多
結晶シリコン12でこの溝状穴10を埋める。このとき、こ
の多結晶シリコン12の埋込みにより、同時に溝状穴10の
底部から不純物がベース層４内に拡散し、これによりエ
ミツタ層５が形成される。さらに多結晶シリコンのゲー
ト電極13をマスクとしてイオン打込みにより自己整合的
に、ｐ−ＭＯＳ，ｎ−ＭＯＳのソース領域42，53及びド
レイン領域44，55を形成する。
た内周面に酸化膜11を形成してからリンをドープした多
結晶シリコン12でこの溝状穴10を埋める。このとき、こ
の多結晶シリコン12の埋込みにより、同時に溝状穴10の
底部から不純物がベース層４内に拡散し、これによりエ
ミツタ層５が形成される。さらに多結晶シリコンのゲー
ト電極13をマスクとしてイオン打込みにより自己整合的
に、ｐ−ＭＯＳ，ｎ−ＭＯＳのソース領域42，53及びド
レイン領域44，55を形成する。
最後に、同図(g)に示すように、コレクタ電極６、ベー
ス電極７、エミツタ電極８、ソース電極43，54及びドレ
イン電極45，56を形成して一応、半導体装置が完成す
る。
ス電極７、エミツタ電極８、ソース電極43，54及びドレ
イン電極45，56を形成して一応、半導体装置が完成す
る。
第１図の実施例は、例えば上記したようにして作られ、
ベース層４の埋込層２に対向して接近した部分が溝状穴
10の内面（主としてその底面）からの拡散により形成さ
れるため、このベース層４の接近した部分の幅ｗ（第１
図）を精度よく限定させることができ、この結果、同じ
くこの部分と埋込層２との間の距離、つまり、この間に
存在する低濃度コレクタ層３の厚さｔ（同じく第１図）
を充分に小さくし、これによりコレクタ抵抗を充分に低
抵抗化しても、コレクタ接合容量が増加する虞れがな
く、充分な高速化をはたすことができる。
ベース層４の埋込層２に対向して接近した部分が溝状穴
10の内面（主としてその底面）からの拡散により形成さ
れるため、このベース層４の接近した部分の幅ｗ（第１
図）を精度よく限定させることができ、この結果、同じ
くこの部分と埋込層２との間の距離、つまり、この間に
存在する低濃度コレクタ層３の厚さｔ（同じく第１図）
を充分に小さくし、これによりコレクタ抵抗を充分に低
抵抗化しても、コレクタ接合容量が増加する虞れがな
く、充分な高速化をはたすことができる。
また、この実施例によれば、最初に溝状穴10を位置決め
したあとは、ベース層４の埋込層２に接近して幅ｗが規
定された埋分、及びエミツタ層５の埋込層２に対する位
置決めはマスクを用いることなく自動的に、つまり自己
整合的に得られ、当然のこととして精確なマスク合わせ
なども不要である。
したあとは、ベース層４の埋込層２に接近して幅ｗが規
定された埋分、及びエミツタ層５の埋込層２に対する位
置決めはマスクを用いることなく自動的に、つまり自己
整合的に得られ、当然のこととして精確なマスク合わせ
なども不要である。
さらに、この実施例によれば、ＩＣ化に際してＣＭＯＳ
と混在させた場合でも、そのエピタキシヤル層の厚さに
関係なくバイポーラ・トランジスタの高速化を得ること
ができるから、ＣＭＯＳの特性とバイポーラ・トランジ
スタの高速性のいずれをも犠牲にすることなく、常に最
高の特性のＩＣを容易に得ることができる。
と混在させた場合でも、そのエピタキシヤル層の厚さに
関係なくバイポーラ・トランジスタの高速化を得ること
ができるから、ＣＭＯＳの特性とバイポーラ・トランジ
スタの高速性のいずれをも犠牲にすることなく、常に最
高の特性のＩＣを容易に得ることができる。
上記の多結晶シリコンに代えて、Mo，Ｗ，Tiのシリサイ
ドをコンタクト用低抵抗材料として用いることもでき
る。この場合には、先ず、Ｍｏ，Ｗ，Ｔｉのいづれかの
イオンを溝状穴10に露出しているベース層４に打込み、
アニールにしてシリサイドとし、次に、このシリサイド
にAs，Ｐのイオンを打込んで、熱処理しベース層４中に
As，Ｐを拡散してエミツタ層５とするのである。
ドをコンタクト用低抵抗材料として用いることもでき
る。この場合には、先ず、Ｍｏ，Ｗ，Ｔｉのいづれかの
イオンを溝状穴10に露出しているベース層４に打込み、
アニールにしてシリサイドとし、次に、このシリサイド
にAs，Ｐのイオンを打込んで、熱処理しベース層４中に
As，Ｐを拡散してエミツタ層５とするのである。
以上説明したように、本発明によれば、バイポーラ・ト
ランジスタに適用してコレクタ接合容量を増加させずに
コレクタ抵抗を充分に低下させることができるから、従
来技術の欠点を除き、バイポーラ・トランジスタの高速
化を充分に得ることができる。
ランジスタに適用してコレクタ接合容量を増加させずに
コレクタ抵抗を充分に低下させることができるから、従
来技術の欠点を除き、バイポーラ・トランジスタの高速
化を充分に得ることができる。
【図面の簡単な説明】 第１図は本発明をバイポーラ・トランジスタに適用した
場合の一実施例を示す断面図、第２図は従来のバイポー
ラ・トランジスタの一例を示す断面図、第３図(a)〜(g)
は本発明をＩＣに適用した場合の製造工程の一例を示す
説明図である。 １……半導体基板、２……n+埋込層、３……低濃度コレ
クタ層、４……ベース層、５……エミツタ層、６……コ
レクタ電極、７……ベース電極、８……エミツタ電極、
９，11……酸化膜、10……溝状穴、11……多結晶シリコ
ン。
場合の一実施例を示す断面図、第２図は従来のバイポー
ラ・トランジスタの一例を示す断面図、第３図(a)〜(g)
は本発明をＩＣに適用した場合の製造工程の一例を示す
説明図である。 １……半導体基板、２……n+埋込層、３……低濃度コレ
クタ層、４……ベース層、５……エミツタ層、６……コ
レクタ電極、７……ベース電極、８……エミツタ電極、
９，11……酸化膜、10……溝状穴、11……多結晶シリコ
ン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長野 隆洋 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 池田 隆英 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 渡辺 篤雄 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 山田 耕一郎 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭60−249363（ＪＰ，Ａ)
Claims (2)
- 【請求項１】高不純物濃度の埋込層を備えた半導体基体
を有する半導体装置において、上記半導体基体の表面か
ら上記埋込層に向う溝状のたて穴を設け、この溝状のた
て穴の内面から上記たて穴が設けられた半導体層中に、
不純物拡散により形成した少くとも１層の反対導電型の
半導体層を有することを特徴とする半導体装置。 - 【請求項２】特許請求の範囲第１項において、上記溝状
のたて穴が、その内面の少くとも一部に絶縁膜を備え、
かつその内部がコンタクト用低抵抗材料で埋められてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086257A JPH061781B2 (ja) | 1985-04-24 | 1985-04-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086257A JPH061781B2 (ja) | 1985-04-24 | 1985-04-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61245572A JPS61245572A (ja) | 1986-10-31 |
| JPH061781B2 true JPH061781B2 (ja) | 1994-01-05 |
Family
ID=13881766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60086257A Expired - Lifetime JPH061781B2 (ja) | 1985-04-24 | 1985-04-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061781B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453572A (en) * | 1987-08-25 | 1989-03-01 | Mitsubishi Electric Corp | Semiconductor integrated circuit device with bipolar element |
-
1985
- 1985-04-24 JP JP60086257A patent/JPH061781B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61245572A (ja) | 1986-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| JPH0897168A (ja) | 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置 | |
| JP2566202B2 (ja) | 半導体素子とその製法 | |
| JP2525630B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5688701A (en) | Method of making semiconductor device having a plurality of impurity layers | |
| US4792837A (en) | Orthogonal bipolar transistor | |
| EP0476571A2 (en) | Semiconductor device with vertical bipolar transistors | |
| JP2712359B2 (ja) | 半導体装置の製造方法 | |
| JPH061781B2 (ja) | 半導体装置 | |
| JP2949745B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP2604727B2 (ja) | 半導体装置の製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS5879766A (ja) | Ｍｏｓ型半導体装置の製造法 | |
| JPH0282534A (ja) | 縦型ｍｏｓｆｅｔ及びその製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP2668713B2 (ja) | 高耐圧半導体装置 | |
| JPH01143358A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPH07249636A (ja) | 半導体装置及びその製造方法 | |
| JPS60211867A (ja) | 半導体装置及びその製造方法 | |
| JP2613073B2 (ja) | 半導体装置とその製造方法 | |
| JPH09260520A (ja) | 半導体集積回路装置 | |
| JPS6097669A (ja) | 半導体集積回路装置 | |
| JP2000164737A (ja) | 半導体集積回路装置 | |
| JPH03227526A (ja) | 半導体素子の製造方法 | |
| JPS6032983B2 (ja) | 接合破壊型プログラマブルｒｏｍ |