JPH06180561A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】マトリックス走査線数を増加してもコントラス
ト性能を損なわず、表示駆動に要する印加電圧も高くな
ることはなく、フリッカの発生もない液晶表示装置の駆
動方法を提供する。 【構成】一対の基板間に液晶が封入され、該基板上には
マトリクス状に配列された画素電極、該画素電極に接続
されたスイッチング素子、該画素電極に該スイッチング
素子を介して画像信号を供給してなるデータ信号線、該
スイッチング素子に走査信号を供給してなる走査信号線
を有してなる液晶表示装置の駆動方法において、該画像
信号の極性を１画素毎又は１走査信号線毎に反転して該
画素電極に該画像信号を印加してなることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型の液晶表
示パネルによるテレビ等の画像表示装置に関する。

【０００２】

【従来の技術】液晶の電気光学効果を利用して各種の表
示装置が考案、或は実用化されている。これらは、液晶
分子の配向特性、誘電異方性、光学異方性等の組み合せ
によるもので、一般的な通称としてＤＳＭ、ＴＮ、Ｇ
Ｈ、等の呼び名がある。これら液晶の共通の特徴とし
て、受光型の表示効果を有する事、比較的高抵抗である
事、表示特性における閾値が各パラメータに対して緩慢
或は不安定である事、等が揚げられる。ここで受光型及
び高抵抗である点は、液晶が他の表示体に比較して優位
とされ、表示体として実用化される所以であるが、逆
に、閾値特性が他の表示素子より劣り、液晶の駆動条件
を複雑、難問化させている。更に、直流駆動に対する寿
命が短い点も、駆動条件を難しくする要因となってい
る。

【０００３】図１は、従来の実施例を示す表示パネル周
辺の回路図で、例えば文献ＳＩＤ７７ＤＩＧＥＳＴ Ｐ
６４〜６５等に実施例が見られる。図中、２−１はテレ
ビ映像信号等の画像信号入力、２−２は同期分離信号、
２−３は同期分離信号よりタイミングクロック等の制御
信号を発生する回路である。２−４、２−５はマトリク
ス表示部の縦線或は横線を制御して各マトリクス画素に
表示信号を分配走査する回路である。２−４は２−１か
ら入力される直列画像信号を並列変換して各画素に直列
接続したトランジスタのドレイン側に供給してやるドレ
イン駆動回路。２−５は、２−３出力クロックにより各
画素に直列接続したトランジスタのゲートをライン毎に
順次ＯＮ、ＯＦＦ制御して、画像信号を画素に読み込ま
せるゲート駆動回路である。各マトリクス部に配置され
たトランジスタの出力側ドレイン２−６は、液晶表示体
の各画素電極に結合されている。文献ＳＩＤ７８ＤＩＧ
ＥＳＴ Ｐ９６〜９７に述べられている如く、従来図１
の回路によるマトロクス表示にあっては、液晶駆動は直
流駆動になるものであった。図１にあっては、液晶マト
リクス表示体部の液晶を挟む電極の内各画素電極に対向
した電極は、全表示面にわたって共通電極から成り、電
位はＧＮＤレベルにとられていてＭＯＳトランジスタの
サブストレート及び並列に配置されたキャパシターの共
通側電極電位と一致する。この為、液晶材料には直流寿
命を長く保つ目的で、酸化還元剤をドープする等の処理
が必要とされた。

【０００４】ここで、図１の回路における信号の波形と
電位の関係を図２に示す。３−１は端子２−１に供給さ
れる画像信号であり、３−２はブロック２−４において
画像信号を各マトリクスのデータ線毎にサンプリングす
る際の同期信号である。横軸ｔは時間、縦軸Ｖは電圧を
表わす。３−３は画像信号の黒レベル、３−４は白レベ
ルを表わし、液晶の閾値電圧と飽和電圧にそれぞれ相当
する。電圧０は図１のＧＮＤに相当し、基板及び共通電
極電位である。

【０００５】更に本発明に関連する別の従来回路例を図
３に揚げる。具体的にはＳＤＩ７８ＤＩＧＥＳＴ Ｐ９
４〜９５等に実施例が見られる。図３中、４−１は図１
の２−１に対応し、画像信号入力である。４−２はロー
パスフィルター、４−３は増幅器、４−４はＡ／Ｄ変換
器、４−５はデータエンコーダ、４−８は直列並列変換
シフトレジスタである。画像信号入力４−１はローパス
フィルター、増幅器を経て該当表示パネルの表示性能に
対応した帯域の画像信号に変換された後、Ａ／Ｄ変換器
によってディジタルコード変換される。４−８は被変換
画像ディジタル画像データをマトリクスの各データ線に
並列出力する。並列出力データは各データ線毎に設けら
れたＤ／Ａ変換器に入力されてアナログ画像信号に復帰
される。この際、Ｄ／Ａ変換器出力信号の利得は、利得
制御回路４−９によって制御され、液晶の（電圧−コン
トラスト）相関特性と画像信号のコントラストが一致す
る如く調整される。更にＤ／Ａ出力はバッファ増幅器４
−１２に入力される。４−１２はオフセットバイアスレ
ベル調整回路４−１０により画像信号の基準レベルが液
晶の閾値付近に対応する如く調整して画像信号がデータ
線に出力する。４−６は同期分離回路、４−７はタイミ
ング信号発生回路、４−１３はマトリクス表示部のクロ
ック線を制御する回路で、２−５に対応する。４−１６
は表示マトリクス部であり、構成は図１中２−７に等し
い故、図を省略してある。図３に示す回路例にあっても
図１と同様に、液晶駆動は直流で行なわれている。又、
図３では、マトリクス表示部のデータ線に供給される画
像信号に対し利得制御回路４−９とオフセットバイアス
レベル制御回路４−１０とがあって、信号レベルを液晶
表示体の特性に適合させる事を可能にしている。

【０００６】

【発明が解決しようとする課題】上述のような従来の回
路にあっては、各データ線毎に利得調整するＤ／Ａ変換
器とオフセット調整するバッファ増幅器とを設けて、そ
れぞれを同一の制御信号線によって調整するものであ
る。従って、図３からも明らかな如く、データ線数に等
しい数のＤ／Ａ変換器とバッファー増幅器を必要とし、
データ線駆動回路が極めて複雑となる。更に、各Ｄ／
Ａ、或はバッファーを構成する増幅器は、利得その他の
増幅特性が一致していなければならない。無調整状態で
各増幅器の特性が一致する事は素子製造上不可能に近
く、従って予め、増幅器毎に調整をしなければならな
い。

【０００７】本発明は、係る従来の欠点を改良して、液
晶の表示性能を十分に活かした画像表示装置を提供する
ものである。本発明によれば、文献Ｄｉｓｐｌａｙ ｃ
ｏｎｆ．１９７６ ｐ５１のいわゆるダイナミック駆動
方式に比較してマトリクス走査線数を大幅に増しても、
液晶の表示コントラスト性能を少しも損なわず、又、表
示駆動に要する印加電圧も高くなる事はない。更に、画
面のちらつき（いわゆるフリツカ）が発生することもな
い。又、本発明は液晶を交流駆動するものであるから、
液晶の寿命を長く保つ事が可能であり、酸化還元剤等の
添加物を混入する必要もなくなる。本発明を実施する回
路にあっては、図３に比較し大幅に簡略化され、且つコ
ントラスト、明るさ等の調整についても極めて容易に行
なえるもので、実用性が高く、図３の如きバラツキの要
因を持たない。

【０００８】

【課題を解決するための手段】本発明は、一対の基板間
に液晶が封入され、該基板の一方の基板上には、マトリ
クス状に配列された複数本の走査線と複数本の信号線、
該走査線と該信号線の交点にはスイッチング素子と画素
電極が形成されてなり、フレーム毎に画像表示信号が画
素電極に供給されてなる液晶表示装置において、１フレ
ームの周期内で画素単位若しくは走査線単位で位相を反
転したことを特徴とする。

【０００９】

【実施例】図４は、本発明になる液晶画像表示装置を用
いてテレビジョン受像機を構成した場合の全体図を示す
ブロック図である。図中、５−１はアンテナより入力さ
れる受信電波より所定のチャンネルの周波数を選択する
チューナー部である。５−２は中間周波増幅器から映像
検波に至る回路、５−４は音声中間周波、検波、出力等
の回路、５−５は映像信号より水平、垂直等の各同期信
号を分離する回路である。５−３は本発明に係る映像増
幅回路ブロックで、後段のマトリクス表示部データ信号
ラッチ回路５−８に、液晶表示画像信号を出力する。５
−９はデータ線駆動回路である。５−６、５−７は、同
期信号分離回路５−５の出力を受けてそれぞれ５−８に
データラッチ信号を、５−１０にマトリクス表示部クロ
ック線（横線）駆動用のタイミング信号を供給する。５
−１１は電源で、共通電極５−１３（一点鎖線）に対し
ては後述の共通電極電圧を供給する。５−１２はマトリ
クス型の液晶表示パネルを表わし、その詳細は図５の如
くなる。６−１はゲート駆動回路、６−２はドレイン駆
動回路で、マトリクス表示部の各画素６−３毎に画素電
極の画像信号を選択的に供給するトランジスタが供給さ
れている。各トランジスタの出力が結合する画素の電極
はすべて、液晶を挟む１対の平板の内の片方の平板にあ
り、各電極は、当該電極が配置されている平板上では一
応電気的に分離独立している。液晶を挟む平板の内、上
記平板に対向する平板上には、表示部全体にわたって単
一の共通電極が設けられている。ここで各トランジスタ
の基板電位と各画素毎に設けられているキャパシタの片
側電極電位は共通してＧＮＤ電位に一致しているが、液
晶表示部共通電極電位６−４はＧＮＤ電位でない。図４
の如く、トランジスタ及びキャパシタを各画素毎に構成
した一例について、その部分図を図６、図７に示す。

【００１０】図６は、液晶を挟む１対の平板の内画素毎
に分離されマトリクス配列した電極がある側の平板の断
面図である。図中、７−１はシリコン基板である。７−
２は、７−１とは反対導電型の拡散層であり、７−３は
７−１と同じ導電型の拡散層であり、ストッパー及びキ
ャパシタの電極として働く。又、７−４はゲート酸化膜
であり、その膜厚は４００〜２０００程度である。７−
５はポリシリコンであり、７−５（ａ）はＭＯＳトラン
ジスタのゲート電極、７−５（ｂ）はキャパシタの電極
である。７−６はフィールド酸化膜、７−７は絶縁膜、
７−８はアルミニウム電極である。図６にあっては、各
画素をスイッチングするトランジスタは、シリコンゲー
トＭＯＳトランジスタにて構成されており、又、液晶の
各画素と並列に配置したキャパシタの電極は、シリコン
基板自体とポリシリコン７−５（ｂ）となる。この場
合、シリコン基板はＧＮＤ電位に保持され、図６に示す
如く、キャパシタの片側電極とトランジスタの基板電位
は一致してＧＮＤレベルとなる。

【００１１】図７は、マトリクス状に配置された駆動回
路の平面図を示すもので、図中のＡ−Ａ′断面図が図６
に相当する。図中、８−２から８−８までそれぞれ７−
２から７−８に対応する。又、図７には、図６中のドレ
イン電極７−８（ｂ）は図が複雑にならない様省略して
ある。図７において画素は、二点鎖線で示す領域であ
る。従って液晶に電圧を印加するいわゆる画素電極は、
トランジスタ或いは縦横に走る信号線８−５（ａ）、８
−８（ａ）等と絶縁された形で、図７のパターンの上側
にほぼ二点鎖線の如く配置される事になる。先述した通
り７−１はモノリシックなシリコン結晶基板であるが、
図５の回路を構成する方法は、他にも色々あり、例え
ば、薄膜技術もその一つとして挙げられる。図５におい
て各トランジスタはＭＯＳＦＥＴで構成されているが、
他のスイッチング素子であっても構わない。

【００１２】次に、本発明になる信号の波形の例を図８
に示す。図中、９−１及び９−２は、共に画像信号であ
る。９−６に示す一点鎖線は、液晶マトリクス表示体部
共通電極側電位を示し、液晶の各マトリクス画像電極に
印加される画像信号の電圧極性は、或る周期で反転を繰
り返す。例えば、テレビ放送用画像信号であっては、一
画面の映像信号を１フレームとし、更に１フレームを二
つのフィールドに分離して、各１フィールド毎に画面の
飛び越し走査を行なっている。ここで図８において、例
えば９−１は、第１及び第２フィールドを含めた１フレ
ームの画像信号の内の１水平走査線に相当するものとす
る。そして９−２は、前記１フレーム分の信号に続く次
の１フレーム分の画像信号の内の同じ表示部分に対応す
る画像信号である。９−３は画像サンプリング同期信号
であり、９−４に示す期間がマトリクス表示パネルを横
方向に表示画素１本分を表示する期間に相当する。９−
５はテレビ画像信号の水平帰線期間に相当する。図８縦
軸において、０電位、即ち９−１１を、例えば表示体基
板７−１の電位とし、９−１０を９−１１に対応する表
示体部回路電圧とする。この場合、図５の各画素毎に配
置されるスイッチ用トランジスタは、例えばＰチャンネ
ル型のエンハンスメントＭＯＳＦＥＴで構成できる。９
−１０を基板７−１の電位にとる場合は、前記スイッチ
用トランジスタをＮ型のＭＯＳで構成すればよい。

【００１３】画像信号９−１の振幅は、波線９−７から
波線９−８の間にある。９−７は画像信号の黒、９−８
は白に対応する。信号の直線性については、液晶の印加
電圧と表示コントラストの相関特性によって補正された
増幅器を介在させる事により、原画像信号の直線性が液
晶によって歪められない様にすればよい。画像信号９−
１と９−２を交互に各液晶表示画素電極に印加する目的
は、液晶を交流駆動する事によって表示体寿命を長くす
る事にある。交流信号に変換して液晶を駆動する際、液
晶の交番電圧駆動に伴う表示画像のちらつきが生ずる。
これは印加電圧極性の反転に応じて液晶分子の電気的双
極子の向く方向も変化するからである。ちらつきを減ず
る、或は実効的に無視できる様にする方法として、以下
の方法が考えられる。即ち、眼が応答するよりも速い周
期で、位相を反転させればよい。 （１）フレーム周期で位相を反転し、該フレーム周期を
略３０Ｈｚ或はそれ以上にする。 （２）１フレームの期間内で画素単位若しくは走査線単
位で位相を反転し、実効的反転周期を高くする。

【００１４】更に、上記の応用により様々な方法が考え
られる。テレビ画像をマトリクス表示する場合には、マ
トリクス構成する画像数を、テレビ映像信号の実効的画
素数（或は分解能）より少ない数で実現しようとする場
合がある。この時、例えばテレビ映像信号の１フィール
ド（１／２フレーム）分のマトリクスで液晶画像を構成
すれば、第１フィールドと第２フィールド分の信号をそ
れぞれ位相反転し、同一画素に２フィールド分の信号を
６０Ｈｚの周波数で表示する事が可能となる。画質とし
ての分解能は減ずるが、原画信号の差に伴うちらつきは
液晶自体の応答性能によって打消され、第１フィールド
と第２フィールドの平均的な画像が表示される。更に
（２）の方式であって、画素単位で極性の方向を切り換
え、１フレーム内の画像表示信号が正極性と負極性の両
方の信号となる様に選択し、各画素の交流周期を１フレ
ーム単位とすれば、増幅器の直線性、或は各画素に設け
られたトランジスタのスイッチング特性の直線性が、動
作電圧幅（９−１１から９−１０の範囲）において十分
に得られない場合でも、表示効果の点から見た非直線性
が実効的に無視できる事になる。

【００１５】共通電極電位は、波形９−１と波形９−２
に対して９−６（ａ）と９−６（ｂ）の如く変えて設定
する。即ち、液晶を駆動する信号の極性反転周期で共通
電極電位を９−６（ａ）と９−６（ｂ）の間で交番させ
る。

【００１６】上記の本実施例の効果について以下に詳述
する。図９（ａ）に示す如く、従来の駆動方法は、固定
の共通電極電位Ｖ_c1に対し、映像信号Ｖ_d1をフィールド
毎に極性反転していた為、映像信号用の電源電位として
Ｖ_d1のレベルを必要とし、かつトランジスタのゲート電
位としてＶ_c1のレベルを必要としていた。

【００１７】これに対し、本実施例にあっては、図９
（ｂ）に示す如く共通電極電位をフィールド毎にＶ_c2間
で２レベルの電位でふらせることとしたから、映像信号
Ｖ_d1をフィールド毎に極性反転したとしても、映像信号
用の電源電位は上記Ｖ_d1より半減されたＶ_d2のレベルで
よく、さらに、トランジスタのゲート電位は上記Ｖ_c1よ
り半減されたＶ_c2でよい。

【００１８】又、一般にトランジスタは、図９（ｃ）に
示す如く、寄生容量Ｃ₁、Ｃ₂を有する。このような容量
結合によって以下の様なオフセット電圧△Ｖが液晶電極
に発生する。

【００１９】

【数１】△Ｖ＝Ｖ_C・Ｃ₁／（Ｃ₁＋Ｃ_L） Ｃ_Lは液晶の容量である。

【００２０】この電圧△Ｖは、常に一方向であるから、
液晶に印加される信号は、フィールド毎に見かけ上非対
称となる。この非対称性により、いわゆるフリッカ（ち
らつき）が発生する。オフセット電圧△Ｖは上式よりゲ
ート電圧Ｖ_Gに依存する為、Ｖ_Gが低ければ低い程、フリ
ッカはめだたなくなる。このような問題に対し、本発明
にあっては、上述した如く、従来に比べゲート電圧を大
幅に低減できる為、このフリッカをめだたなくさせる効
果を得ることができる。以上の如く電位設定及び画像信
号の反転をすれば、液晶表示体部駆動回路の動作電圧、
若しくは電源電圧を液晶駆動に必要な電圧Ｖ_S＋α程度
にして交流駆動を可能とするものである。ここでαの要
素としては、図５駆動回路トランジスタのスレッショル
ド電圧とトランジスタＯＮ時のチャンネル抵抗値があ
る。サンプリング周期内で確実に画像に対応する信号を
書き込む為に、ドレインの信号レベルに対しゲート電圧
レベルをスレッショルド電圧以上にとる必要がある。ゲ
ート電位９−１０に対してドレイン電位が９−８（ａ）
の時と９−８（ｂ）の時では、画像信号書き込みの応答
速度に差が生ずる。この為本発明では、９−６（ａ）又
は９−８（ｂ）に対し９−１０の電位をトランジスタの
スレッショルド電位の２倍以上に設定する事を提案す
る。特に、テレビ映像信号を本発明に係る液晶表示装置
に出力する時、１水平走査信号時間は６３．５μｓｅｃ
であり、この内帰線時間は１０μｓｅｃ程度である。従
って、各画素への書き込み時間は１０μｓｅｃの帰線期
間内に取り、約数μｓｅｃ程度に限定される。従来、例
えば公開特許公報５０−１０９９３Ｆｉｇ．１０に示さ
れる如く、２−４のドレイン駆動回路を並列に２回路設
け、一方の回路にデータをサンプリングしている期間中
に、他方の回路の既にサンプリングされているデータを
画素に書き込ませる方法があった。この場合、書き込み
時間は６３．５μｓｅｃである。

【００２１】本発明にあっては、データサンプリングド
レイン駆動回路６−２は各出力に対して一つのサンプリ
ング回路で済ませる事により、回路を簡略化するもので
ある。この為に前述した如くゲート印加信号電圧を大き
くしてやり、入力画像信号レベルの違いによって書き込
みの際に誤差が生じない事、及び帰線期間内で画素デー
タを正しく書き換えられる様にしてやるものである。ト
ランジスタがＰチャンネル型ＭＯＳの場合、ゲート印加
信号電位若しくは回路電位を、ドレイン信号の最低レベ
ルより更に少なくともトランジスタスレッショルド電圧
の２倍以上低くなる如く設定する。ＮチャネルＭＯＳの
場合は、逆に電位を高く設定する。

【００２２】図１０は、上記説明を実現する回路の一実
施例である。１０−２、１０−３、１０−４は画像信号
増幅器、１０−５、１０−７、１０−８は図５中ブロッ
ク６−２に相当する。１０−６は切換スイッチ回路であ
り、１０−６出力が、図５中６−８の画像信号入力とな
る。

【００２３】以下、動作を説明する。１０−１は原画像
信号入力、１０−２は序段増幅器で、１０−９に増幅率
調整端子がある。１０−３、１０−４は差動増幅器であ
る。１０−３の正極性入力端子と１０−４の負極性入力
端子に、同一の信号即ち、１０−２出力を結合する。１
０−３負極性入力端子と１０−４正極性入力端子とは結
合させて、１０−１０に端子がでている。１０−３及び
１０−４は、増幅器としてほぼ同一の特性が得られる様
に、予め設定されている。１０−１０端子は、液晶によ
る表示画像の明度を調整する為の端子で、可変直流電圧
が印加されている。例えば１０−３、１０−４の各出力
信号は、図８中９−１及び９−２にそれぞれ対応する。
この時、１０−９は９−８と９−７との差分、即ち振
幅、換言すれば表面画像のコントラストを調整する。１
０−１０は９−７と９−６との差分を調整する。１０−
３（１０−４）の利得は適宜設定すればよい。１０−６
はスイッチ回路であり、前述の如く液晶に交流駆動信号
を供給する際に、１０−３及び１０−４の各出力信号を
切り換え、選択的に出力してやる回路である。スイッチ
素子としては、バイポーラ或はＭＯＳ等のトランジスタ
その他各種の方式が考えられるが、図５の如く表示基板
に半導体を用い該半導体基板内部にブロック２−４を収
める場合には、１０−６も同様の構造で作る事が望まし
く、いわゆるトランスミッションゲート等の構成が挙げ
られる。段階の回路１０−７も同様である。１０−５は
各スイッチ素子１０−７を制御する信号を順次、例えば
左から右に発生する回路で、シフトレジスタで構成され
る。１０−８はスイッチによりサンプリングされた画像
サンプリング信号を記憶保持し、各画素電極に分配する
為の回路である。１０−８以降は、駆動部を含めた液晶
マトリクス表示体部、即ち図４に相当する。

【００２４】図１１は、更に別の実施例である。図１１
は、図１０中１０−２、１０−３、１０−４の増幅器の
構成を変えたものである。１１−１と１１−２は振幅が
ほぼ一致し、極性の相反する画像信号である。図中、上
側の増幅回路（トランジスタ１１−３、１１−５）と下
側の増幅回路（トランジスタ１１−１３、１１−１４）
とは、回路の構成及び増幅特性が一致する如く設計され
ている。１１−４、１１−８は増幅系の利得制御使用可
変抵抗であって、液晶表示画像のコントラスト調整をす
る。１１−４、１１−８は波線に示す１１−１０によっ
て連動し、外部から手動で調整できる。１１−７、１１
−９は出力電位レベルを制御する、即ち液晶画像表示の
明度を変える可変抵抗であり、波線１１−１１によって
連動し、外部から手動で調整できる。但し、１１−７と
１１−９とは電位レベルが反対方向に動作し、各々の出
力は図９中９−１と９−２の如くレベル９−６を中心に
対称性が維持される。１１−１２は図１０中１０−６に
相当する画像信号極性切換スイッチ回路である。

【００２５】本発明は、実施例として挙げた回路以外の
構成によっても実現可能である。更に、コントラスト、
明度の調整は、上記の如く手動で制御する事も、又、液
晶の表示度合を基準パターン表示信号レベルに対応させ
て自動的に光検出し、利得或はバイアスレベルを自動制
御する事も当然可能となる。本発明の実施例の説明で
は、図５の如くシリコン基板を液晶を挟む一方の平板に
利用し、且つ、シリコン基板内にトランジスタを構成し
てあるか、他に例えば、多結晶材料による薄膜技術等に
よって、ガラス基板上に各素子を構成する、或はその他
の方法によって実現可能である。図４において、各画素
をスイッチングする為に設けたトランジスタは１個のＭ
ＯＳ型トランジスタであるが、素子の直線性、或は応答
速度、動作電圧等を改良する為に、Ｐ型及びＮ型の２種
類のＭＯＳＦＥＴを相補型に結合してスイッチングを行
なう事もできる。勿論、ＭＯＳＦＥＴ以外の素子で構成
する事も可能である。

【００２６】図４において、液晶各画素と並列にキャパ
シターを配置してあるが、この場合、先に述べた如くキ
ャパシターの両電極は液晶画素電極を完全に並列に結合
されるものではなく、共通電極側電位をそれぞれ別々に
設定してある。これは、図５の構造をとる事によってキ
ャパシターの共通側電極を基板で代用できるからであ
る。この際、液晶画素に印加される画像信号に応じてキ
ャパシターに加わるバイアス電位の極性並びに大きさ
は、液晶画素電極のバイアス電位と異なるが、表示に係
る実効的な電気特性としては、図１に示した場合と同じ
効果を有するものである。

【００２７】本発明に係る表示装置に使用する液晶につ
いては、ＴＮ型液晶を説明しただけであるが、最初に述
べたＤＳＭ、ＧＨ、その他の液晶についても基本的に動
作性能が変わるものではない。

【００２８】

【発明の効果】上述の如く本発明は、一対の基板間に液
晶が封入され、該基板の一方の基板上には共通透明電極
が形成され、該基板の他方の基板上にはマトリクス状に
配列された複数の画素電極が形成され、該画素電極には
スイッチング素子が接続されてなる液晶表示装置におい
て、画像表示信号のフィールド周期と同期して該画素表
示信号の極性を反転し、該極性反転された画像表示信号
を該画素電極に供給する画像表示信号発生手段と、該フ
ィールド周期と同期して反転する２レベルの電圧を発生
し、該反転する２レベル電圧を共通電極信号として該共
通電極に供給する共通信号発生手段とよりなり、該フィ
ールド周期は該画像信号のフレーム周期の１／２以下の
周期であるようにしたから、液晶の表示駆動に要する電
圧を従来の半分以下としたとしても液晶の表示品質を損
なうこともなく良好な表示を得ることができる。又、画
像信号及び共通信号の反転タイミングをフレーム周期の
１／２以下の周期を有するフィールド周期で行なうよう
にしたため、反転による画像のずれや、交番駆動に伴う
画面のちらつきも生ずることもなく、長期に安定した画
像を得ることができる効果を有する。

【図面の簡単な説明】

【図１】従来の表示回路図。

【図２】従来の信号図。

【図３】別の従来の表示回路図。

【図４】本発明の一実施例を示すブロック図。

【図５】本発明になる表示回路図の例。

【図６】表示装置の部分断面図の例。

【図７】図６の平面図。

【図８】本発明の実施例における信号波形図。

【図９】（ａ）〜（ｃ）は、従来の本発明の信号波形比
較図及び模式回路図。

【図１０、図１１】本発明の実施回路図。

【符号の説明】

５−１２ マトリクス表示部 ７−１ シリコン基板 ８−８（ａ） マトリクス表示駆動用データ線 ８−５（ａ） マトリクス表示駆動用クロック線 ８−５（ｂ） キャパシター電極 ３−１、９−１、９−２ 画像信号 １０−２ 画像信号増幅器 １０−３、１０４ 差動増幅器

Claims (2)

【特許請求の範囲】
1. 【請求項１】一対の基板間に液晶が封入され、該基板の
   一方の基板上には、マトリクス状に配列された複数本の
   走査線と複数本の信号線、該走査線と該信号線の交点に
   はスイッチング素子と画素電極が形成されてなり、フレ
   ーム毎に画像表示信号が画素電極に供給されてなる液晶
   表示装置において、１フレームの周期内で画素単位若し
   くは走査線単位で位相を反転したことを特徴とする液晶
   表示装置。
2. 【請求項２】前記画素単位で極性の方向を切り換え、１
   フレーム内の画像表示信号が正極性と負極性の両方の信
   号となるように選択し、各画素の交流周期を１フレーム
   単位とすることを特徴とする請求項１記載の液晶表示装
   置。