JPH06202076A - アクティブマトリクス型液晶表示装置及びその駆動方法 - Google Patents

アクティブマトリクス型液晶表示装置及びその駆動方法

Info

Publication number
JPH06202076A
JPH06202076A JP36100992A JP36100992A JPH06202076A JP H06202076 A JPH06202076 A JP H06202076A JP 36100992 A JP36100992 A JP 36100992A JP 36100992 A JP36100992 A JP 36100992A JP H06202076 A JPH06202076 A JP H06202076A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
signal line
display
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36100992A
Other languages
English (en)
Inventor
Shigeki Kondo
茂樹 近藤
Shigetoshi Sugawa
成利 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP36100992A priority Critical patent/JPH06202076A/ja
Publication of JPH06202076A publication Critical patent/JPH06202076A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】 表示信号線の電圧変化による画素への影響を
抑えて表示特性を向上させる。 【構成】 各表示信号線にトランジスタを介してリセッ
ト信号線を接続し、該トランジスタのゲート電極を水平
シフトレジスタに設けたダミー出力線に接続し、各表示
信号線に映像信号がそれぞれ転送された後、ダミー出力
線より出力されたサンプリング信号により上記トランジ
スタのゲートをオンし、表示信号線の電位をリセットす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の画素を縦横に配
列し、各画素毎にスイッチング素子を配してアクティブ
マトリクス駆動する液晶表示装置に関する発明である。
【0002】
【従来の技術】近年高精細な画像表示を目的とし、膨大
な数の画素を高周波数で駆動する手段としてアクティブ
マトリクス型の駆動方法が知られている。この方式は、
各画素毎にスイッチング素子、例えばトランジスタを配
し、ドレイン電極を各画素の画素電極に接続し、各列毎
にソース電極を、各行毎にゲート電極を共通に接続し、
1走査線ずつ選択して順次ゲート電極をオンし、同時に
各表示信号線に映像信号を入力し、選択された走査線に
接続されたトランジスタを介して画素電極に映像信号を
入力して表示を行なう方式である。
【0003】図3に従来のアクティブマトリクス型の液
晶表示装置の回路図を示す。図中1は走査信号線、2は
表示信号線、3は画素のスイッチングを行なう薄膜トラ
ンジスタ(以下「TFT」と記す)、4は液晶、5は垂
直シフトレジスタ、6’は水平シフトレジスタ、7はT
FT、8は映像信号線である。
【0004】図3の回路において、表示信号線2に接続
されたTFT7のゲート電極が順次水平シフトレジスタ
6’でオンされ、映像信号線8を通じて送られる映像信
号が順次各表示信号線2を介して各画素に転送される。
一方垂直シフトレジスタ5は1走査期間に1走査信号線
1を選択して該走査信号線1に接続されたTFT3のゲ
ート線をオンし、転送されてきた映像信号を画素電極に
入力され、次の信号が入力されるまで、各液晶セルに液
晶容量CLCとして保持される。この1水平走査を順次
走査線毎に行ない、1画面の表示を行なう。
【0005】
【発明が解決しようとする課題】液晶容量として保持さ
れた電圧は、各液晶セルに映像信号VLC(t)を転送
する表示信号線2の電圧変化により変動するという問題
が有った。各画素電極と表示信号線2との間の寄生容量
をCDS、表示信号線2の電圧変化(映像信号電圧)を
ΔVS とすると、液晶電圧の変動ΔVLCは次式で表
わされる。
【0006】
【数1】 上記電圧変化ΔVLCは、ある画素に着目すると、その
画素に信号電圧が印加さえ、液晶セルにある電荷が充電
されたとしても、同一の表示信号線により映像信号が他
の走査信号線に接続された画素に転送されると、上述の
数1式に従ってその画素の信号電荷が変化することにな
る。TN型液晶は実効駆動電圧で、強誘電性液晶は閾値
電圧により、それぞれ透過状態が決定する。従って、上
記の様な画素の電荷の変動は、所望の液晶の透過状態を
得られないことになる。
【0007】上記TN液晶を用いた場合について更に説
明する。例えば、1フレーム毎にその信号電圧の極性を
変えて信号を印加する場合であるが、(液晶にDC成分
の印加されるのを防止する)液晶自身は、AC電圧成分
に対応して動作するのである。従って、実効電圧Vrms
は、2フレーム分の時間をtF,液晶に転送される信号
電圧をVLC(t)とすると、
【0008】
【数2】 で表される。
【0009】しかしながら、あるラインの画素映像信号
は、上述数1式により、ΔVLC2だけ信号レベルが変化
し、その結果、上記数2式で示した実効電圧Vrmsが変
化し、もはや黒レベルを維持できなくなる。すなわち上
記数2式は、
【0010】
【数3】 のように変化してしまい、実効電圧が変化する。
【0011】いずれにしても、その結果、本来のレベル
を表示していなければいけないあるラインの表示レベル
は、上記数1式に従う電圧変化により別の信号レベルま
で徐々に変化し、もはや、本来のレベルを維持できなく
なってしまう。
【0012】また、このような電圧変化は、一般のテレ
ビ映像信号の様にその信号レベルがリニアに変化する場
合には更に複雑になる。しかも、変動する方向が、表示
信号が入力された画素の信号レベルに近づく方向である
ことから、画素間、或いは走査信号線間の映像ににじみ
が発生し、映像の境界が不明瞭になってくる。このにじ
みは、画面上では、縦縞のスミアとして現れ、画質を著
しく損ねる結果となる。
【0013】更に、画素サイズが小さくなり表示装置が
高精細になる程、その電圧変化が無視できなくなる。こ
れは画素サイズが小さくなることにより、表示信号線と
各画素電極間の寄生容量CDSが液晶容量CLCの減少
分ほど小さくならないために、液晶容量CLCが小さく
なった分、寄生容量CDSの影響が大きくなるためであ
る。
【0014】上記の様な電圧変化ΔVLCを0にするに
は、CDSを0にすることが先ず考えられるが、基本的
に図3に示した様な回路構成においては0にすることは
不可能である。次に、表示信号線の電圧変化そのものを
小さくすることが考えられるが、そのためには、全容量
に対する表示信号線の寄生容量CS の割合を小さくす
ることが必要である。しかしながら、表示信号線の寄生
容量そのものは、配線の幅を狭くすることである程度小
さくなるものの、液晶側の容量CDS、CLCに比べる
とはるかに大きい。また、CDSも画素部の構成や大き
さが決まればある程度決定されるので、この容量を大き
くすることも不可能である。
【0015】そこでさらに、液晶容量CLCを大きくす
る方向が考えられる。このために、現存のTN型液晶セ
ル構成に見られる様に液晶容量CLCと並列にCLCに
比べ容量の大きな補助容量を形成することが考えられ
る。しかしながら、上記したように、液晶容量CLCと
寄生容量CS の差が大き過ぎるために、その影響を無
くすためには、同程度或いはそれ以上の補助容量を付加
する必要があり、画素部への表示信号転送の負荷が増大
することになる。画素数が増加し、1走査信号線当たり
にかけられる時間が短くなると、いたずらに負荷容量を
大きく形成することはできなくなる。
【0016】即ち、今後、急速に普及すると考えられる
ハイビジョン用ディスプレイの様に、高精細且つ高速の
駆動が要求されるものについて、前記電圧変化ΔVLC
の問題がますます顕著に現れてくるものと考えられる。
【0017】更に言えば、表示部の画素数を、垂直走査
線450本×水平走査線(表示信号線)600本とした
場合、この水平画素数を持った表示パネルをNTSC信
号で走査した場合、1水平画素(実際には各表示信号線
に寄生する寄生容量)への充電にかけられる時間は、約
90[nsec.]しかない。この時間内に映像入力信
号電荷を表示信号線寄生容量に蓄積する必要がある。蓄
積すべき信号電荷は、パネルとしての表示性能、とりわ
け、階調数をどの程度要求されるかによって決まってく
る。すなわち、表示すべき階調数の1階調分に相当する
信号電圧以上の信号電圧の転送とりこぼしがあると、そ
のパネルの階調特性はもはや維持できなくなる。今後液
晶表示パネルの分野においても、ますます高階調性が要
求されてくるものと思われる。液晶の駆動電圧振幅自体
は、大きく変化しないと思われるので、その場合、1階
調を識別するための信号電圧は、ますます小さくなる。
例えば、液晶の駆動電圧振幅を±5[V]とした場合、
その液晶の電圧−透過率曲線の変化を考慮した場合、表
示階調数を64階調程度実現するためには、20〜30
[mV]前後の信号電圧の差を読み取らなければならな
い。
【0018】例えば、スイッチングするトランジスタを
全てP型MOSのみで構成した場合について考える。入
力される信号の振幅は、3〜13[V]である。この場
合、液晶セルの対向電極の電位は、ほぼ8[V]に設定
した。信号を転送するスイッチングトランジスタを駆動
するゲートパルスの駆動振幅は、0〜15[V]とし
た。
【0019】ここで、表示信号線寄生容量のリセット電
圧を、3[V」、及び8[V]に設定したところ、図4
に示したように、特に、入力信号が小さい場合、リセッ
ト電圧によって表示信号線寄生容量への充電率に差が生
じた。これは先述したように、リセット電圧の違いによ
り、表示信号線寄生容量側が、トランジスタのドレイン
として作用するか、ソースとして作用するかによると考
えられる。
【0020】以上の検討の結果、本発明者等は、高画
質、高階調の液晶表示パネルを実現するための手段とし
て、本発明を得るに至ったのである。本発明の目的は、
上記従来技術の問題点に鑑み、表示信号線の電圧変化の
影響による表示特性の低下を防止し、高精細で且つ高速
駆動を実現する表示装置、及びその駆動方法を提供する
ことにある。
【0021】
【課題を解決するための手段】本発明の第1は、各画素
毎のスイッチング素子に薄膜トランジスタを用いたアク
ティブマトリクス型液晶表示装置であって、表示信号線
がトランジスタを介してリセット信号線に接続され、映
像信号のサンプリングを行なう水平シフトレジスタが表
示信号線以外に上記サンプリング信号を出力するダミー
出力線を有し、該ダミー出力線に出力されたサンプリン
グ信号により上記リセット信号線に接続されたトランジ
スタがオンされることを特徴とするアクティブマトリク
ス型液晶表示装置である。
【0022】また本発明の第2は、上記液晶表示装置の
駆動方法であって、一水平走査期間の走査期間に水平シ
フトレジスタにより順次映像信号のサンプリングを行な
って映像信号を表示信号線に転送し、続くブランキング
期間に、水平シフトレジスタに設けたダミー出力線にサ
ンプリング信号を出力してリセット信号線に接続された
トランジスタをオンし、全表示信号線にリセット信号を
入力して電位を一定値に保持することを特徴とするアク
ティブマトリクス型液晶表示装置の駆動方法である。
【0023】
【作用】本発明の構成によると、ブランキング期間を利
用して表示信号線を可能な限り一定電位に保持する(リ
セット)ことにより、上記した電圧変化による変動を抑
える、或いは影響の程度を一定にすることで目立たなく
することができる。また、本発明の構成において、表示
信号線のリセット電位を最適化することで、映像入力信
号の画素容量への転送能力を、トランジスタ等を著しく
大きくする等の特別な工夫をすることなく向上させるこ
とができ、表示階調性能を向上させることができる。ま
た、本発明の液晶表示装置において、この表示信号線を
リセットする手段として、従来の映像信号のサンプリン
グを行なっていた水平シフトレジスタに、余分にダミー
出力線を設け、全く同じ出力を行ない、表示信号線に接
続されたトランジスタの代わりに、リセット信号線に接
続されたトランジスタをオンし、リセット信号を表示信
号線に転送する。従って、回路の構成上、リセット信号
線の配線と、トランジスタ、及び水平シフトレジスタに
ダミー出力線を余分に構成するだけで良く、製造上の大
きな設計変更や、歩留の低下などの心配がない。
【0024】
【実施例】図1に本発明の液晶表示装置の一実施態様の
回路図、及び図2にそのタイミングチャートを示す。
【0025】図中、1は走査信号線、2は表示信号線、
3はTFT、4は液晶、5は垂直シフトレジスタ、6は
水平シフトレジスタで6aは映像信号用シフトレジス
タ、6bはリセット用シフトレジスタ、7及び10はT
FT、8は映像信号線、9はリセット信号線、11はダ
ミー出力線である。
【0026】本発明の特徴は、各表示信号線2がTFT
10を介してリセット信号線9に接続され、しかも上記
TFT10のゲート電極は共通に接続されて水平シフト
レジスタ6のリセット用シフトレジスタ6bに設けたダ
ミー出力線11に接続されている構成にある。
【0027】本実施例において、1水平走査期間の内の
走査期間に、映像信号線8を通じて送られた映像信号が
水平シフトレジスタ6により順次サンプリングされ(T
FT7が順次オンされて)、各表示信号線2に映像信号
が点順次方式で転送されるところまでは、従来の液晶表
示装置と同じである。
【0028】次に本実施例においては、残りのブランキ
ング期間を利用して、水平シフトレジスタ6が上記映像
信号のサンプリングを行なう映像用シフトレジスタ6a
の他に全く同じ構成で、映像信号のサンプリングと同じ
作動をするリセット用シフトレジスタを有し、そのダミ
ー出力線を通じてリセット信号線9と各表示信号線2の
間に介在するTFT10を全てオンし、リセット信号V
R を表示信号線2に転送して電位を一定に保持する。
【0029】図2に示したタイミングチャートからも明
らかな様に、水平シフトレジスタからの出力は均一であ
る。図2ではダミー出力線は3本示してあるが、少なく
とも1本あればリセットを行なうことができる。また、
水平シフトレジスタは便宜上、映像用6aとリセット用
6bとに区別しているが、構成及び作動状態は全く同じ
であり、出力線に順次サンプリング信号が出力されてゆ
くため、複数のサンプリングが同期する、即ち映像信号
のサンプリングとリセット信号のサンプリングが同時行
なわれて誤表示する心配が全く無い。言い換えれば、映
像用シフトレジスタ6aとリセット用シフトレジスタ6
bとのタイミングをはかる必要が無い。 (実施例1)本発明の一実施例として、画素数460×
600(R+G+B)の液晶パネルを作成し、NTSC
映像信号を用い映像表示を行った。
【0030】リセット電圧を8[V]として実際にアク
ティブマトリクス液晶表示素子を駆動したところ、縦方
向の画像のスミアは全く観察されなかった。ちなみに、
この時の液晶素子の駆動条件は、駆動電圧3〜13
[V]、液晶セルの対向電極電位を8[V]、1フレー
ム毎に信号電圧の極性を反転させるフレーム反転駆動方
法をとった。また、映像入力信号は、上記数式に基づ
き、あらかじめ補正をかけて入力した。 (実施例2)本発明の第2の実施例として、画素数46
0×600(R+G+B)の液晶パネルを作成し、NT
SC映像信号を用い映像表示を行った。
【0031】リセット電圧を8[V]として実際にアク
ティブマトリクス液晶表示素子を駆動したところ、縦方
向の画像のスミアは全く観察されなかった。ちなみに、
この時の液晶素子の駆動条件は、駆動電圧±8〜0
[V]、液晶セルの対向電極電位を0[V]、1フレー
ム及び1水平走査期間毎に信号電圧の極性を反転させる
フレーム&1H反転駆動方法をとった。また、映像入力
信号は、上記数3式に基づく補正は特にかけていなかっ
たが、駆動電圧の振幅が大きくなる他は、実施例1と大
きな差は認められなかった。 (実施例3)本発明の第3の実施例として、画素数46
0×600(R+G+B)の液晶パネルを作成し、NT
SC映像信号を用い映像表示を行った。
【0032】リセット電圧を6[V]として実際にアク
ティブマトリクス液晶表示素子を駆動したところ、縦方
向の画像のスミアは全く観察されなかった。ちなみに、
この時の液晶素子の駆動条件は、駆動電圧±8〜0
[V]、液晶セルの対向電極電位を0[V]、1フレー
ム及び1水平走査期間毎に信号電圧の極性を反転させる
フレーム&1H反転駆動方法をとった。また、映像入力
信号は、上記数3式に基づく補正は特にかけていなかっ
たが、駆動電圧の振幅が大きくなる他は、実施例1と大
きな差は認められなかった。
【0033】また、特に液晶材料として、TN(Twi
sted Nematic)液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にDC
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後に完全に動作しなくなってしまう
現象が生じるそこで、本実施例において、リセット電圧
を6[V]とした理由は、映像入力信号に上記数3式に
基づいた補正をかけていないため、どうしてもDC成分
を除去することができないため、そのDC成分をキャン
セルするために実際に液晶セルにかかる実効電圧を計算
し、DC成分を極小にする電圧として設定した。 (実施例4)映像信号を各表示信号線寄生容量及び画素
容量に転送するトランジスタのサイズはW/L=50/
2[μm](W;ゲート幅、L;ゲート長)、チャネル
タイプ、P型MOSである。
【0034】本実施例では、トランジスタを形成する活
性層として、絶縁層上の単結晶シリコン層(SOI層)
を用いた。このような基板の製法としては、ガラス基板
上に堆積した非晶質シリコンや多結晶シリコン膜をエネ
ルギービームにより再結晶化したものや、絶縁膜上に単
結晶シリコンウェハーを貼りあわせた基板などを用いる
ことができる。特に後者は、良質の単結晶SOI層を得
る手段として有効であり、本実施例においても、この方
法で作成した基板を用いた。
【0035】入力するビデオ信号振幅は、3〜13
[V]、液晶の対向電極の電圧は、8[V]、スイッチ
ングトランジスタを駆動するためのシフトレジスタの駆
動電圧振幅は0〜15[V]とした。
【0036】また、表示信号線のリセット電圧は3
[V]に設定した。
【0037】また、液晶の表示は、ノーマリーホワイト
(入力信号がないスタンバイ状態で白表示)表示とし
た。
【0038】本実施例において作成した液晶表示パネル
においては、縦縞のスミアは全く観察されなかった。
【0039】また、この結果、特に映像入力信号が低い
場合、すなわち、表示としては黒表示に近いところでの
階調性が向上し、入力ビデオ信号全体として、60階調
の液晶表示パネルが実現できた。
【0040】これは、入力ビデオ信号が低い場合におい
て、表示信号線寄生容量への充電が充分行われたためと
考えられる。
【0041】また、特に液晶材料として、TN(Twi
sted Nematic)液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にDC
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後に完全に動作しなくなってしまう
現象が生じる 本実施例による液晶表示パネルにおいては、フリッカが
著しく現象し、液晶の焼きつきの無い長寿命のパネルが
実現することができた。
【0042】これは、対向電極の中心電圧に対して、特
に、負側の(入力信号の低いレベル)の映像入力信号の
転送能力が向上し、正負の信号のバランスがよりとれる
ようになったためであると考えられる。
【0043】
【発明の効果】以上説明した様に、本発明の液晶表示装
置及びその駆動方法によると、表示信号線の電圧変化が
防止され、その影響が抑制されるために、縦縞のスミア
等の表示問題が解決した高品質の画像を提供することが
できる。従って、ハイビジョン用ディスプレイ等の高精
細且つ高速駆動の表示装置等の要望にも応えることがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施例の回路図である。
【図2】図1に示した回路図のタイミングチャートであ
る。
【図3】従来の液晶表示装置の回路図である。
【図4】本発明に係る、リセット電圧と表示信号線寄生
容量の充電率との関係を示す図である。
【符号の説明】
1 走査信号線 2 表示信号線 3 TFT 4 液晶 5 垂直シフトレジスタ 6 水平シフトレジスタ 6a 映像用シフトレジスタ 6b リセット用シフトレジスタ 7 TFT 8 映像信号線 9 リセット信号線 10 TFT 11 ダミー出力線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 各画素毎のスイッチング素子に薄膜トラ
    ンジスタを用いたアクティブマトリクス型液晶表示装置
    であって、表示信号線がトランジスタを介してリセット
    信号線に接続され、映像信号のサンプリングを行なう水
    平シフトレジスタが表示信号線以外に上記サンプリング
    信号を出力するダミー出力線を有し、該ダミー出力線に
    出力されたサンプリング信号により上記リセット信号線
    に接続されたトランジスタがオンされることを特徴とす
    るアクティブマトリクス型液晶表示装置。
  2. 【請求項2】 各画素毎のスイッチング素子に薄膜トラ
    ンジスタを用いたアクティブマトリクス型液晶表示装置
    の駆動方法であって、一水平走査期間の走査期間に水平
    シフトレジスタにより順次映像信号のサンプリングを行
    なって映像信号を表示信号線に転送し、続くブランキン
    グ期間に、水平シフトレジスタに設けたダミー出力線に
    サンプリング信号を出力してリセット信号線に接続され
    たトランジスタをオンし、全表示信号線にリセット信号
    を入力して電位を一定値に保持することを特徴とするア
    クティブマトリクス型液晶表示装置の駆動方法。
JP36100992A 1992-12-29 1992-12-29 アクティブマトリクス型液晶表示装置及びその駆動方法 Pending JPH06202076A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36100992A JPH06202076A (ja) 1992-12-29 1992-12-29 アクティブマトリクス型液晶表示装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36100992A JPH06202076A (ja) 1992-12-29 1992-12-29 アクティブマトリクス型液晶表示装置及びその駆動方法

Publications (1)

Publication Number Publication Date
JPH06202076A true JPH06202076A (ja) 1994-07-22

Family

ID=18471808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36100992A Pending JPH06202076A (ja) 1992-12-29 1992-12-29 アクティブマトリクス型液晶表示装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JPH06202076A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214828A (ja) * 1999-01-21 2000-08-04 Fujitsu Ltd 液晶表示装置
US6417847B1 (en) 1998-09-24 2002-07-09 Kabushiki Kaisha Toshiba Flat-panel display device, array substrate, and method for driving flat-panel display device
KR100431626B1 (ko) * 1996-12-31 2004-10-08 삼성전자주식회사 액정표시장치의게이트구동집적회로
US7193601B2 (en) 2002-07-24 2007-03-20 Victor Company Of Japan, Limited Active matrix liquid crystal display
JP2009151328A (ja) * 1999-10-15 2009-07-09 Lg Display Co Ltd 液晶表示装置とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431626B1 (ko) * 1996-12-31 2004-10-08 삼성전자주식회사 액정표시장치의게이트구동집적회로
US6417847B1 (en) 1998-09-24 2002-07-09 Kabushiki Kaisha Toshiba Flat-panel display device, array substrate, and method for driving flat-panel display device
JP2000214828A (ja) * 1999-01-21 2000-08-04 Fujitsu Ltd 液晶表示装置
JP2009151328A (ja) * 1999-10-15 2009-07-09 Lg Display Co Ltd 液晶表示装置とその製造方法
US7193601B2 (en) 2002-07-24 2007-03-20 Victor Company Of Japan, Limited Active matrix liquid crystal display

Similar Documents

Publication Publication Date Title
JP4271414B2 (ja) 画像表示装置および表示駆動方法
CN108319049B (zh) 液晶显示器及液晶显示器驱动方法
US20090085849A1 (en) Fast Overdriving Method of LCD Panel
JPH07181927A (ja) 画像表示装置
CN107665687A (zh) 一种显示设备
JPH06110035A (ja) 液晶表示装置の駆動方法
JP3292520B2 (ja) 液晶表示装置
JPH08137443A (ja) 画像表示装置
JP2001133808A (ja) 液晶表示装置およびその駆動方法
JP4178977B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。
JPH11337975A (ja) 液晶表示装置およびアクティブマトリクス型液晶表示装置およびその駆動方法
KR100751197B1 (ko) 액정표시장치의 게이트 구동회로
JP3090239B2 (ja) 液晶素子の駆動方法および装置
EP2541316A1 (en) Liquid-crystal display device
JP3243583B2 (ja) アクティブマトリクス型液晶表示装置
JP3213072B2 (ja) 液晶表示装置
JPH10221675A (ja) 液晶表示装置及び駆動方法
US8115716B2 (en) Liquid crystal display device and its drive method
JP3548811B2 (ja) アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法
US5703608A (en) Signal processing circuit
JPH1184417A (ja) アクティブマトリックス型液晶表示素子及びその駆動方法
JP3243582B2 (ja) アクティブマトリクス型液晶表示装置
US8441473B2 (en) Method for removing offset between channels of LCD panel
JPS6118755B2 (ja)
JP3476865B2 (ja) 液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010911