JPH06181289A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 高周波領域においても使用され、自由な配置
が可能なインダクタンスを備えた半導体装置を提供す
る。 【構成】 半導体基板１の表面には、ポリイミドなどの
絶縁膜を介して、周辺部分を除いてほぼ全面に接地され
た金属薄膜１０が形成され、その上にやはりポリイミド
膜を介してインダクタンス６が形成されている。金属薄
膜１０の形成されていない周縁部分には、インダクタン
ス６のパッド７、９や金属薄膜１０のパッド１０１が形
成されている。金属薄膜１０が形成されているので、高
周波特性が良く、かつ、インダクタンス６の位置は、金
属薄膜１０の上の任意の場所に形成することができ、設
計上の自由度が大きくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インダクタンスを備
え、高周波特性に優れた半導体装置及びその製造方法に
関するものである。

【０００２】

【従来の技術】ＩＣ、ＬＳＩなどの半導体装置には、イ
ンダクタンス、抵抗、キャパシタなどの受動素子を備え
ている。図２０及び図２１を参照してインダクタンスを
備えた従来の半導体装置について説明する。半導体基板
として、例えば、シリコン半導体基板１３を用い、この
半導体基板１３主面の表面領域にＭＯＳＩＣやバイポ−
ラＩＣなどの集積回路（図示せず）が形成されている。
この半導体基板１３上には、ＳｉＯ₂ などの層間絶縁膜
２が形成されており、その上に、半導体基板１３の内部
に形成されている前記集積回路と電気的に接続された所
定のパタ−ンを有するＡｌもしくはポリシリコンなどの
配線３が形成されている。接続配線３と前記集積回路と
の接続は、配線３を半導体基板１３主面の周辺部に形成
されている電極パッドに接続し、この電極パッドを半導
体基板１３内部の前記集積回路に接続することによって
行われる。この配線３をこの様に電極パッドに接続しな
くとも直接半導体基板１３の素子領域に接続することも
できるし、或いは、この集積回路と接続されている半導
体基板１３上の単層又は多層配線と接続することもでき
る。さらに、この配線３の上にＳｉＯ₂ などの層間絶縁
膜４を施して配線３を被覆する。層間絶縁膜４は、表面
を平坦化し、この上にフォトレジストなどを用いてＡｌ
などからなるプレ−ナ型のインダクタンス６を渦巻き状
に形成する。この渦巻き状のインダクタンス６の中心に
は、端子５が形成されており、この端子５は、層間絶縁
膜４に形成したコンタクト孔４１を介して前記配線３に
接続している。このインダクタンス６は、ＢＰＳＧなど
周知の絶縁膜からなるパッシベ−ション膜（図示せず）
で被覆保護される。前記半導体基板１３は、内部に集積
回路が形成されているが、この半導体基板には、内部回
路は形成しないで、内部に集積回路が形成されている少
なくとも１つの半導体基板を別に用意し、この半導体基
板１３とともに１つのパッケ−ジに封止してマルチチッ
プ型半導体装置とすることも知られている。

【０００３】

【発明が解決しようとする課題】近年半導体装置は、高
周波での使用が多くなっている。前述した従来のインダ
クタンスを含む半導体装置は、高周波領域での使用を考
慮すると渦巻き状のインダクタンスにおける信号の反射
が大きな問題になってきた。これは、特に特性インピ−
ダンスの整合がなされていないことに原因がある。従来
層間絶縁膜にはシリコンの酸化膜が使用されているが、
その誘電率が大きいので配線間の容量が大きくなるとい
う問題もある。配線材料には、通常、Ａｌなどを用いて
いるが、その抵抗が大きく、半導体装置の微細化が進む
に連れて抵抗成分は増加する。したがって、この構造の
半導体装置では、１００ＭＨｚ以上の周波数帯では、Ｑ
ファクタが低下して良好なインダクタンスが形成できな
い。また、インダクタンスの面積の集積回路に占める割
合は、可なり大きくなり、集積回路中に取込む事は困難
であった。本発明は、このような事情によりなされたも
ので、高周波領域においても使用でき、かつ、自由な配
置が可能なプレ−ナ型インダクタンスを備えた半導体装
置を提供することを目的にしている。

【０００４】

【課題を解決するための手段】本発明は、半導体基板上
に形成されたインダクタンスに近接して接地された金属
薄層を形成し、さらに層間絶縁膜の材料に低誘電率材料
を使用することを特徴としている。本発明の半導体装置
は、半導体基板と、前記半導体基板の主面上に形成され
ている第１の絶縁膜と、前記第１の絶縁膜上に形成さ
れ、前記半導体基板主面のほぼ全面を被覆する接地され
た金属薄層と、前記金属薄層を被覆するように前記半導
体基板主面上に形成されている第２の絶縁膜と、前記金
属薄層の上に配置されるように、前記第２の絶縁膜上に
形成されているインダクタンスとを備えていることを第
１の特徴としている。また、半導体基板と、前記半導体
基板の主面上に形成されている第１の絶縁膜と、前記第
１の絶縁膜上に形成されているインダクタンスと、前記
インダクタンスを被覆するように前記第１の絶縁膜上に
形成されている第２の絶縁膜と、前記第２の絶縁膜上に
形成され前記半導体基板主面のほぼ全面を被覆する接地
された金属薄層とを備えていることを第２の特徴として
いる。前記金属薄層とは接続配線によって接続されてい
る金属層がさらに前記インダクタンスと同一平面上に、
これに近接して形成することができる。前記金属薄層上
の絶縁膜の上に金属膜を設け、この金属膜を第１の電
極、前記金属薄層を第２の電極とするキャパシタを形成
することができる。

【０００５】前記インダクタンスには、その両端に形成
した端子とその中間に形成された少なくとも１つの端子
とを備えている事ができる。さらに、半導体基板と、前
記半導体基板が載置されるデバイスホ−ルを有する絶縁
フィルムと、前記絶縁フィルムの第１の主面に形成さ
れ、前記半導体基板と電気的に接続されているインダク
タンスと、前記絶縁フィルムの第１の主面に形成され、
その一端が前記半導体基板の接続電極と接続されている
複数のリ−ドと、前記絶縁フィルムの第２の主面のほぼ
全面に対向し、これと接合している接地された金属薄膜
とを備えていることを第３の特徴としている。そして、
少なくとも１つの半導体基板と、２つ以上の基板載置部
が形成されているリ−ドフレ−ムと、少なくとも１つの
前記基板載置部のほぼ全面に形成されている絶縁膜と、
前記絶縁膜の上に形成されているインダクタンスとを備
え、前記インダクタンスが形成されている前記基板載置
部には半導体基板を載置せず、かつ、この基板載置部は
接地されており、残りの前記基板載置部には前記半導体
基板がそれぞれ載置されていることを第４の特徴として
いる。

【０００６】

【作用】金属薄層が形成されることにより金属配線での
特性インピ−ダンスが正確に５０Ωに設定することが可
能になる。また、ポリイミドなどの低誘電率材料を層間
の絶縁膜に用いることにより配線間容量を大きく低減さ
せることができる。半導体基板のほぼ全面に形成された
接地された金属薄層の存在によって、インダクタンスや
リ−ドもしくはキャパシタンスを形成する際に設計段階
における自由度を十分確保することができる。

【０００７】

【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１及至図６を参照して第１の実施例を説
明する。図１は、半導体装置の平面図、図２は、前図の
Ａ−Ａ′部分の断面図である。図３は、従来例と本発明
の半導体装置の高周波損失における周波数依存性を示す
特性図である。図４乃至図６は、基板の他の例を示す部
分断面図である。基板には、例えば、シリコン半導体基
板１を用い、この上に、例えば、ポリイミドなどからな
る第１の絶縁膜２を形成する。次いで、例えば、Ｃｕか
らなる金属薄層１０をほぼ半導体基板１の全面に、例え
ば、スパッタリングなどにより形成する。この金属薄層
１０は、半導体基板１の周縁部にあり、金属薄膜１０や
後に形成されるインダクタンスなどが他と電気的に接続
するために設けられる接続電極、即ち、電極パッドが形
成される領域には形成されないので、前記半導体基板１
の全面を完全に被覆するものではない。この金属薄層１
０を被覆するように、この上にポリイミドなどからなる
第２の絶縁膜４を形成し、この上にＣｕなどの接続配線
３を形成し、これをポリイミドなどの第３の絶縁膜８で
被覆する。接続配線３の一端は、半導体基板１の周辺部
に露出している電極パッド７と接続している。

【０００８】次いで、パターニングされたフォトレジス
トを利用して絶縁膜８の所定の領域にＲＩＥ(Reactive
Ion Etching)などによりコンタクト孔８１を形成するこ
とにより接続配線３を部分的に露出する。次いで、絶縁
膜８の上に、フォトレジストを利用して、例えば、Ｃｕ
からなるインダクタンス６を渦巻き状に形成する。その
一端は、インダクタンス６のほぼ中心に形成され、コン
タクト孔８１内に形成された端子５を介して接続配線３
の他端に接続されている。インダクタンス６の他端は、
半導体基板１の周辺部に露出している電極パッド９と接
続している。次いで、インダクタンス６を含む半導体基
板１表面を、例えば、ポリイミドのようなパッシベーシ
ョン膜（図示せず）で保護する。図１には、図２に示さ
れている絶縁膜２、４、８の表示は省略している。この
実施例においては、半導体基板１に集積回路を形成しな
い。そして、内部に集積回路が形成されている少なくと
も１つの半導体基板を別に用意し、この半導体基板を前
記半導体基板１とともに１つのパッケージに封止してマ
ルチチップ型半導体装置とする。この半導体装置は、マ
ルチチップ構造をとることによりシステム規模での集積
化が可能である。

【０００９】このインダクタンスが形成された基板１
は、集積回路が形成された素子領域を有する半導体基
板、例えば、シリコン半導体基板に接合され、パッケー
ジングされて１チップの半導体装置として移動型通信装
置などの小型機器に組込むこともできる。前述の様にイ
ンダクタンスが形成され、集積回路が形成されていない
半導体基板上にキャパシタや抵抗などの受動素子を組込
むことができ、この受動素子を組込んだ半導体基板と集
積回路を形成した半導体基板を組合わせて半導体装置を
構成する。その組合わせの仕方には、まず、集積回路を
形成した半導体基板に直接接着剤などを用いて受動素子
の基板を貼付ける方法がある。また、半導体基板と受動
素子の基板とをワイヤボンディングなどの配線で接続す
る組合わせの方法もある。この配線には、ＴＡＢ(Tape
Automated Bonding)テープを用いることができ、リード
フレームを利用して両基板を電気的に接続することがで
きる。金属薄層１０には表面に露出する端子１０１を複
数形成している。その１つは、他の半導体基板に形成さ
れた金属薄層に接続し、他の１つは、接地するＧＮＤ端
子となる。

【００１０】金属薄層は、インダクタンスに入ってくる
高周波信号の反射を防ぐ特性インピーダンスのばらつき
を無くすことができる。図３の特性図に示すように、金
属薄層が形成されない場合、−３．０ｄＢが特性の良否
を決める基準線とすると、周波数が約０．１〜３ＧＨｚ
程度のときは特性が良いが、この範囲を外れると損失が
大きくなって使用が困難になる。これに対し、この金属
薄層を設けることによって１０．０ＧＨｚ以上まで使用
が可能になる。この様にインダクタンスは、金属薄層の
上に形成することにより特性インピーダンスが整合し、
インダクタンスを通過する高周波の信号の反射および損
失を低減することができるが、この様な金属薄層の効果
は、金属薄層が、インダクタンスに近接していることに
よって生じるものであり、どの様な形で近接しているか
は、余り関係しない。

【００１１】例えば、図４は、金属薄層がインダクタン
スの下に形成され、この金属薄層から分岐した金属層を
インダクタンスの渦巻き状の間に配置した例である。シ
リコン半導体基板１上にポリイミドの第１の絶縁膜２を
形成し、その上に、周辺部を除いた半導体基板のほぼ全
面に金属薄層１０を形成する。その上にポリイミドの第
２の絶縁膜４を被覆し、その上にインダクタンスの接続
配線３をＣｕなどにより形成する。次いで、この接続配
線３と第２の絶縁膜４の上にポリイミドからなる第３の
絶縁膜８を形成し、その上に渦巻き状のインダクタンス
６を形成する。インダクタンス６の中心部分の先端に端
子５を形成し、この端子は、第３の絶縁膜８に形成した
コンタクト孔を介して接続配線３と接続させる。この第
３の絶縁膜８の上に渦巻き状インダクタンス６の間に配
置されるようにＣｕなどの金属層１０４を任意の形状に
形成し、第２及び第３の絶縁膜４、８に形成したコンタ
クト孔を通してこの金属層１０４と金属薄層１０とを接
続電極１０３で接続する。この半導体基板１の表面は、
ポリイミドのパッシベーション膜（図示せず）で保護す
る。この構造によるとインダクタンス６と金属層１０４
との間の距離ｄ′は図２に示すインダクタンス６と金属
薄層１０との間の半分にすることができ、また、金属薄
層１０とインダクタンス６との間の距離は、特に考慮す
る必要はないので、金属薄層１０の位置を任意に設定す
ることができる。

【００１２】即ち、ｄ′は、ほぼｄ／２にすることがで
きるが、図では、ｄ′の大きさを強調するために誇張し
て狭く描いている。次ぎに、図５を参照して、この実施
例における他の例を説明する。金属薄層がインダクタン
スの上に形成され、この金属薄層から分岐した金属層を
インダクタンスの渦巻き状の間に配置した例である。シ
リコン半導体基板１上にポリイミドの第１の絶縁膜２を
形成し、その上に、Ｃｕなどのインダクタンスの接続配
線３を形成する。その上に、ポリイミドの第２の絶縁膜
４を形成し、この上にＣｕなどからなる渦巻き状インダ
クタンス６及びこの渦巻き状体の間に任意の形状のＣｕ
の金属層１０４を形成する。そして、インダクタンス６
の中心部分の先端に端子５を形成し、この端子は、第２
の絶縁膜４に形成したコンタクト孔を介して接続配線３
と接続させる。次いで、インダクタンス６と金属層１０
４等を被覆するようにポリイミドからなる第３の絶縁膜
８を形成し、その上に、周辺部を除いた半導体基板のほ
ぼ全面に金属薄層１０を形成する。つぎに、第３の絶縁
膜８に形成したコンタクト孔を通して、この金属層１０
４と金属薄層１０とを接続電極により接続する。この半
導体基板１の表面はポリイミドのパッシベーション膜
（図示せず）で保護する。この様に形成した金属薄層か
ら分岐した金属層１０４は、インダクタンスの特性イン
ピーダンスを整合させることができる。

【００１３】したがって、この金属層１０４がインダク
タンス６に近接していれば、金属薄層１０が多少インダ
クタンス６から離れていても作用効果に格別影響は無
い。その結果、この金属薄層が段差のある変化の大きい
所に配置しても特性インピーダンスが変化することはな
い。さらに、図６に示すように、単に図２のインダクタ
ンス６と金属薄層１０の位置を置換えた構造も、本発明
に適用することは可能である。この場合は、両者間の距
離を図２と同じ様にすることが好ましい。この金属薄層
の材料には、Ｃｕに限らず、ＡｕやＡｌなどを用いるこ
とが可能である。層間絶縁膜などの絶縁膜に用いる低誘
電率の材料には、ポリイミド以外にエポキシ樹脂などが
ある。インダクタンス６と金属薄層１０との距離ｄは、
大体数μｍ〜数１０μｍが適当である。特に、ポリイミ
ドを金属薄層とインダクタンスとの間の絶縁膜厚は、ポ
リイミドなら１〜１０μｍ程度であり、ＳｉＯ₂ 膜なら
１０〜５０μｍ程度が適当である。

【００１４】次に、図７乃至図１１を参照して第２の実
施例について説明する。図７は、表面にインダクタンス
およびキャパシタタンスが形成されている半導体基板の
平面図、図８は、図７と同じ平面図であり、領域Ｓ1 、
Ｓ2 をさらに加えている。図９は、領域Ｓ1 のインダク
タンス形成領域の部分平面図、図１０は、領域Ｓ2 のキ
ャパシタ領域の部分平面図、図１１は、図７のＢ−Ｂ′
部分の断面図である。半導体基板１の上にポリイミドな
どの低誘電率を有する第１の層間絶縁膜２が被覆されて
いる。この第１の層間絶縁膜２の上にＣｕなどの金属薄
層１０が半導体基板１の周辺部を除いて、ほぼ全面に、
例えば、真空蒸着などにより、形成される。この金属薄
層１０は、ＧＮＤ端子となる少なくとも１つの電極パッ
ド１０１およびキャパシタの引出し電極に用いられる少
なくとも１つの電極パッド１０２が半導体基板１の周辺
部に形成されている。金属薄層１０は、ポリイミドなど
の低誘電率材料の第２の層間絶縁膜４により被覆され
る。この第２の層間絶縁膜４の上にフォトレジストを用
いたエッチング処理により、インダクタンスの接続配線
３を形成し、この一端は、渦巻き状インダクタンスの中
心部が形成される予定の領域に形成し、他端は、半導体
基板１周辺部に引き出し、そこに外部端子となる電極パ
ッド７を形成する。この第２の層間絶縁膜４上には、さ
らに、他の接続配線３１、３２を形成する。

【００１５】それらの一端は渦巻き状インダクタンスが
形成される予定の領域に形成し、他端は半導体基板１周
辺部に引き出し、そこに外部端子となる電極パッド９
１、９２をそれぞれ形成する。第２の層間絶縁膜４の上
にこれら接続配線を被覆するようにポリイミドなどの低
誘電率材料の第３の層間絶縁膜８が形成される。この層
間絶縁膜８の上にＣｕなどの低抵抗材料からなる渦巻き
状のインダクタンス６を１対形成する。この層間絶縁膜
８に異方性エッチングなどによりコンタクト孔を形成し
て層間絶縁膜８の下の接続配線３の一端部分を露出さ
せ、インダクタンス６と接続配線３とをインダクタンス
６の端子５によりコンタクト孔を通して接続する（この
コンタクト部分は図２と同じ構造になっている）。同様
に、第３の層間絶縁膜８の他の部分にもコンタクト孔を
形成して接続配線３１、３２のそれぞれ一端を露出さ
せ、インダクタンス６の任意の箇所と接続配線３１、３
２とをこれらコンタクト孔に形成した端子５１、５２に
よりそれぞれ接続する。接続配線をインダクタンスに接
続してから半導体基板１表面をＢＰＳＧなどのパッシベ
ーション絶縁膜（図示せず）で被覆保護する。金属薄層
１０の表面とインダクタンス６が形成されている第３の
層間絶縁膜８の表面との間の距離ｄ、即ち、インダクタ
ンス／金属薄層間は、この実施例では、層間絶縁膜４、
８にポリイミドを用いているので、約１μｍ〜１０μｍ
にしている。

【００１６】この様にインダクタンスは、金属薄層の上
に形成することにより特性インピーダンスが整合し、イ
ンダクタンスを通過する高周波の信号の反射を低減する
ことができる。また、半導体基板のほぼ全面に金属薄層
を形成するので、半導体基板上に形成されるインダクタ
ンスの位置の自由度が増大する。さらに、この実施例で
は、インダクタンス６の両端の電極パッド９と端子５以
外に、インダクタンス６の金属配線パターンの途中で幾
つかの端子５１、５２を形成している。この実施例で
は、２個の端子を形成しているが、端子数は、任意であ
り必要な数だけ設けることができる。これらの金属配線
パターンの途中に設けられている端子は、前記電極パッ
ド９と同じ役割を果たすもので、電極パッド９を含めた
これらの端子の任意の１つとインダクタンス６の中心に
形成された端子５との間でインダクタンスを構成してい
る。そして、前記任意の１つの端子を選択することによ
り、構成されるインダクタンスの特性を任意に決定する
ことができる。

【００１７】次ぎに、図１０及び図１１を参照してこの
実施例のキャパシタを説明する。本発明に用いるＣｕな
どからなる金属薄層１０は、キャパシタの一方の電極に
用いることができる。金属薄層１０には、キャパシタの
引出し電極に用いられる電極パッド１０２が接続されて
おり、この電極パッド１０２は、その表面は露出してい
る。金属薄層１０の上には、ポリイミドなどの第２の絶
縁膜４が形成され、その上にキャパシタの他方の電極と
なるＣｕなどの金属層１１が複数個形成されている。金
属層１１を互いに接続するように、これらの上にＣｕな
どからなる金属配線層１２を形成する。この金属配線層
１２は、半導体基板１の周辺部にまで延在する領域があ
り、この領域に半導体基板１の表面に露出する複数の端
子１２１が形成されている。ここに金属薄層１０と金属
層１１とを対向する電極とし、第２の絶縁膜４を誘電体
とするキャパシタが形成される。以上、インダクタンス
を形成した半導体基板を用いて半導体装置を形成するに
は、この半導体基板自身に集積回路を形成する例、集積
回路が形成されている半導体基板の上に、このインダク
タンスを形成した半導体基板を取付ける例あるいはイン
ダクタンスを形成した半導体基板を含む複数の半導体基
板をリードフレームの半導体基板搭載部上に取付け、こ
れら半導体基板を１つのパッケージに収める例などが挙
げられる。

【００１８】次に、図１２乃至図２０を参照して前記イ
ンダクタンスを形成した半導体基板を他の半導体基板と
組合わせて構成した半導体装置の例を説明する。図１２
は、集積回路などが形成されている半導体基板の上に前
記インダクタンスを形成した半導体装置の断面図であ
る。半導体基板１３には集積回路や抵抗アレーなどを形
成し、その表面は、多層配線などの配線構造が形成され
ており、それらを被覆するようにパッシベーション絶縁
膜が形成されている（図示せず）。この様に表面が処理
された半導体基板１３の表面にＡｌなどのリード配線１
４がスパッタリング法などを用いて形成される。リード
配線表面はＡｕメッキやＳｎメッキが施されている。こ
の半導体基板１３の表面にインダクタンス６を形成した
半導体基板１を絶縁性のエポキシ樹脂などの接着剤で接
合する。そして、半導体基板１の周辺部に形成されたイ
ンダクタンスやキャパシタの電極パッド７、９と半導体
基板１３上のリード配線１４とは、ワイヤボンディング
１５などにより接続されている。金属薄層１０は、半導
体基板１３のＧＮＤ端子に、ワイヤボンディング１４の
１つにより接続されている。図は模式的に描いているの
で、半導体基板１の全面を金属薄膜１０で覆っている
が、実際は、図１などに示すように半導体基板１の周縁
部分にはこの薄膜を形成しない。以下の図面も同様であ
る。

【００１９】図１３は、この半導体基板１３上のリード
配線１４と半導体基板１とが半導体基板１上の電極パッ
ド７、９に形成したＡｕバンプなどを介して接続される
半導体装置の断面図である。半導体基板１表面の金属薄
層１０の端子１０１にもバンプを取付けて前記リード配
線１４のうちの接地リード配線に接続する。図１４は、
半導体基板１をＴＡＢ（Tape Automated Bonding) テー
プに装着してＴＡＢテープの絶縁フィルム１６に取付け
たリード１７を半導体基板１３のリード配線１４に半田
接続した半導体装置の断面図である。このインダクタン
スやキャパシタが形成された半導体基板１は、数多くの
リードを用いないのでＴＡＢテープを用いるには効率的
ではない。半導体基板１表面の金属薄層１０の端子にも
リード１７を接続し、このリード１７を介して前記リー
ド配線１４のうちの接地リード配線に端子を接続する。
半導体基板１表面は、例えば、モールド樹脂２５などで
被覆されている。

【００２０】図１５は、インダクタンスをＴＡＢテープ
に搭載した半導体装置の平面図、図１６は、その部分断
面図である。この実施例では、ＴＡＢテープの絶縁フィ
ルム１６にリード１７とともにインダクタンス６を形成
する。通常ＴＡＢテープを形成する方法に従い、ポリイ
ミドフィルム１６にＣｕ箔を貼着し、これを選択エッチ
ングしてインダクタンスおよびリード１７を同じ工程で
形成する。外部回路に接続するインダクタンスの一端に
は、分岐点がインダクタンスの前記一端近傍に設けられ
ている分岐部に接続配線３１、３２が形成されていて、
それらの端部はやはり外部回路に接続されるようになっ
ている。インダクタンス６の他端は、Ｃｕなどの接続配
線３に接続され、この接続配線３は、ＴＡＢテープのデ
バイスホール１９に突出していて、デバイスホール１９
内に搭載される半導体基板１３の周辺部に形成された接
続電極に接続される。このＴＡＢテープは、不要部分を
接続除去してから、リード１７及び分岐部の接続配線３
１、３２とインダクタンスコイルの前記一端を回路基板
の回路パターンに接続する。金属薄膜１０をＴＡＢテー
プに取付けるには、接続配線３、３１、３２を形成した
第１の絶縁フィルム１６の裏側にＣｕ箔などの金属薄層
１０を貼付けた第２の絶縁フィルム２１を貼付ける。こ
の時金属薄層は、ポリイミドフィルム１６のほぼ全域
（送り孔の部分などの周辺部分を含めても良いし、開口
部で囲まれた部分だけに張り付けても良い）覆うように
貼付けると、リードに対する高周波特性も改善させるこ
とができる（図１６）。

【００２１】図１７に、デバイスホールが２つ形成され
たＴＡＢテープ２６の例を示す。ＴＡＢテープのデバイ
スホールの数は、２つ以上でも良く、また、それぞれの
大きさが異なっていても良い。一方のデバイスホール１
９１にはインダクタンスが形成された半導体基板１を搭
載し、他方デバイスホール１９２には集積回路や抵抗ア
レーなどを形成した半導体基板１３を搭載する。この図
に説明したＴＡＢテープ２６のフィルム１６に図１６の
インダクタンスを形成することも可能であり、その構成
は、適宜に組合わせることができる。

【００２２】次ぎに、リードフレームを用いた半導体装
置を説明する。図１８は、その半導体装置の断面図であ
る。Ｃｕなどから構成されたリードフレームの半導体基
板搭載部（以下、ベッド部という）２２には、インダク
タンスが形成された半導体基板１が搭載されており、そ
の他のベッド部２２１、２２２には、集積回路や抵抗ア
レーが形成されている半導体基板１３が搭載されてい
る。半導体基板間及び半導体基板とリードフレームのリ
ード２３の間等これら相互の接続は、ボンディングワイ
ヤ１５を用いて行われる。半導体基板１の金属薄層１０
も、ボンデングワイヤを利用してリードフレームの接地
リード２４と接続される。半導体基板、ベッド部、ボン
ディングワイヤ、リードの一部をエポキシ樹脂などのモ
ールド樹脂２５で被覆する。図１９は、リードフレーム
を用いた他の半導体装置の断面図である。ここではベッ
ド部２２を金属薄層１０として利用したことに特徴があ
る。ベッド部は、接地リードと接続することができれ
ば、シールド作用のある金属薄層として用いることはで
きる。図示のように、ベッド部２２の表面にポリイミド
からなる絶縁膜２を形成し、その上にインダクタンス６
を形成する。ベッド部２２と接地リード２４は、ボンデ
ィングワイヤ１５を介して互いに接続される。

【００２３】ベッド部２２１又は２２２もインダクタン
スを形成した半導体基板１を搭載することが可能であ
る。ベッド部２２と半導体基板１３とは、ボンディング
ワイヤ１５で接続する。リードフレームを用いる場合、
複数のベッド部に搭載された半導体基板を相互に接続す
るために、ＴＡＢテープを利用することもできる。以
上、本発明においては、インダクタンスコイルに金属薄
層を近接させることにより、インダクタンスに入ってく
る信号の反射を防ぐ特性インピーダンス５０Ωを約±１
５％の精度でばらつき無く形成することができるように
なる。さらにインダクタンスの材料にＣｕなどのような
低抵抗の材料にし、層間絶縁膜をポリイミドのような低
誘電率の材料にすれば、インダクタンスの抵抗成分が約
４０％も低下し、容量成分は、約５０％も低下する。さ
らに、１００ＭＨｚ以上での周波数帯でも使用すること
ができる。また、インダクタンスコイルの一端から複数
の端子を取出すようにしているので、半導体装置の対応
の自由度を大きくしている。その上、インダクタンスを
含んだ半導体基板を個別に複数形成し、これらを１つの
半導体装置とするマルチチップ構造を取ることによりシ
ステム規模での集積化が可能になる。この時、インダク
タンスは、シリコン基板上に作成しているために従来の
アッセンブリ工程での対応が可能である。

【００２４】

【発明の効果】基板のほぼ全面に形成した接地した金属
薄層をインダクタンスに近接させることにより、１００
ＭＨｚ以上の周波数帯でも良好な特性を有するインダク
タンスが形成された高周波特性が良く設計上の自由度が
高い半導体装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体基板の部分
平面図。

【図２】図１のＡ−Ａ′部分の部分断面図。

【図３】高周波損失の周波数依存性を示す特性図。

【図４】第１の実施例に係る半導体基板の部分断面図。

【図５】第１の実施例に係る半導体基板の部分断面図。

【図６】第１の実施例に係る半導体基板の部分断面図。

【図７】第２の実施例に係る半導体基板の平面図。

【図８】第２の実施例に係る半導体基板の平面図。

【図９】図８に示された半導体基板の部分平面図。

【図１０】図８に示された半導体基板の部分平面図。

【図１１】図８に示された半導体基板の部分断面図。

【図１２】本発明の半導体装置の断面図。

【図１３】本発明の半導体装置の断面図。

【図１４】本発明の半導体装置の断面図。

【図１５】本発明の半導体装置の平面図。

【図１６】図１４に示された半導体装置の断面図。

【図１７】本発明の半導体装置の平面図。

【図１８】本発明の半導体装置の平面図。

【図１９】本発明の半導体装置の断面図。

【図２０】従来の半導体装置に用いる半導体基板の部分
平面図。

【図２１】図２０の半導体基板の部分断面図。

【符号の説明】

１、１３ 半導体基板 ２、４、８ 絶縁膜 ３、３１、３２ 接続配線 ５、５１、５２ 端子 ６ インダクタンス ７、９、９１、９２、１０１、１０２、１２１ 電極パ
ッド １０ 金属薄層 １１ キャパシタ電極 １２ 金属配線層 １４ リード配線 １５ ボンディングワイヤ １６ ポリイミドフィルム １７、２３ リード １９、１９１、１９２ デバイスホール ２１ 絶縁フィルム ２２、２２１、２２２ ベッド部 ２４ 接地リード ２５ モールド樹脂 ２６ ＴＡＢテープ ４１、８１ コンタクト孔 １０３ 接続電極 １０４ 金属層

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月２９日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図５】

【図１２】

【図１６】

【図３】

【図４】

【図６】

【図７】

【図８】

【図９】

【図１３】

【図１０】

【図１１】

【図１４】

【図１５】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板の主面上に形成されている第１の絶縁膜
   と、 前記第１の絶縁膜上に形成され、前記半導体基板主面の
   ほぼ全面を被覆する接地された金属薄層と、 前記金属薄層を被覆するように前記半導体基板主面上に
   形成されている第２の絶縁膜と、 前記金属薄層の上に配置されるように、前記第２の絶縁
   膜上に形成されているインダクタンスとを備えているこ
   とを特徴とする半導体装置。
2. 【請求項２】 半導体基板と、 前記半導体基板の主面上に形成されている第１の絶縁膜
   と、 前記第１の絶縁膜上に形成されているインダクタンス
   と、 前記インダクタンスを被覆するように前記第１の絶縁膜
   上に形成されている第２の絶縁膜と、 前記第２の絶縁膜上に形成され、前記半導体基板主面の
   ほぼ全面を被覆する接地された金属薄層とを備えている
   ことを特徴とする半導体装置。
3. 【請求項３】 前記金属薄層とは接続配線によって接続
   されている金属層がさらに前記インダクタンスと同一平
   面上にこれに近接して形成されていることを特徴とする
   請求項１又は請求項２に記載の半導体装置。
4. 【請求項４】 前記金属薄層上の絶縁膜の上に金属膜を
   設け、この金属膜を第１の電極、前記金属薄層を第２の
   電極とするキャパシタを形成することを特徴とす請求項
   １に記載の半導体装置。
5. 【請求項５】 前記インダクタンスには、その両端に形
   成した端子とその中間に形成された少なくとも１つの端
   子とを備えていることを特徴とする請求項１乃至請求項
   ４のいずれかに記載の半導体装置。
6. 【請求項６】 半導体基板と、 前記半導体基板が載置されるデバイスホ−ルを有する絶
   縁フィルムと、 前記絶縁フィルムの第１の主面に形成され、前記半導体
   基板と電気的に接続されているインダクタンスと、 前記絶縁フィルムの第１の主面に形成され、その一端が
   前記半導体基板の接続電極と接続されている複数のリ−
   ドと、 前記絶縁フィルムの第２の主面のほぼ全面に対向し、こ
   れと接合している接地された金属薄膜とを備えているこ
   とを特徴とする半導体装置。
7. 【請求項７】 少なくとも１つの半導体基板と、 ２つ以上の基板載置部が形成されているリ−ドフレ−ム
   と、 少なくとも１つの前記基板載置部のほぼ全面に形成され
   ている絶縁膜と、 前記絶縁膜の上に形成されているインダクタンスとを備
   え、 前記インダクタンスが形成されている前記基板載置部に
   は半導体基板を載置せず、かつ、この基板載置部は接地
   されており、残りの前記基板載置部には前記半導体基板
   がそれぞれ載置されていることを特徴とする半導体装
   置。