JPH05211279A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH05211279A
JPH05211279A JP3303671A JP30367191A JPH05211279A JP H05211279 A JPH05211279 A JP H05211279A JP 3303671 A JP3303671 A JP 3303671A JP 30367191 A JP30367191 A JP 30367191A JP H05211279 A JPH05211279 A JP H05211279A
Authority
JP
Japan
Prior art keywords
thin film
pellet
integrated circuit
board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3303671A
Other languages
English (en)
Inventor
Shingo Kawashima
進吾 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3303671A priority Critical patent/JPH05211279A/ja
Publication of JPH05211279A publication Critical patent/JPH05211279A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/728—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked discrete passive device, e.g. resistors, capacitors or inductors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】高周波特性にすぐれかつ高集積度の実装が可能
な混成集積回路を得る。 【構成】半導体ペレット１と薄膜基板２をそれぞれの機
能素子が向合う形で接続し、厚膜多層基板６の上に搭載
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路に関し、特
に、高周波動作且つ高密度実装の必要な混成集積回路に
関する。
【０００２】
【従来の技術】従来の混成集積回路で、高密度実装が必
要なものについては、厚膜多層基板（多層セラミック基
板または多層有機基板）を用いて実装密度をたかめてい
る。また高周波動作の必要なものについては、導体や抵
抗等の受動素子が表面に形成された薄膜基板により対応
しているのが一般的である。
【０００３】このように従来の混成集積回路では、高密
度化への対応基板技術としては、多層厚膜基板が主に用
いられており、また、高周波化に対する基板としては、
薄膜基板が用いられているが、高密度化及び高周波数化
の両者を同時に満たそうとすると、厚膜多層基板では、
配線抵抗が高くなりすぎ高周波動作が難しくなってしま
い、一方薄膜基板では集積度を上げようとすると、実用
的な価格の上限をこえてしまう。
【０００４】従来から、このように点を改良することを
目的として、図３に示すように、厚膜多層基板３上に薄
膜基板２を半導体ペレット１と共に部品として搭載し、
両者の特長を引きだそうとした構造の製品が作られてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に
示した従来の混成集積回路では、厚膜多層基板３と薄膜
基板２の接続のためには、金ワイヤ５やフェースダウン
による半田７により接続を行なっているが、高周波特性
上最も重要な半導体ペレット１との接続には、どうして
も厚膜多層基板３上に形成された厚膜導体８を経由する
ことになり、周波数帯域が１００ＭＨｚをこえる高周波
においては、表皮効果により抵抗値が上るため、要求特
性を満たせなくなることがしばしば発生している。特に
ワイヤボンディングについては、その金ワイヤの形状自
体が特性に大きな影響を与えてしまい、製品の特性がば
らつき、混成集積回路の信頼性や歩留りを低下させると
いう問題点がある。
【０００６】本発明の目的は、高周波動作が可能で且
つ、高密度実装ができる混成集積回路を提供することに
ある。
【０００７】
【課題を解決するための手段】第１の発明の混成集積回
路は、厚膜多層基板上に固着された少くとも能動素子を
有する半導体ペレットと、この半導体ペレット上に固着
された受動素子を有する薄膜基板とを含むものである。
【０００８】第２の発明の混成集積回路は、厚膜多層基
板上に固着された受動素子を有する薄膜基板と、この薄
膜基板上に固着された少くとも能動素子を有する半導体
ペレットとを含むものである。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の断面図である。
【００１０】図１において混成集積回路は、厚膜多層基
板３上に半田等により固着された少くともトランジスタ
等の能動素子を有する半導体ペレット１と、この半導体
ペレット１の上に半田バンプ４により固着された受動素
子を有する薄膜基板２とから主に構成されている。半導
体ペレット１は金ワイヤ５のボンディングによって厚膜
多層基板３上に電気的に接続をされている。薄膜基板２
には半導体ペレット１の電気的機能のうち特に高周波特
性を左右するような抵抗やコンデンサ等の受動素子を基
本的に高周波対応の薄膜パターンで形成してあり、この
薄膜基板２を受動素子が能動素子に向い合うように半田
バンプ４により半導体ペレット１に接続する。このこと
により、機能素子間に不要なインダクタンス等の寄生素
子の生じることなく接続することができる。
【００１１】このように高周波特性の重要な部分につい
て回路構成のできた状態で、半導体ペレット１を厚膜多
層基板３に金ワイヤ５でボンディングにより接続する。
この際、半導体ペレット１の接続を金ワイヤのボンディ
ングでおこなえるのは、重要な高周波特性については既
に薄膜基板２との間で完了しているので、ここでは金ワ
イヤの長さを１ｍｍを越えるようなボンディングを行な
っても特性に影響を与えることはない。また、厚膜多層
基板３として、セラミックの多層基板を用いることによ
り、全体としての高集積化を実現する事が可能となる。
【００１２】図２は本発明の第２の実施例の断面図であ
る。薄膜基板２Ａの上に半田バンプ４による接続で半導
体ペレット１Ａを搭載し、薄膜基板２Ａはさらに薄膜基
板内部に形成したスルーホール６をかいして半田７によ
って厚膜多層基板３上に電気的に接続されている。
【００１３】この第２の実施例は、半導体ペレット１Ａ
の接続は全て薄膜基板２Ａをかいしておこなわれること
になる。従って第１の実施例に比べ、金ワイヤのボンデ
ィングに要する領域だけ厚膜多層基板の面積を少くでき
るため、集積度を向上させることができる。
【００１４】
【発明の効果】以上説明したように本発明は、薄膜基板
と半導体ペレットを半田バンプにより接続した後に、厚
膜多層基板に搭載する構造としたので、高価な薄膜基板
の使用量を少なくできるとともに、半田バンプ接続で高
周波特性の改善を図っているため、従来の薄膜基板のみ
を用いた場合と同等の高周波特性に選ぐれ、かつ厚膜多
層基板をも使用する事によって、高集積化を比較的低価
格で実現する事ができるという効果を有する。従って混
成集積回路の信頼性及び歩留りは向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の断面図。
【図２】本発明の第２の実施例の断面図。
【図３】従来の混成集積回路の一例の断面図。
【符号の説明】
１，１Ａ 半導体ペレット ２，２Ａ 薄膜基板 ３ 厚膜多層基板 ４ 半田バンプ ５ 金ワイヤ ６ スルーホール ７ 半田

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 厚膜多層基板上に固着された少くとも能
    動素子を有する半導体ペレットと、この半導体ペレット
    上に固着された受動素子を有する薄膜基板とを含むこと
    を特徴とする混成集積回路。
  2. 【請求項２】 厚膜多層基板上に固着された受動素子を
    有する薄膜基板と、この薄膜基板上に固着された少くと
    も能動素子を有する半導体ペレットとを含むことを特徴
    とする混成集積回路。
  3. 【請求項３】 能動素子と受動素子とは向い合う形状に
    半導体ペレットと薄膜基板とが固着されている請求項１
    または請求項２記載の混成集積回路。
JP3303671A 1991-11-20 1991-11-20 混成集積回路 Withdrawn JPH05211279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3303671A JPH05211279A (ja) 1991-11-20 1991-11-20 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3303671A JPH05211279A (ja) 1991-11-20 1991-11-20 混成集積回路

Publications (1)

Publication Number Publication Date
JPH05211279A true JPH05211279A (ja) 1993-08-20

Family

ID=17923830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3303671A Withdrawn JPH05211279A (ja) 1991-11-20 1991-11-20 混成集積回路

Country Status (1)

Country Link
JP (1) JPH05211279A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998013873A1 (en) * 1996-09-27 1998-04-02 The Whitaker Corporation Integrated emitter drain bypass capacitor for microwave/rf power device applications
US5883422A (en) * 1996-06-28 1999-03-16 The Whitaker Corporation Reduced parasitic capacitance semiconductor devices
JP2005117038A (ja) * 2003-10-03 2005-04-28 Agilent Technol Inc 集積回路および集積回路アセンブリ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883422A (en) * 1996-06-28 1999-03-16 The Whitaker Corporation Reduced parasitic capacitance semiconductor devices
WO1998013873A1 (en) * 1996-09-27 1998-04-02 The Whitaker Corporation Integrated emitter drain bypass capacitor for microwave/rf power device applications
JP2005117038A (ja) * 2003-10-03 2005-04-28 Agilent Technol Inc 集積回路および集積回路アセンブリ

Similar Documents

Publication Publication Date Title
US20020135049A1 (en) Electronic package with surface-mountable device built therein
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
JPH08222657A (ja) 半導体集積回路装置
US5475565A (en) Power distribution lid for IC package
US6340839B1 (en) Hybrid integrated circuit
KR930002810B1 (ko) 반도체장치
JP2003007910A (ja) 半導体装置
US5811880A (en) Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
JP2001127237A (ja) 高周波モジュール
JP3234666B2 (ja) 半導体集積回路装置
JPH05211279A (ja) 混成集積回路
JPH06181289A (ja) 半導体装置
JP2000004071A (ja) 電子回路ユニット
JP2001352000A (ja) インターポーザを使用した高周波用半導体装置
US5650665A (en) Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate
JP2001148457A (ja) 高周波用半導体装置
JP3742692B2 (ja) ノイズフィルタ
JPH02140969A (ja) 半導体集積回路装置
JPH04296103A (ja) 高周波半導体混成集積回路装置
JP3529323B2 (ja) 高周波ユニット及び高周波ユニットの製造方法
JPH0719148Y2 (ja) マイクロ波回路用パッケージ
JP2003110049A (ja) 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JPS6043022B2 (ja) マイクロ波装置モジュ−ル
JP2541336B2 (ja) 集積回路装置の接続方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204