JPH06181475A - 直交復調回路 - Google Patents
直交復調回路Info
- Publication number
- JPH06181475A JPH06181475A JP4140722A JP14072292A JPH06181475A JP H06181475 A JPH06181475 A JP H06181475A JP 4140722 A JP4140722 A JP 4140722A JP 14072292 A JP14072292 A JP 14072292A JP H06181475 A JPH06181475 A JP H06181475A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- frequency
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 準同期検波方式により直交信号（Ｑ信号）と
同相信号（Ｉ信号）の２つの復調ベースバンド信号を得
る直交復調回路に関し、アンチエイリアシングフィルタ
の回路の簡略化及び周波数差が大きいときの符号誤り率
の低下の防止を目的とする。 【構成】 Ａ／Ｄ変換器１７及び１８は従来よりも高い
サンプリング周波数でＡ／Ｄ変換を行なう。このため、
Ａ／Ｄ変換器１７，１８の入力側のアンチエイリアシン
グフィルタ１５及び１６は従来よりも高いカットオフ周
波数で周波数特性の傾斜が緩やかな特性で済む。
同相信号（Ｉ信号）の２つの復調ベースバンド信号を得
る直交復調回路に関し、アンチエイリアシングフィルタ
の回路の簡略化及び周波数差が大きいときの符号誤り率
の低下の防止を目的とする。 【構成】 Ａ／Ｄ変換器１７及び１８は従来よりも高い
サンプリング周波数でＡ／Ｄ変換を行なう。このため、
Ａ／Ｄ変換器１７，１８の入力側のアンチエイリアシン
グフィルタ１５及び１６は従来よりも高いカットオフ周
波数で周波数特性の傾斜が緩やかな特性で済む。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は直交復調回路に係り、特
に準同期検波方式により直交信号（Ｑ信号）と同相信号
（Ｉ信号）の２つの復調ベースバンド信号を得る直交復
調回路に関する。
に準同期検波方式により直交信号（Ｑ信号）と同相信号
（Ｉ信号）の２つの復調ベースバンド信号を得る直交復
調回路に関する。
【０００２】ディジタル信号の変調方式としては、周波
数偏移変調（ＦＳＫ）方式、位相偏移変調（ＰＳＫ）方
式、直交振幅変調（ＱＡＭ）方式などが用いられる。こ
れは符号誤り率、伝送容量で他の変調方式に比し有利な
ためである。このような変調方式で変調されたディジタ
ル変調波を準同期検波方式で復調する直交復調回路で
は、フィルタの構成などの簡略化が望まれている。
数偏移変調（ＦＳＫ）方式、位相偏移変調（ＰＳＫ）方
式、直交振幅変調（ＱＡＭ）方式などが用いられる。こ
れは符号誤り率、伝送容量で他の変調方式に比し有利な
ためである。このような変調方式で変調されたディジタ
ル変調波を準同期検波方式で復調する直交復調回路で
は、フィルタの構成などの簡略化が望まれている。
【０００３】
【従来の技術】図５は従来の直交復調回路の一例のブロ
ック図を示す。同図中、入力端子１０に入力された例え
ばＱＡＭ方式で変調されたディジタル変調波信号は乗算
器１１及び１２に夫々供給され、ここで発振器１３及び
π/2移相器１４により得られた、互いに直交する位相を
もつ２つの復調用搬送波と乗算される。
ック図を示す。同図中、入力端子１０に入力された例え
ばＱＡＭ方式で変調されたディジタル変調波信号は乗算
器１１及び１２に夫々供給され、ここで発振器１３及び
π/2移相器１４により得られた、互いに直交する位相を
もつ２つの復調用搬送波と乗算される。
【０００４】上記の発振器１３の発振周波数である復調
用搬送波は入力ディジタル変調波信号の搬送波に近い固
定周波数であり、乗算器１１及び１２よりそれらの差の
周波数の、２つのアナログベースバンド信号が復調信号
として取り出される。一旦復調して得られた上記のアナ
ログベースバンド信号は、アナログ回路の低域フィルタ
４１，４２を通してＡ／Ｄ変換器４３，４４へ供給され
てアナログ・ディジタル変換される。
用搬送波は入力ディジタル変調波信号の搬送波に近い固
定周波数であり、乗算器１１及び１２よりそれらの差の
周波数の、２つのアナログベースバンド信号が復調信号
として取り出される。一旦復調して得られた上記のアナ
ログベースバンド信号は、アナログ回路の低域フィルタ
４１，４２を通してＡ／Ｄ変換器４３，４４へ供給され
てアナログ・ディジタル変換される。
【０００５】低域フィルタ４１及び４２は後続のＡ／Ｄ
変換器４３及び４４のクロック周波数（サンプリング周
波数）ｆS の1/2 倍の周波数を除去するアナログフィル
タ回路で、Ａ／Ｄ変換器４３及び４４の出力ディジタル
信号中に折り返しノイズ（エイリアシングノイズ）が含
まれないようにするために設けられた、所謂アンチエイ
リアシングフィルタと称されるフィルタ回路である。
変換器４３及び４４のクロック周波数（サンプリング周
波数）ｆS の1/2 倍の周波数を除去するアナログフィル
タ回路で、Ａ／Ｄ変換器４３及び４４の出力ディジタル
信号中に折り返しノイズ（エイリアシングノイズ）が含
まれないようにするために設けられた、所謂アンチエイ
リアシングフィルタと称されるフィルタ回路である。
【０００６】Ａ／Ｄ変換器４３，４４より別々に取り出
されたサンプリング周波数ｆS のディジタル信号はディ
ジタル低域フィルタ２３，２４で不要高周波成分が除去
された後位相回転回路２５に供給される。上記のディジ
タル低域フィルタ２３及び２４は入力ディジタル信号に
ロールオフ特性を与えるロールオフフィルタで、Ｉ信号
とＱ信号を夫々出力する。
されたサンプリング周波数ｆS のディジタル信号はディ
ジタル低域フィルタ２３，２４で不要高周波成分が除去
された後位相回転回路２５に供給される。上記のディジ
タル低域フィルタ２３及び２４は入力ディジタル信号に
ロールオフ特性を与えるロールオフフィルタで、Ｉ信号
とＱ信号を夫々出力する。
【０００７】位相回転回路２５はその出力信号を比較器
２６で比較して得た位相誤差信号が、ループフィルタ２
７を通して制御コードとして供給される制御発振器（Ｖ
ＣＯ）２８よりの発振周波数に基づいて、入力Ｉ信号及
びＱ信号の信号空間上での信号点の回転をなくす方向に
位相回転処理して出力端子２９及び３０へＩ信号とＱ信
号の復調信号を出力する。
２６で比較して得た位相誤差信号が、ループフィルタ２
７を通して制御コードとして供給される制御発振器（Ｖ
ＣＯ）２８よりの発振周波数に基づいて、入力Ｉ信号及
びＱ信号の信号空間上での信号点の回転をなくす方向に
位相回転処理して出力端子２９及び３０へＩ信号とＱ信
号の復調信号を出力する。
【０００８】このようにして、搬送波を再生することな
くディジタル変調波信号を復調する準同期検波方式の直
交復調回路は、大規模半導体集積回路（ＬＳＩ）化に適
している。
くディジタル変調波信号を復調する準同期検波方式の直
交復調回路は、大規模半導体集積回路（ＬＳＩ）化に適
している。
【０００９】
【発明が解決しようとする課題】しかるに、上記の従来
の直交復調回路では、準同期検波を行なう際に、入力デ
ィジタル変調波の搬送波と発振器１３の出力発振周波数
との周波数差に応じて乗算器１１，１２の出力ベースバ
ンド信号が位相回転を生じるため、上記の周波数差が大
きいとディジタル低域フィルタ（ロールオフフィルタ）
４５，４６により所要の減衰率が得られず、復調データ
の符号誤り率を劣化させてしまう。
の直交復調回路では、準同期検波を行なう際に、入力デ
ィジタル変調波の搬送波と発振器１３の出力発振周波数
との周波数差に応じて乗算器１１，１２の出力ベースバ
ンド信号が位相回転を生じるため、上記の周波数差が大
きいとディジタル低域フィルタ（ロールオフフィルタ）
４５，４６により所要の減衰率が得られず、復調データ
の符号誤り率を劣化させてしまう。
【００１０】また、アンチエイリアシングフィルタ４１
及び４２はカットオフ周波数ｆS /2がベースバンド信号
の上限周波数に近いために、急峻な傾斜を持つ低域フィ
ルタ特性が必要となり、このためアンチエイリアシング
フィルタ４１及び４２の回路構成が複雑になるという問
題もある。
及び４２はカットオフ周波数ｆS /2がベースバンド信号
の上限周波数に近いために、急峻な傾斜を持つ低域フィ
ルタ特性が必要となり、このためアンチエイリアシング
フィルタ４１及び４２の回路構成が複雑になるという問
題もある。
【００１１】本発明は以上の点に鑑みなされたもので、
ディジタル信号のサンプリング周波数を高く設定するこ
とにより、上記の課題を解決した直交復調回路を提供す
ることを目的とする。
ディジタル信号のサンプリング周波数を高く設定するこ
とにより、上記の課題を解決した直交復調回路を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】本発明の直交復調回路
は、入力ディジタル被変調波信号を準同期検波して得た
第１及び第２のアナログ信号を、高周波成分を除去する
折り返しノイズ除去用のアナログフィルタを通してＡ／
Ｄ変換器によりアナログ・ディジタル変換する。このア
ナログ・ディジタル変換器のサンプリング周波数は既存
の第１のサンプリング周波数よりも高い第２のサンプリ
ング周波数である。
は、入力ディジタル被変調波信号を準同期検波して得た
第１及び第２のアナログ信号を、高周波成分を除去する
折り返しノイズ除去用のアナログフィルタを通してＡ／
Ｄ変換器によりアナログ・ディジタル変換する。このア
ナログ・ディジタル変換器のサンプリング周波数は既存
の第１のサンプリング周波数よりも高い第２のサンプリ
ング周波数である。
【００１３】上記Ａ／Ｄ変換器の出力ディジタル信号は
第１及び第２のディジタルフィルタで高周波成分が除去
された後速度変換回路で第１のサンプリング周波数に変
換され、更に出力回路により位相回転が相殺除去されて
復調データとして出力されるか、又は位相回転手段によ
り位相回転が相殺除去され、ディジタルフィルタにより
高周波成分が除去された後、出力回路により速度変換及
び波形整形されて復調データとして出力される。
第１及び第２のディジタルフィルタで高周波成分が除去
された後速度変換回路で第１のサンプリング周波数に変
換され、更に出力回路により位相回転が相殺除去されて
復調データとして出力されるか、又は位相回転手段によ
り位相回転が相殺除去され、ディジタルフィルタにより
高周波成分が除去された後、出力回路により速度変換及
び波形整形されて復調データとして出力される。
【００１４】
【作用】本発明ではＡ／Ｄ変換器のサンプリング周波数
が既存の第１のサンプリング周波数よりも高いため、Ａ
／Ｄ変換器の入力段に設けられる上記のアナログフィル
タは従来のアナログフィルタよりも傾斜が緩やかな低域
フィルタ特性を有するものを使用することができる。
が既存の第１のサンプリング周波数よりも高いため、Ａ
／Ｄ変換器の入力段に設けられる上記のアナログフィル
タは従来のアナログフィルタよりも傾斜が緩やかな低域
フィルタ特性を有するものを使用することができる。
【００１５】また、Ａ／Ｄ変換器の出力段に設けられた
ディジタルフィルタによって、Ａ／Ｄ変換器の出力ディ
ジタル信号が少なくとも第１のサンプリング周波数の1/
2 倍の周波数以上の高周波成分が除去された後、前記速
度変換回路又は出力回路により速度変換が行なわれてサ
ンプリング周波数が第１のサンプリング周波数に変換さ
れるため、速度変換に伴う折り返しノイズの発生を防止
できると共に従来と同じサンプリング周波数で波形整形
ができる。
ディジタルフィルタによって、Ａ／Ｄ変換器の出力ディ
ジタル信号が少なくとも第１のサンプリング周波数の1/
2 倍の周波数以上の高周波成分が除去された後、前記速
度変換回路又は出力回路により速度変換が行なわれてサ
ンプリング周波数が第１のサンプリング周波数に変換さ
れるため、速度変換に伴う折り返しノイズの発生を防止
できると共に従来と同じサンプリング周波数で波形整形
ができる。
【００１６】また、請求項２記載の発明によれば、位相
回転を除去した後で波形整形フィルタにディジタル信号
を入力することができる。
回転を除去した後で波形整形フィルタにディジタル信号
を入力することができる。
【００１７】
【実施例】図１は本発明の第１実施例のブロック図を示
す。同図中、図５と同一構成部分には同一符号を付し、
その説明を省略する。図１において、乗算器１１，１２
より取り出された準同期検波された第１及び第２のアナ
ログベースバンド信号は、アナログ低域フィルタ１５及
び１６で高周波成分が除去されてからＡ／Ｄ変換器１７
及び１８に夫々供給される。
す。同図中、図５と同一構成部分には同一符号を付し、
その説明を省略する。図１において、乗算器１１，１２
より取り出された準同期検波された第１及び第２のアナ
ログベースバンド信号は、アナログ低域フィルタ１５及
び１６で高周波成分が除去されてからＡ／Ｄ変換器１７
及び１８に夫々供給される。
【００１８】上記のアナログ低域フィルタ１５及び１６
はＡ／Ｄ変換器１７及び１８のサンプリング周波数が既
存のサンプリング周波数ｆS より高い周波数の、例えば
２ｆ S に設定されているため、Ａ／Ｄ変換器１７及び１
８の出力ディジタル信号中に折返しノイズが含まれない
ようにするために、設定されたアンチエイリアシングフ
ィルタである。
はＡ／Ｄ変換器１７及び１８のサンプリング周波数が既
存のサンプリング周波数ｆS より高い周波数の、例えば
２ｆ S に設定されているため、Ａ／Ｄ変換器１７及び１
８の出力ディジタル信号中に折返しノイズが含まれない
ようにするために、設定されたアンチエイリアシングフ
ィルタである。
【００１９】Ａ／Ｄ変換器１７，１８により夫々取り出
されたサンプリング周波数が２ｆSのディジタル信号
は、ディジタル低域フィルタ１９，２０により折返し周
波数以上の高周波成分が除去された後、速度変換回路２
１，２２に供給される。
されたサンプリング周波数が２ｆSのディジタル信号
は、ディジタル低域フィルタ１９，２０により折返し周
波数以上の高周波成分が除去された後、速度変換回路２
１，２２に供給される。
【００２０】ディジタル低域フィルタ１９及び２０は後
続の速度変換回路２１及び２２によりサンプリング周波
数が従来と同じｆS に変換されるため、速度変換回路２
１，２２の出力ディジタル信号中に折り返しノイズが望
まれないようにするために、設定されたアンチエイリア
シングフィルタである。
続の速度変換回路２１及び２２によりサンプリング周波
数が従来と同じｆS に変換されるため、速度変換回路２
１，２２の出力ディジタル信号中に折り返しノイズが望
まれないようにするために、設定されたアンチエイリア
シングフィルタである。
【００２１】すなわち、本実施例によれば、アナログ低
域フィルタ１５及び１６とディジタル低域フィルタ１９
及び２０とにより従来と同じ周波数ｆS /2以上の高周波
成分を除去するものであり、アナログ低域フィルタ１５
及び１６の周波数特性は図２に実線Ｉで示す如くにな
り、従来のアナログ低域フィルタ４１及び４２の周波数
特性（図２に破線IIで示す）に比し、傾斜が緩やかな特
性でよい。
域フィルタ１５及び１６とディジタル低域フィルタ１９
及び２０とにより従来と同じ周波数ｆS /2以上の高周波
成分を除去するものであり、アナログ低域フィルタ１５
及び１６の周波数特性は図２に実線Ｉで示す如くにな
り、従来のアナログ低域フィルタ４１及び４２の周波数
特性（図２に破線IIで示す）に比し、傾斜が緩やかな特
性でよい。
【００２２】このため、アナログ低域フィルタ１５及び
１６の回路は従来のアナログ低域フィルタ４１及び４２
に比しフィルタ段数が少ない簡略な構成とすることがで
きる。なお、ディジタル低域フィルタ１９及び２０は図
２の破線IIで示す如き周波数特性と同様の特性である。
１６の回路は従来のアナログ低域フィルタ４１及び４２
に比しフィルタ段数が少ない簡略な構成とすることがで
きる。なお、ディジタル低域フィルタ１９及び２０は図
２の破線IIで示す如き周波数特性と同様の特性である。
【００２３】速度変換回路２１及び２２は次段のディジ
タル低域フィルタ２３及び２４の処理速度を従来より上
げないよう、従来と同一のサンプリング周波数ｆS のデ
ィジタル信号を得るために設けられており、例えば図３
に示す如く、２個のＤ型フリップフロップ５１及び５２
により構成されている。
タル低域フィルタ２３及び２４の処理速度を従来より上
げないよう、従来と同一のサンプリング周波数ｆS のデ
ィジタル信号を得るために設けられており、例えば図３
に示す如く、２個のＤ型フリップフロップ５１及び５２
により構成されている。
【００２４】図３において、Ｄ型フリップフロップ５１
のデータ入力端子に、ディジタル低域フィルタ１９及び
２０の出力ディジタル信号が入力され、かつ、クロック
端子に周波数２ｆS の第１のクロックパルスが印加され
ることにより、Ｄ型フリップフロップ５１のＱ出力端子
より、第１のクロックパルスでラッチされた入力ディジ
タル信号が取り出されてＤ型フリップフロップ５２のデ
ータ入力端子に印加される。
のデータ入力端子に、ディジタル低域フィルタ１９及び
２０の出力ディジタル信号が入力され、かつ、クロック
端子に周波数２ｆS の第１のクロックパルスが印加され
ることにより、Ｄ型フリップフロップ５１のＱ出力端子
より、第１のクロックパルスでラッチされた入力ディジ
タル信号が取り出されてＤ型フリップフロップ５２のデ
ータ入力端子に印加される。
【００２５】Ｄ型フリップフロップ５２はこの入力ディ
ジタル信号を周波数ｆS の第２のクロックパルスにより
ラッチして出力する。すなわち、Ｄ型フリップフロップ
５２のＱ出力端子からはＤ型フリップフロップ５１のデ
ータ入力端子へのサンプリング周波数２ｆS のディジタ
ル信号が間引かれてサンプリング周波数ｆS に変換され
たディジタル信号が取り出される。
ジタル信号を周波数ｆS の第２のクロックパルスにより
ラッチして出力する。すなわち、Ｄ型フリップフロップ
５２のＱ出力端子からはＤ型フリップフロップ５１のデ
ータ入力端子へのサンプリング周波数２ｆS のディジタ
ル信号が間引かれてサンプリング周波数ｆS に変換され
たディジタル信号が取り出される。
【００２６】上記の速度変換されたディジタル信号が入
力される図１のディジタル低域フィルタ２３及び２４は
波形整形を行なうロールオフフィルタであり、不要高周
波成分を除去する。位相回転回路２５は図５と共に説明
したように、比較器２６，低域フィルタ２７及びＶＣＯ
２８と共に入力ディジタル信号の位相回転を相殺除去す
る。
力される図１のディジタル低域フィルタ２３及び２４は
波形整形を行なうロールオフフィルタであり、不要高周
波成分を除去する。位相回転回路２５は図５と共に説明
したように、比較器２６，低域フィルタ２７及びＶＣＯ
２８と共に入力ディジタル信号の位相回転を相殺除去す
る。
【００２７】図４は本発明の第２実施例のブロック図を
示す。同図中、図１及び図５と同一構成部分には同一符
号を付し、その説明を省略する。図４において、Ａ／Ｄ
変換器１７及び１８の出力ディジタル信号は位相回転回
路３１に供給される。
示す。同図中、図１及び図５と同一構成部分には同一符
号を付し、その説明を省略する。図４において、Ａ／Ｄ
変換器１７及び１８の出力ディジタル信号は位相回転回
路３１に供給される。
【００２８】位相回転回路３１は２チャンネルの出力復
調データの位相差を比較する比較器３８の出力誤差信号
がループフィルタ３９を通して制御コードとして印加さ
れるＶＣＯ４０よりの、周波数誤差に応じて周波数がフ
ィードバック制御される発振周波数に基づいて、入力デ
ィジタル信号の位相回転を相殺除去する。この位相回転
回路３１は構成自体は位相回転回路２５と同一である
が、２倍の速さで動作する点が位相回転回路２５と異な
る。
調データの位相差を比較する比較器３８の出力誤差信号
がループフィルタ３９を通して制御コードとして印加さ
れるＶＣＯ４０よりの、周波数誤差に応じて周波数がフ
ィードバック制御される発振周波数に基づいて、入力デ
ィジタル信号の位相回転を相殺除去する。この位相回転
回路３１は構成自体は位相回転回路２５と同一である
が、２倍の速さで動作する点が位相回転回路２５と異な
る。
【００２９】位相回転回路３１の出力ディジタル信号は
ディジタル低域フィルタ３２及び３３で夫々折返し周波
数ｆS /2以上の高周波成分が除去された後、速度変換回
路３４及び３５によりサンプリング周波数が２ｆS から
ｆS へ変換されて取り出される。速度変換回路３３，３
５の出力ディジタル信号はロールオフフィルタと称され
るディジタル低域フィルタ３６，３７により波形整形さ
れた後、Ｉ信号及びＱ信号の復調データとして出力端子
２９，３０へ出力される一方、比較器３８へ入力され
る。
ディジタル低域フィルタ３２及び３３で夫々折返し周波
数ｆS /2以上の高周波成分が除去された後、速度変換回
路３４及び３５によりサンプリング周波数が２ｆS から
ｆS へ変換されて取り出される。速度変換回路３３，３
５の出力ディジタル信号はロールオフフィルタと称され
るディジタル低域フィルタ３６，３７により波形整形さ
れた後、Ｉ信号及びＱ信号の復調データとして出力端子
２９，３０へ出力される一方、比較器３８へ入力され
る。
【００３０】本実施例によれば、ロールオフフィルタ３
６，３７に入力される以前のディジタル信号に対して位
相回転回路３１により位相回転を相殺除去しているため
に、入力ディジタル変調波信号と発振器１３の出力発振
周波数との周波数差が大きくてもその周波数差の影響を
除去した後でロールオフフィルタ３６，３７にディジタ
ル信号を入力することができる。従って、本実施例によ
れば、上記の周波数差が大きくても符号誤り率の劣化を
防止することができる。
６，３７に入力される以前のディジタル信号に対して位
相回転回路３１により位相回転を相殺除去しているため
に、入力ディジタル変調波信号と発振器１３の出力発振
周波数との周波数差が大きくてもその周波数差の影響を
除去した後でロールオフフィルタ３６，３７にディジタ
ル信号を入力することができる。従って、本実施例によ
れば、上記の周波数差が大きくても符号誤り率の劣化を
防止することができる。
【００３１】なお、本発明はＦＳＫ方式やＰＳＫ方式で
変調されたディジタル信号に対しても同様の方法で復調
データを得ることができる。なお、ＦＳＫ方式の変調デ
ィジタル信号に対しては、ＶＣＯ２８，４０の入力側よ
り復調信号を取り出す。
変調されたディジタル信号に対しても同様の方法で復調
データを得ることができる。なお、ＦＳＫ方式の変調デ
ィジタル信号に対しては、ＶＣＯ２８，４０の入力側よ
り復調信号を取り出す。
【００３２】
【発明の効果】上述の如く、請求項１記載の発明によれ
ば、Ａ／Ｄ変換器の入力側のアナログフィルタの周波数
特性の傾斜を従来に比し緩やかにできるため、ロールオ
フフィルタの処理速度を上げずに、アンチエイリアシン
グフィルタである上記のアナログフィルタを簡単な回路
構成とすることができ、また請求項２記載の発明によれ
ば、ロールオフフィルタの入力ディジタル信号に対して
位相回転を除去するようにしているため、入力ディジタ
ル変調波信号と準同期検波用発振器よりの復調用搬送波
との周波数差が大きくても、符号誤り率を劣化させるこ
となく復調ができる等の特長を有するものである。
ば、Ａ／Ｄ変換器の入力側のアナログフィルタの周波数
特性の傾斜を従来に比し緩やかにできるため、ロールオ
フフィルタの処理速度を上げずに、アンチエイリアシン
グフィルタである上記のアナログフィルタを簡単な回路
構成とすることができ、また請求項２記載の発明によれ
ば、ロールオフフィルタの入力ディジタル信号に対して
位相回転を除去するようにしているため、入力ディジタ
ル変調波信号と準同期検波用発振器よりの復調用搬送波
との周波数差が大きくても、符号誤り率を劣化させるこ
となく復調ができる等の特長を有するものである。
【図１】本発明の第１実施例のブロック図である。
【図２】フィルタの特性を説明する図である。
【図３】速度変換回路の一例の回路図である。
【図４】本発明の第２実施例のブロック図である。
【図５】従来の一例のブロック図である。
１１，１２ 乗算器 １３ 発振器 １５，１６ アナログ低域フィルタ（アンチエイリアシ
ングフィルタ） １７，１８ Ａ／Ｄ変換器 １９，２０，３２，３３ ディジタル低域フィルタ（ア
ンチエイリアシングフィルタ） ２１，２２，３４，３５ 速度変換回路 ２３，２４，３６，３７ ディジタル低域フィルタ（ロ
ールオフフィルタ） ２５，３１ 位相回転回路 ２８，４０ 電圧制御発振器（ＶＣＯ）
ングフィルタ） １７，１８ Ａ／Ｄ変換器 １９，２０，３２，３３ ディジタル低域フィルタ（ア
ンチエイリアシングフィルタ） ２１，２２，３４，３５ 速度変換回路 ２３，２４，３６，３７ ディジタル低域フィルタ（ロ
ールオフフィルタ） ２５，３１ 位相回転回路 ２８，４０ 電圧制御発振器（ＶＣＯ）
Claims (2)
- 【請求項１】 入力ディジタル変調波信号を、互いに９
０°位相の異なる固定周波数の２つの復調用搬送波を用
いて準同期検波して第１及び第２のアナログ信号を得る
検波手段（１１〜１４）と、 該検波手段（１１〜１４）よりの該第１及び第２のアナ
ログ信号の高周波成分を除去する折り返しノイズ除去用
の第１及び第２のアナログフィルタ（１５，１６）と、 該第１及び第２のアナログフィルタ（１５，１６）の各
出力アナログ信号に対して既存の第１のサンプリング周
波数よりも高い周波数の第２のサンプリング周波数でア
ナログ・ディジタル変換を行なう第１及び第２のＡ／Ｄ
変換器（１７，１８）と、 該第１及び第２のＡ／Ｄ変換器（１７，１８）の各出力
ディジタル信号中の、少なくとも前記第１のサンプリン
グ周波数の1/2 倍の周波数以上の高周波成分を除去する
第１及び第２のディジタルフィルタ（１９，２０）と、 該第１及び第２のディジタルフィルタ（１９，２０）の
各出力ディジタル信号のサンプリング周波数を前記第１
のサンプリング周波数に変換する速度変換回路（２１，
２２）と、 該速度変換回路（２１，２２）の出力ディジタル信号を
波形整形後に位相回転を相殺除去して復調データを得る
出力回路（２３〜２８）とを有することを特徴とする直
交復調回路。 - 【請求項２】 入力ディジタル変調波信号を、互いに９
０°位相の異なる固定周波数の２つの復調用搬送波を用
いて準同期検波して第１及び第２のアナログ信号を得る
検波手段（１１〜１４）と、 該検波手段（１１〜１４）よりの該第１及び第２のアナ
ログ信号の高周波成分を除去する折り返しノイズ除去用
の第１及び第２のアナログフィルタ（１５，１６）と、 該第１及び第２のアナログフィルタ（１５，１６）の各
出力アナログ信号に対して既存の第１のサンプリング周
波数よりも高い周波数の第２のサンプリング周波数でア
ナログ・ディジタル変換を行なう第１及び第２のＡ／Ｄ
変換器（１７，１８）と、 該第１及び第２のＡ／Ｄ変換器（１７，１８）の各出力
ディジタル信号の位相回転を相殺除去する位相回転手段
（３１，３８〜４０）と、 該位相回転手段（３１，３８〜４０）の出力ディジタル
信号中の、少なくとも前記第１のサンプリング周波数の
1/2 倍の周波数以上の高周波数成分を除去する第１及び
第２のディジタルフィルタ（３２，３３）と、 該第１及び第２のディジタルフィルタ（３２，３３）の
各出力ディジタル信号のサンプリング周波数を前記第１
のサンプリング周波数に変換した後、波形整形して復調
データを生成出力する出力回路（３４〜３７）とを有す
ることを特徴とする直交復調回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4140722A JPH06181475A (ja) | 1992-06-01 | 1992-06-01 | 直交復調回路 |
| PCT/JP1993/000735 WO1993025019A1 (fr) | 1992-06-01 | 1993-06-01 | Compensateur d'interferences entre des polarisations croisees et suppresseur d'interferences dues a des polarisations croisees utilisant ledit compensateur |
| US08/190,067 US5710799A (en) | 1992-06-01 | 1993-06-01 | Cross polarization interference canceler and cross polarization interference eliminating apparatus using the same |
| US08/794,370 US5844950A (en) | 1992-06-01 | 1997-02-04 | Cross polarization interference canceler and cross polarization interference eliminating apparatus using the same |
| JP10256586A JP2958314B2 (ja) | 1992-06-01 | 1998-09-10 | 交差偏波干渉除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4140722A JPH06181475A (ja) | 1992-06-01 | 1992-06-01 | 直交復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181475A true JPH06181475A (ja) | 1994-06-28 |
Family
ID=15275189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4140722A Pending JPH06181475A (ja) | 1992-06-01 | 1992-06-01 | 直交復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181475A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008516560A (ja) * | 2004-10-13 | 2008-05-15 | アナログ・デバイシズ・インコーポレーテッド | 通信システム用フィルタ |
| CN104253648A (zh) * | 2013-06-28 | 2014-12-31 | 上海贝尔股份有限公司 | 光传输网络设备及相应方法 |
-
1992
- 1992-06-01 JP JP4140722A patent/JPH06181475A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008516560A (ja) * | 2004-10-13 | 2008-05-15 | アナログ・デバイシズ・インコーポレーテッド | 通信システム用フィルタ |
| US8417750B2 (en) | 2004-10-13 | 2013-04-09 | Mediatek Inc. | Filters for communication systems |
| CN104253648A (zh) * | 2013-06-28 | 2014-12-31 | 上海贝尔股份有限公司 | 光传输网络设备及相应方法 |
| CN104253648B (zh) * | 2013-06-28 | 2017-03-15 | 上海贝尔股份有限公司 | 光传输网络设备及相应方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172070A (en) | Apparatus for digitally demodulating a narrow band modulated signal | |
| US5440268A (en) | AFC circuit for QPSK demodulator | |
| US4878029A (en) | Complex digital sampling converter for demodulator | |
| EP0305385A1 (en) | Digital zero if selectivity section | |
| JPH0626353B2 (ja) | 復調装置 | |
| JPS63151246A (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| JPH0541662A (ja) | デジタルｐｌｌ回路 | |
| US6728321B2 (en) | Receiving device for angle-modulated signals | |
| JP3120833B2 (ja) | バースト信号復調装置 | |
| JP2994836B2 (ja) | 復調器のａｆｃ回路 | |
| JP3643993B2 (ja) | 復調回路 | |
| JPS6331987B2 (ja) | ||
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JP2002300224A (ja) | 受信装置 | |
| JP2000068839A (ja) | シグマデルタ型ａ／ｄ変換器、復調器、受信機及びディスク装置 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| US20020163390A1 (en) | Analog/digital carrier recovery loop circuit | |
| JP2927052B2 (ja) | 搬送波信号再生回路 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JP2842349B2 (ja) | 復調装置 | |
| JPS63215140A (ja) | 搬送波再生回路 | |
| JPH02117247A (ja) | 位相変調波のディジタル復調回路 | |
| JP2979326B2 (ja) | ４位相復調回路 | |
| JPS61177054A (ja) | 位相変調信号の受信回路 |