JPH0618323B2 - 半 導 体 集 積 回 路 - Google Patents
半 導 体 集 積 回 路Info
- Publication number
- JPH0618323B2 JPH0618323B2 JP58020595A JP2059583A JPH0618323B2 JP H0618323 B2 JPH0618323 B2 JP H0618323B2 JP 58020595 A JP58020595 A JP 58020595A JP 2059583 A JP2059583 A JP 2059583A JP H0618323 B2 JPH0618323 B2 JP H0618323B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- logic
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体集積回路に係わり、特にその入力回路部
の改良に関する。
の改良に関する。
従来半導体集積回路においては、その入力端子数を低減
するために、一つの入力端子を二つの目的に使用するよ
うなものが知られている。そのため第１図に示すような
互に異なる検出電位レベルをもつ第１、第２の入力回路
が、一つの入力端子１に接続されている。第１の入力回
路２は、デプレツシヨン型ＭＯＳトランジスタ４〜６、
エンハンスメント型ＭＯＳトランジスタ７〜１３よりな
り、出力端０1 ，０2 にアドレス入力Ａｘの逆相信号▲
▼′（信号▲▼が増幅されたもの）、同相信号
Ａｘ′（信号Ａｘが増幅されたもの）を出力する。また
第２の入力回路３は、デプレツシヨン型ＭＯＳトランジ
スタ１４〜１６、エンハンスメント型ＭＯＳトランジス
タ１７〜１９よりなり、信号Ａｘが第２の入力回路の検
出レベルより高くなつたことを検出する。
するために、一つの入力端子を二つの目的に使用するよ
うなものが知られている。そのため第１図に示すような
互に異なる検出電位レベルをもつ第１、第２の入力回路
が、一つの入力端子１に接続されている。第１の入力回
路２は、デプレツシヨン型ＭＯＳトランジスタ４〜６、
エンハンスメント型ＭＯＳトランジスタ７〜１３よりな
り、出力端０1 ，０2 にアドレス入力Ａｘの逆相信号▲
▼′（信号▲▼が増幅されたもの）、同相信号
Ａｘ′（信号Ａｘが増幅されたもの）を出力する。また
第２の入力回路３は、デプレツシヨン型ＭＯＳトランジ
スタ１４〜１６、エンハンスメント型ＭＯＳトランジス
タ１７〜１９よりなり、信号Ａｘが第２の入力回路の検
出レベルより高くなつたことを検出する。
この第１の回路は、例えば第１の入力回路２が、入力端
子１の０〜５〔Ｖ〕の間の電位で論理“０”，“１”レ
ベルを検出する。つまり入力端子電位が、例えば２
〔Ｖ〕以下なら論理“０”、２〔Ｖ〕以上なら論理
“１”と判定する。一方第２の入力回路３は、その判定
レベルが５Ｖ以上に設定される。例えば入力端子電位が
１０Ｖ以下なら論理“０”、１０Ｖ以上ならば論理
“１”レベルと判定する。なお第１、第２の入力回路の
電圧検出レベルを異ならせるには、例えばトランジスタ
７，１７のしきい電圧を互に異ならせればよい。
子１の０〜５〔Ｖ〕の間の電位で論理“０”，“１”レ
ベルを検出する。つまり入力端子電位が、例えば２
〔Ｖ〕以下なら論理“０”、２〔Ｖ〕以上なら論理
“１”と判定する。一方第２の入力回路３は、その判定
レベルが５Ｖ以上に設定される。例えば入力端子電位が
１０Ｖ以下なら論理“０”、１０Ｖ以上ならば論理
“１”レベルと判定する。なお第１、第２の入力回路の
電圧検出レベルを異ならせるには、例えばトランジスタ
７，１７のしきい電圧を互に異ならせればよい。
上記のような１つの入力端子に、検出論理レベルの異な
つた２つの入力回路をもつようなものは、紫外線消去型
ＰＲＯＭ（ＥＰＲＯＭ）においてよく用いられる。ＥＰ
ＲＯＭにおいては、１つのメモリセルのプログラムには
約５０ミリ秒の時間がかかる。このため全メモリセルを
プログラム終了するには、“８ビツト×８Ｋワード”の
ＥＰＲＯＭでは約６．８分の時間を必要とする。よつて
テスト工程においてウエハ上の全チツプをプログラムし
ていたのでは、１ウエハのテスト終了までは、１ウエハ
に２００チツプあるとすれば約２３時間もかかることに
なる。このため通常の使用時においては、１ワード分つ
まり８ビツト分を同時にプログラムするわけであるが、
テスト時には例えば４ワード分つまり３２ビツト分を同
時にプログラムする等、種々の工夫をしてテスト工程の
プログラム時間の短縮を図つている。上記４ワード分を
同時にプログラムする信号として、第１図の入力端子１
を１０Ｖ以上にし、第２の入力回路からの出力信号Ａを
用いている。従来はこの入力端子１の第２の入力回路３
のため論理“１”レベルの信号として、外部テスト回路
の簡単化のためにプログラム電圧と同じ電圧を用いてい
る。従来プログラム電圧は約２０Ｖであつたため、１０
Ｖ以上に検知レベルを設定して充分マージンがあつた。
ところが最近、メモリの微細化とともにプログラム電圧
が低く設定されるようになつてきた。例えばプログラム
電圧が１２Ｖでも、メモリセルにプログラムのできるメ
モリが開発されている。このため第２の入力回路３のた
めの“１”レベルの入力電圧として、外部回路の簡単化
のためにプログラム電圧と同じ電圧を用いるとすれば、
第１の入力回路２の検知レベルは０〜５Ｖの間であるた
め、第２の入力回路３の検知レベルは、例えば７〜８Ｖ
以下は論理“０”、７〜８Ｖ以上は論理“１”という具
合に、従来に比べて検知レベルを低く設定する必要が出
てきた。しかるにこのように検知レベルを低く設定する
と、第２図に示すように入力電圧がオーバーシユートす
ると、誤動作することになる。
つた２つの入力回路をもつようなものは、紫外線消去型
ＰＲＯＭ（ＥＰＲＯＭ）においてよく用いられる。ＥＰ
ＲＯＭにおいては、１つのメモリセルのプログラムには
約５０ミリ秒の時間がかかる。このため全メモリセルを
プログラム終了するには、“８ビツト×８Ｋワード”の
ＥＰＲＯＭでは約６．８分の時間を必要とする。よつて
テスト工程においてウエハ上の全チツプをプログラムし
ていたのでは、１ウエハのテスト終了までは、１ウエハ
に２００チツプあるとすれば約２３時間もかかることに
なる。このため通常の使用時においては、１ワード分つ
まり８ビツト分を同時にプログラムするわけであるが、
テスト時には例えば４ワード分つまり３２ビツト分を同
時にプログラムする等、種々の工夫をしてテスト工程の
プログラム時間の短縮を図つている。上記４ワード分を
同時にプログラムする信号として、第１図の入力端子１
を１０Ｖ以上にし、第２の入力回路からの出力信号Ａを
用いている。従来はこの入力端子１の第２の入力回路３
のため論理“１”レベルの信号として、外部テスト回路
の簡単化のためにプログラム電圧と同じ電圧を用いてい
る。従来プログラム電圧は約２０Ｖであつたため、１０
Ｖ以上に検知レベルを設定して充分マージンがあつた。
ところが最近、メモリの微細化とともにプログラム電圧
が低く設定されるようになつてきた。例えばプログラム
電圧が１２Ｖでも、メモリセルにプログラムのできるメ
モリが開発されている。このため第２の入力回路３のた
めの“１”レベルの入力電圧として、外部回路の簡単化
のためにプログラム電圧と同じ電圧を用いるとすれば、
第１の入力回路２の検知レベルは０〜５Ｖの間であるた
め、第２の入力回路３の検知レベルは、例えば７〜８Ｖ
以下は論理“０”、７〜８Ｖ以上は論理“１”という具
合に、従来に比べて検知レベルを低く設定する必要が出
てきた。しかるにこのように検知レベルを低く設定する
と、第２図に示すように入力電圧がオーバーシユートす
ると、誤動作することになる。
また最近ＥＰＲＯＭにおいては、１つのアドレス入力を
１１．５Ｖ以上にすると、第１図の第２の入力回路３が
動作し、出力端子からメモリデータに関係なく、デバイ
スコード例えば使用Vpp 電源が２５Ｖか２１Ｖか等のコ
ードが出力される型式のものが現われた。このようなも
のにおいても第２の入力回路３の検知レベルはＶＣ（５
Ｖ）と１１．５Ｖの間の電位、例えば７〜８Ｖに設定す
る必要があるため、前記のようなオーバーシユートがあ
れば誤動作をおこし、正規の読み出し動作が遅れてしま
う。
１１．５Ｖ以上にすると、第１図の第２の入力回路３が
動作し、出力端子からメモリデータに関係なく、デバイ
スコード例えば使用Vpp 電源が２５Ｖか２１Ｖか等のコ
ードが出力される型式のものが現われた。このようなも
のにおいても第２の入力回路３の検知レベルはＶＣ（５
Ｖ）と１１．５Ｖの間の電位、例えば７〜８Ｖに設定す
る必要があるため、前記のようなオーバーシユートがあ
れば誤動作をおこし、正規の読み出し動作が遅れてしま
う。
上記のようなオーバーシユートによる誤動作は、ＣＭＯ
Ｓ回路で駆動される時が最もおこりやすい。ＣＭＯＳ回
路はその回路構成上、出力は電源電圧間を例えば０〜５
Ｖ間を振幅するようにつくられている。よつて出力が５
Ｖに上昇する時に、上記のようなオーバーシユートが２
Ｖ発生しても７Ｖになつてしまうものである。
Ｓ回路で駆動される時が最もおこりやすい。ＣＭＯＳ回
路はその回路構成上、出力は電源電圧間を例えば０〜５
Ｖ間を振幅するようにつくられている。よつて出力が５
Ｖに上昇する時に、上記のようなオーバーシユートが２
Ｖ発生しても７Ｖになつてしまうものである。
本発明は上記実情に鑑みてなされたもので、上記のよう
なオーバーシユートがあつても、安定的に動作する半導
体集積回路を提供しようとするものである。
なオーバーシユートがあつても、安定的に動作する半導
体集積回路を提供しようとするものである。
本発明は、半導体集積回路の入力端子と第２の入力回路
間、或いは第２の入力回路の出力端に、抵抗及びコンデ
ンサ等よりなる遅延回路（積分手段）を接続し、前記オ
ーバーシユートを吸収することにより該オーバーシユー
トによる誤動作をなくし、確実な動作が行なえるように
したものである。
間、或いは第２の入力回路の出力端に、抵抗及びコンデ
ンサ等よりなる遅延回路（積分手段）を接続し、前記オ
ーバーシユートを吸収することにより該オーバーシユー
トによる誤動作をなくし、確実な動作が行なえるように
したものである。
以下図面を参照して本発明の一実施例を説明する。第３
図(a)は同実施例を示す回路図であるが、これは第１図
のものと対応させた場合の例であるから、対応個所には
同一符号を用いて説明を省略し、特徴とする点の説明を
行なう。本実施例の特徴は、入力端子１と第２の入力回
路３との間に、抵抗２１及びコンデンサ２２よりなる遅
延回路（積分手段）２３を設けた点である。
図(a)は同実施例を示す回路図であるが、これは第１図
のものと対応させた場合の例であるから、対応個所には
同一符号を用いて説明を省略し、特徴とする点の説明を
行なう。本実施例の特徴は、入力端子１と第２の入力回
路３との間に、抵抗２１及びコンデンサ２２よりなる遅
延回路（積分手段）２３を設けた点である。
この遅延回路２３を設けたことにより、第４図の実線で
示したオーバーシユートのある入力電圧がなまらされ、
第４図の破線で示したように、オーバーシユート分が第
２の入力回路３の検知レベル以下になるため、誤動作は
生じない。即ち抵抗２１とコンデンサ２２の設定によ
り、どの程度のオーバーシユート電圧を吸収するかを決
めることができるものである。
示したオーバーシユートのある入力電圧がなまらされ、
第４図の破線で示したように、オーバーシユート分が第
２の入力回路３の検知レベル以下になるため、誤動作は
生じない。即ち抵抗２１とコンデンサ２２の設定によ
り、どの程度のオーバーシユート電圧を吸収するかを決
めることができるものである。
第３図(b)，(c)は抵抗２１の具体的な例で、同図(b)は
ゲートが電源ＶＣに接続されたデプレツシヨン型トラン
ジスタのソース、ドレインパスを利用したもの、同図
(c)は例えばポリシリコンで形成された抵抗である。
ゲートが電源ＶＣに接続されたデプレツシヨン型トラン
ジスタのソース、ドレインパスを利用したもの、同図
(c)は例えばポリシリコンで形成された抵抗である。
なお第１図、第３図(a)の入力端子１とトランジスタ７
の間に接続されている抵抗３１と入力保護トランジスタ
３２は、トランジスタ７，１７を静電破壊から守るため
に従来からよく用いられる。しかしこの抵抗３１は入力
信号が充分速く伝達されるように１ＫΩ〜２ＫΩに設定
されているため、前記のようなオーバーシユートを防ぐ
には充分な大きさではない。
の間に接続されている抵抗３１と入力保護トランジスタ
３２は、トランジスタ７，１７を静電破壊から守るため
に従来からよく用いられる。しかしこの抵抗３１は入力
信号が充分速く伝達されるように１ＫΩ〜２ＫΩに設定
されているため、前記のようなオーバーシユートを防ぐ
には充分な大きさではない。
第５図は本発明の他の実施例であり、第２の入力回路３
の出力部に抵抗２１とコンデンサ２２を設けたもので、
このようにしても第６図に示した電圧波形図に示される
ように、第２の入力回路３の出力部のｃ点にあらわれる
電圧にはオーバーシユートによる影響はないものであ
る。
の出力部に抵抗２１とコンデンサ２２を設けたもので、
このようにしても第６図に示した電圧波形図に示される
ように、第２の入力回路３の出力部のｃ点にあらわれる
電圧にはオーバーシユートによる影響はないものであ
る。
第７図は本発明の更に他の実施例で、第２の入力回路の
出力部に、遅延回路２３と、トランジスタ４１，４２よ
りなるインバータ４３とを接続し、トランジスタ４４〜
４６よりなるナンド回路４７の出力ＯＵＴを、第２の入
力回路３の出力として用いるものである。即ち第８図の
電圧波形で示されるように、入力端ｄに第２の入力回路
３の検知レベル以上のオーバーシユートが入力される
と、ｅ点にはそれに対応した波形が現われる。一方遅延
回路２３を介したインバータ４３の出力ｇ点は０ボルト
のままであるので、ｅ点にオーバーシユートによる
“１”レベルが現われても、ナンド回路出力ＯＵＴは
“１”レベルのままである。ｅ点のオーバーシユートに
よる波形は、遅延回路２３により一定時間遅延させられ
てｆ点，ｇ点に現われるが、この時はｄ点でのオーバー
シユートはおさまつており、ｅ点は０ボルトになつてい
る。よつて出力ＯＵＴは“１”のままである。時刻Ｔに
正規の第２の入力回路への入力が与えられた時には、遅
延回路２３の遅延時間だけ遅れ、出力ＯＵＴにはこれに
対応した出力の“０”レベルが現われ、第２の入力回路
３が正規の動作を行なうことになる。なお遅延回路２３
の遅延時間は、オーバーシユートの現われている時間よ
り長く設定する必要がある。
出力部に、遅延回路２３と、トランジスタ４１，４２よ
りなるインバータ４３とを接続し、トランジスタ４４〜
４６よりなるナンド回路４７の出力ＯＵＴを、第２の入
力回路３の出力として用いるものである。即ち第８図の
電圧波形で示されるように、入力端ｄに第２の入力回路
３の検知レベル以上のオーバーシユートが入力される
と、ｅ点にはそれに対応した波形が現われる。一方遅延
回路２３を介したインバータ４３の出力ｇ点は０ボルト
のままであるので、ｅ点にオーバーシユートによる
“１”レベルが現われても、ナンド回路出力ＯＵＴは
“１”レベルのままである。ｅ点のオーバーシユートに
よる波形は、遅延回路２３により一定時間遅延させられ
てｆ点，ｇ点に現われるが、この時はｄ点でのオーバー
シユートはおさまつており、ｅ点は０ボルトになつてい
る。よつて出力ＯＵＴは“１”のままである。時刻Ｔに
正規の第２の入力回路への入力が与えられた時には、遅
延回路２３の遅延時間だけ遅れ、出力ＯＵＴにはこれに
対応した出力の“０”レベルが現われ、第２の入力回路
３が正規の動作を行なうことになる。なお遅延回路２３
の遅延時間は、オーバーシユートの現われている時間よ
り長く設定する必要がある。
以上説明した如く本発明によれば、入力端子に、オーバ
ーシユートによる第２の入力回路の検知レベル以上の電
圧が入力されても、これを検知することがないため、安
定な動作をする半導体集積回路が提供できるものであ
る。
ーシユートによる第２の入力回路の検知レベル以上の電
圧が入力されても、これを検知することがないため、安
定な動作をする半導体集積回路が提供できるものであ
る。
また最近の集積回路は微細化が進み、論理入力回路の論
理判定の基準レベルを下げなければならなくなっても、
遅延手段をテストのための第２の入力回路に用いること
によって、第２の入力回路への論理入力のオーバーシュ
ートが、基準レベルを越えても、第２の入力回路の誤動
作を防止でき、これにより、集積回路の微細化に対処で
きるようになるものである。また第１の入力回路は、近
時特に高速動作が要求されるため、第１の回路への入力
信号の立ち上がりを速くすればするほど、その入力信号
のオーバーシュートは発生しやすくなる。しかし、この
オーバーシュートがあっても、上記遅延手段により、第
２の回路は誤動作しないし、第１の回路は第２の入力回
路に用いたような遅延手段を持たないし、第１の回路は
上記オーバーシュートがあっても何ら誤動作するもので
はないから、第１の回路は益々高速動作に対応できるよ
うになる。このとき第２の回路は、遅延手段を備えて誤
動作がないようにしているため、入力信号の立ち上がり
を自由に設定できるなどの利点を有するものである。
理判定の基準レベルを下げなければならなくなっても、
遅延手段をテストのための第２の入力回路に用いること
によって、第２の入力回路への論理入力のオーバーシュ
ートが、基準レベルを越えても、第２の入力回路の誤動
作を防止でき、これにより、集積回路の微細化に対処で
きるようになるものである。また第１の入力回路は、近
時特に高速動作が要求されるため、第１の回路への入力
信号の立ち上がりを速くすればするほど、その入力信号
のオーバーシュートは発生しやすくなる。しかし、この
オーバーシュートがあっても、上記遅延手段により、第
２の回路は誤動作しないし、第１の回路は第２の入力回
路に用いたような遅延手段を持たないし、第１の回路は
上記オーバーシュートがあっても何ら誤動作するもので
はないから、第１の回路は益々高速動作に対応できるよ
うになる。このとき第２の回路は、遅延手段を備えて誤
動作がないようにしているため、入力信号の立ち上がり
を自由に設定できるなどの利点を有するものである。
第１図は従来の半導体集積回路の入力回路図、第２図は
同回路の入力波形図、第３図(a)は本発明の一実施例の
回路図、同図(b)，(c)は同回路の抵抗を示す図、第４図
は同回路の入力波形図、第５図は本発明の他の実施例の
回路図、第６図は同回路の動作を示す信号波形図、第７
図は本発明の更に他の実施例の回路図、第８図は同回路
の動作を示す信号波形図である。 １……入力端子、２……第１の入力回路、３……第２の
入力回路、２１……抵抗、２１……コンデンサ、２３…
…遅延回路。
同回路の入力波形図、第３図(a)は本発明の一実施例の
回路図、同図(b)，(c)は同回路の抵抗を示す図、第４図
は同回路の入力波形図、第５図は本発明の他の実施例の
回路図、第６図は同回路の動作を示す信号波形図、第７
図は本発明の更に他の実施例の回路図、第８図は同回路
の動作を示す信号波形図である。 １……入力端子、２……第１の入力回路、３……第２の
入力回路、２１……抵抗、２１……コンデンサ、２３…
…遅延回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−114056（ＪＰ，Ａ) 特開 昭55−130239（ＪＰ，Ａ) 特開 昭53−114651（ＪＰ，Ａ) 特開 昭55−85957（ＪＰ，Ａ)
Claims (2)
- 【請求項１】集積回路の入力端子と、この入力端子にゲ
ート入力が接続され、前記入力端子に供給される信号の
うち、通常の使用モードのときに供給される低電圧論理
信号の論理レベルを検出するＭＯＳ型の第１の入力回路
と、前記入力端子に接続され、前記第１の回路の通常の
使用モードのときの電圧振幅よりも高い論理判定レベル
が設定されると共に、この論理判定レベルよりも高い電
圧振幅を持ってなるテストモード設定信号に応答して、
出力をテストモードに設定するためのＭＯＳ型の第２の
入力回路と、この第２の入力回路の入力側の信号を遅延
させる積分手段とを具備し、前記低電圧論理信号のオー
バーシュートが前記第２の入力回路の論理判定レベルよ
りも高い電圧になったときに前記積分手段により、前記
第２の入力回路の入力を前記論理判定レベルよりも低い
電圧レベルに押えるようにしたことを特徴とする半導体
集積回路。 - 【請求項２】集積回路の入力端子と、この入力端子にゲ
ート入力が接続され、前記入力端子に供給される信号の
うち、通常の使用モードのときに供給される低電圧論理
信号の論理レベルを検出するＭＯＳ型の第１の入力回路
と、前記入力端子に接続され、前記第１の回路の通常の
使用モードのときの電圧振幅よりも高い論理判定レベル
が設定されると共に、この論理判定レベルよりも高い電
圧振幅を持ってなるテストモード設定信号に応答して、
出力をテストモードに設定するためのＭＯＳ型の第２の
入力回路と、この第２の入力回路の出力側の信号を遅延
させる遅延手段と、この遅延手段による遅延前の信号と
前記遅延手段の出力を入力とするナンド回路とを具備
し、前記テストモード設定信号が供給されたとき、前記
ナンド回路の成立でこのナンド回路の出力より後段側を
テストモードに設定し、前記低電圧論理信号のオーバー
シュートが前記第２の入力回路の論理判定レベルよりも
高い電圧になったときに、前記遅延手段により前記ナン
ド回路の出力より後段側をテストモードに設定しないよ
うにしたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020595A JPH0618323B2 (ja) | 1983-02-10 | 1983-02-10 | 半 導 体 集 積 回 路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020595A JPH0618323B2 (ja) | 1983-02-10 | 1983-02-10 | 半 導 体 集 積 回 路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59151530A JPS59151530A (ja) | 1984-08-30 |
| JPH0618323B2 true JPH0618323B2 (ja) | 1994-03-09 |
Family
ID=12031612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58020595A Expired - Lifetime JPH0618323B2 (ja) | 1983-02-10 | 1983-02-10 | 半 導 体 集 積 回 路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618323B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114651A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Electronic circuit |
| JPS59175B2 (ja) * | 1978-02-24 | 1984-01-05 | 三洋電機株式会社 | 三値論理回路 |
| JPS55130239A (en) * | 1979-03-30 | 1980-10-08 | Mitsubishi Electric Corp | Noise absorbing circuit |
-
1983
- 1983-02-10 JP JP58020595A patent/JPH0618323B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59151530A (ja) | 1984-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000738B1 (ko) | 동작 테스트실행에 적합한 반도체 집적회로 | |
| JP2663401B2 (ja) | 不正防止装置を備えるメモリ付き集積回路 | |
| US5999454A (en) | Sense amplifier for flash memory | |
| US4962484A (en) | Non-volatile memory device | |
| US20060103480A1 (en) | Method and apparatus for selectively performing lock-out function in integrated circuit device | |
| US5019772A (en) | Test selection techniques | |
| JPS63261168A (ja) | Ｍｏｓ技術の高圧レベル検出回路 | |
| KR930008577B1 (ko) | 반도체 메모리장치 | |
| JPH0777079B2 (ja) | 不揮発性半導体記憶装置 | |
| KR940009079B1 (ko) | 노이즈로 인한 오동작을 방지하기 위한 반도체장치 | |
| US4791614A (en) | Semiconductor memory device having erroneous write operation preventing function | |
| US4937789A (en) | Memory integrated circuit with an improved stand-by mode control circuit | |
| EP0740308B1 (en) | Dynamic semiconductor memory device | |
| US4951257A (en) | Reference setting circuit for determining written-in content in nonvolatile semiconductor memories | |
| JPS60153223A (ja) | 入力バツフア回路 | |
| JPH0618323B2 (ja) | 半 導 体 集 積 回 路 | |
| JPS593792A (ja) | 半導体記憶装置 | |
| US5586077A (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP2923985B2 (ja) | Ｅｅｐｒｏｍ装置 | |
| JP2925138B2 (ja) | 不揮発性半導体メモリ | |
| KR930007184B1 (ko) | 반도체 집적회로 | |
| KR20060025130A (ko) | 자외선에 대한 반도체 회로의 노출을 검출하기 위한 방법및 장치 | |
| US7046562B2 (en) | Integrated circuit reset circuitry | |
| JP3530402B2 (ja) | 半導体集積回路装置 | |
| JP2544912B2 (ja) | ダイナミツクランダムアクセスメモリの入力回路 |