JPH061861B2 - ミキサ装置 - Google Patents
ミキサ装置Info
- Publication number
- JPH061861B2 JPH061861B2 JP58219820A JP21982083A JPH061861B2 JP H061861 B2 JPH061861 B2 JP H061861B2 JP 58219820 A JP58219820 A JP 58219820A JP 21982083 A JP21982083 A JP 21982083A JP H061861 B2 JPH061861 B2 JP H061861B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- terminal
- terminals
- effect transistors
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電界効果型トランジスタ（以下、ＦＥＴと略称
する）を使用したダブルバランス式のミキサ装置（ダブ
ルバランスドＦＥＴミキサ装置）に関するもので、特に
チューナ装置などに使用して有効なものである。
する）を使用したダブルバランス式のミキサ装置（ダブ
ルバランスドＦＥＴミキサ装置）に関するもので、特に
チューナ装置などに使用して有効なものである。
従来例の構成とその問題点 従来のダブルバランスドＦＥＴミキサ装置の一例を第１
図に示す。これを説明すると、端子１７から高周波信号
が直流阻止用コンデンサ１８を通り、バラン６を介し
て、ＦＥＴ１，２，３，４で構成されたダブルバランス
ドＦＥＴミキサ７のソース端子に供給される。さらに端
子１６より、直流阻止用コンデンサ１４を通り入った局
部発振信号をバラン５を介して、前記ダブルバランスド
ＦＥＴミキサ７のゲート端子に供給し、混合された後、
ドレイン端子よりバラン８を介し、直流阻止用コンデン
サ１３を通り、端子１９より中間周波信号を得る。そし
て、電源供給端子２１には電源を供給し、ゲートバイア
ス供給端子２０にＦＥＴゲートバイアス電圧を与え、抵
抗１５を介して、ＦＥＴ１，２，３，４のゲートに供給
され、このバイアス電圧を制御することで、ダブルバラ
ンスドＦＥＴミキサを最適動作にする。しかし、この従
来例はダブルバランスドＦＥＴミキサ７を実装した時
に、ドレイン端子に浮遊容量２２，２３が存在している
ため、ドレイン端子とアース間のインピーダンスが低下
し、出力端子１９より取り出し得る中間周波信号が減衰
し、交換損失が増加するものとなっていた。特に中間周
波数が高くなるにつれて、その影響は大きい。なお、第
１図中の９，１０，１１，１２，１３，１４，１８は直
流阻止用コンデンサ、２４はチョークコイルである。
図に示す。これを説明すると、端子１７から高周波信号
が直流阻止用コンデンサ１８を通り、バラン６を介し
て、ＦＥＴ１，２，３，４で構成されたダブルバランス
ドＦＥＴミキサ７のソース端子に供給される。さらに端
子１６より、直流阻止用コンデンサ１４を通り入った局
部発振信号をバラン５を介して、前記ダブルバランスド
ＦＥＴミキサ７のゲート端子に供給し、混合された後、
ドレイン端子よりバラン８を介し、直流阻止用コンデン
サ１３を通り、端子１９より中間周波信号を得る。そし
て、電源供給端子２１には電源を供給し、ゲートバイア
ス供給端子２０にＦＥＴゲートバイアス電圧を与え、抵
抗１５を介して、ＦＥＴ１，２，３，４のゲートに供給
され、このバイアス電圧を制御することで、ダブルバラ
ンスドＦＥＴミキサを最適動作にする。しかし、この従
来例はダブルバランスドＦＥＴミキサ７を実装した時
に、ドレイン端子に浮遊容量２２，２３が存在している
ため、ドレイン端子とアース間のインピーダンスが低下
し、出力端子１９より取り出し得る中間周波信号が減衰
し、交換損失が増加するものとなっていた。特に中間周
波数が高くなるにつれて、その影響は大きい。なお、第
１図中の９，１０，１１，１２，１３，１４，１８は直
流阻止用コンデンサ、２４はチョークコイルである。
発明の目的 本発明は比較的簡単な構成で実装時の変換損失の増加を
抑えうるダブルバランスドＦＥＴミキサ装置を提供する
ことを目的としたものである。
抑えうるダブルバランスドＦＥＴミキサ装置を提供する
ことを目的としたものである。
発明の構成 本発明のミキサ装置は、ドレイン端子に存在する浮遊容
量と中間周波数で並列共振するようなインダクタンスを
有するコイルをドレイン端子とアース間に高周波的に接
続し、変換損失の増加を抑えるように構成したものであ
る。
量と中間周波数で並列共振するようなインダクタンスを
有するコイルをドレイン端子とアース間に高周波的に接
続し、変換損失の増加を抑えるように構成したものであ
る。
実施例の説明 以下、本発明の実施例について、第２図を参照して説明
するが、第１図で説明したものと同一部品、素子につい
ては同一の符号を付している。
するが、第１図で説明したものと同一部品、素子につい
ては同一の符号を付している。
第２図において、端子１７より高周波信号が直流阻止用
コンデンサ１８を通り入り、バラン６を介してダブルバ
ランスドＦＥＴミキサ７のソース端子に供給される。一
方、局部発振信号は端子１６より直流阻止用コンデンサ
１４を通り、バラン５を介して、前記ダブルバランスド
ＦＥＴミキサ７のゲート端子に供給され、混合される。
そして、ドレイン端子よりバラン８を介し、直流阻止用
のコンデンサ１３を通って、中間周波信号として出力端
子１９より取り出される。この時、コイル27と直流阻止
用コンデンサ２５の直列接続、コイル２８と直流阻止用
コンデンサ２６の直列接続を、それぞれドレイン端子と
アース間に接続すると、直列阻止用コンデンサ２５，２
６は中間周波数に対して充分に低インピーダンスになる
ため、コイル２７，２８が高周波的にドレイン端子とア
ース間に接続されたことになり、中間周波数に対して前
記コイル２７と浮遊容量２２、また、コイル28と浮遊容
量２３が並列共振するので、ドレイン端子とアース間は
中間周波数で従来よりも高インピーダンスとなり、中間
周波信号が容量２２，２３によって減衰しないので、変
換損失の増加が抑えられる。
コンデンサ１８を通り入り、バラン６を介してダブルバ
ランスドＦＥＴミキサ７のソース端子に供給される。一
方、局部発振信号は端子１６より直流阻止用コンデンサ
１４を通り、バラン５を介して、前記ダブルバランスド
ＦＥＴミキサ７のゲート端子に供給され、混合される。
そして、ドレイン端子よりバラン８を介し、直流阻止用
のコンデンサ１３を通って、中間周波信号として出力端
子１９より取り出される。この時、コイル27と直流阻止
用コンデンサ２５の直列接続、コイル２８と直流阻止用
コンデンサ２６の直列接続を、それぞれドレイン端子と
アース間に接続すると、直列阻止用コンデンサ２５，２
６は中間周波数に対して充分に低インピーダンスになる
ため、コイル２７，２８が高周波的にドレイン端子とア
ース間に接続されたことになり、中間周波数に対して前
記コイル２７と浮遊容量２２、また、コイル28と浮遊容
量２３が並列共振するので、ドレイン端子とアース間は
中間周波数で従来よりも高インピーダンスとなり、中間
周波信号が容量２２，２３によって減衰しないので、変
換損失の増加が抑えられる。
第３図は横軸に入力信号の周波数を表わし、縦軸はダブ
ルバランスドＦＥＴミキサ装置の変換損失を表わしてい
る。折線２９は従来例のダブルバランスドＦＥＴミキサ
装置の変換損失であり、入力信号の周波数１００ＭHz〜
８００MHzにおいては８dB〜１０dBであったが、本発明
を実施すると、その変換損失は折線３０になり、3.4dB
〜6.7dBまで小さくなる。
ルバランスドＦＥＴミキサ装置の変換損失を表わしてい
る。折線２９は従来例のダブルバランスドＦＥＴミキサ
装置の変換損失であり、入力信号の周波数１００ＭHz〜
８００MHzにおいては８dB〜１０dBであったが、本発明
を実施すると、その変換損失は折線３０になり、3.4dB
〜6.7dBまで小さくなる。
以上のように、実装されたダブルバランスドＦＥＴミキ
サ装置のドレイン端子に発生する浮遊容量を中間周波数
で高周波的に並列共振回路を構成するようにコイル（イ
ンダクタンス素子）を接続することで、簡単に浮遊容量
による変換損失の増加を抑えることができるという優れ
た効果が得られる。さらに異なった中間周波数であって
も並列接続するコイル（インダクタンス素子）のインダ
クタンス値を変えることで同様の効果が得られる。
サ装置のドレイン端子に発生する浮遊容量を中間周波数
で高周波的に並列共振回路を構成するようにコイル（イ
ンダクタンス素子）を接続することで、簡単に浮遊容量
による変換損失の増加を抑えることができるという優れ
た効果が得られる。さらに異なった中間周波数であって
も並列接続するコイル（インダクタンス素子）のインダ
クタンス値を変えることで同様の効果が得られる。
発明の効果 以上のように、本発明は中間周波信号を取り出すドレイ
ン端子に発生している浮遊容量を利用し、これら浮遊容
量と中間周波数で並列共振となるインダクタンス素子を
高周波的に接続することで、中間周波信号の減衰を抑え
ることができ、実装時に問題となる浮遊容量の変換損失
に与える影響を抑えたダブルバランスドＦＥＴミキサ装
置を実現することができるものである。
ン端子に発生している浮遊容量を利用し、これら浮遊容
量と中間周波数で並列共振となるインダクタンス素子を
高周波的に接続することで、中間周波信号の減衰を抑え
ることができ、実装時に問題となる浮遊容量の変換損失
に与える影響を抑えたダブルバランスドＦＥＴミキサ装
置を実現することができるものである。
第１図は従来のダブルバランスドＦＥＴミキサ装置の回
路図、第２図は本発明の一実施例の回路図、第３図は入
力信号に対する変換損失の特性図である。 １，２，３，４……ＦＥＴ（電界効果型トランジス
タ）、７……ダブルバランスドＦＥＴミキサ、９，１
０，１１，１２，１３，１４，１８，２５，２６……直
流阻止用コンデンサ、１５……抵抗、２０……ゲートバ
イアス供給端子、２１……電源供給端子、２２，２３…
…浮遊容量、２４……チョークコイル、２７，２８……
コイル。
路図、第２図は本発明の一実施例の回路図、第３図は入
力信号に対する変換損失の特性図である。 １，２，３，４……ＦＥＴ（電界効果型トランジス
タ）、７……ダブルバランスドＦＥＴミキサ、９，１
０，１１，１２，１３，１４，１８，２５，２６……直
流阻止用コンデンサ、１５……抵抗、２０……ゲートバ
イアス供給端子、２１……電源供給端子、２２，２３…
…浮遊容量、２４……チョークコイル、２７，２８……
コイル。
Claims (1)
- 【請求項１】第１，第４の電界効果トランジスタのゲー
ト端子が接続され、第２，第３の電界効果トランジスタ
のゲート端子が接続されかつこの接続されたゲート端子
には局部発振信号が供給され、さらに前記第１，第３の
電界効果トランジスタのソース端子、および前記第２，
第４の電界効果トランジスタのソース端子が接続され、
これらのソース端子には高周波信号が供給され、さらに
前記第１，第２の電界効果トランジスタのドレイン端
子、および前記第３，第４の電界効果トランジスタのド
レイン端子が接続され、これらの２つの接続点から中間
周波信号を取り出すよう構成し、かつ前記ドレイン端子
の接続点にバランを接続し、このバランの平衡側のそれ
ぞれの端子とアース間にコンデンサ素子とインダクタン
ス素子の直列回路を接続し、前記ドレイン電極に存在す
る浮遊容量と前記直列回路とが中間周波数で並列共振す
るよう構成したことを特徴とするミキサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219820A JPH061861B2 (ja) | 1983-11-22 | 1983-11-22 | ミキサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219820A JPH061861B2 (ja) | 1983-11-22 | 1983-11-22 | ミキサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60112302A JPS60112302A (ja) | 1985-06-18 |
| JPH061861B2 true JPH061861B2 (ja) | 1994-01-05 |
Family
ID=16741544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58219820A Expired - Lifetime JPH061861B2 (ja) | 1983-11-22 | 1983-11-22 | ミキサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061861B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02128507A (ja) * | 1988-11-09 | 1990-05-16 | Murata Mfg Co Ltd | 広帯域増幅器 |
| JPH0322418U (ja) * | 1989-07-17 | 1991-03-07 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100617A (en) * | 1978-01-26 | 1979-08-08 | Sony Corp | Mixer circuit |
-
1983
- 1983-11-22 JP JP58219820A patent/JPH061861B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60112302A (ja) | 1985-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064872A (en) | Totem pole mixer having grounded serially connected stacked FET pair | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| US6510314B1 (en) | Mixer circuit with output stage for implementation on integrated circuit | |
| JP2002176375A (ja) | スイッチ半導体集積回路 | |
| US4677692A (en) | Frequency conversion apparatus | |
| US4376918A (en) | Overtone crystal oscillating circuit | |
| JPH05275924A (ja) | 高周波発振回路 | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| US5678224A (en) | Mixer circuit | |
| JP3670350B2 (ja) | 二重同調回路 | |
| KR880000366Y1 (ko) | 밸런스드 믹서회로 | |
| JPH061861B2 (ja) | ミキサ装置 | |
| JP3395704B2 (ja) | 周波数変換装置 | |
| JPS61161028A (ja) | アンテナ入力回路 | |
| JPS6340897Y2 (ja) | ||
| JP3332657B2 (ja) | ミキサ回路 | |
| US4152653A (en) | Integrated mixer arrangement | |
| JP2003163606A (ja) | スイッチ半導体集積回路 | |
| JPS6134747Y2 (ja) | ||
| JPH0535923B2 (ja) | ||
| JPS63107311A (ja) | 可変周波数発振装置 | |
| CN120956219A (zh) | 一种混频电路和通信设备 | |
| KR890004969Y1 (ko) | Vhf발진회로 | |
| JPS5919439A (ja) | ミクサ回路 | |
| JPH0127300Y2 (ja) |