JPS5919439A - ミクサ回路 - Google Patents
ミクサ回路Info
- Publication number
- JPS5919439A JPS5919439A JP12866782A JP12866782A JPS5919439A JP S5919439 A JPS5919439 A JP S5919439A JP 12866782 A JP12866782 A JP 12866782A JP 12866782 A JP12866782 A JP 12866782A JP S5919439 A JPS5919439 A JP S5919439A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- load
- intermediate frequency
- coupling capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 230000008878 coupling Effects 0.000 claims abstract description 20
- 238000010168 coupling process Methods 0.000 claims abstract description 20
- 238000005859 coupling reaction Methods 0.000 claims abstract description 20
- 239000000872 buffer Substances 0.000 claims abstract description 9
- 230000010355 oscillation Effects 0.000 claims description 9
- 230000003139 buffering effect Effects 0.000 claims 1
- 230000009977 dual effect Effects 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 101150073536 FET3 gene Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＦＭチューナ、ＴＶチューナその他に使用さ
れる周波数変換用ミクサ回路に関し、特にその中でも、
混合増幅器に用いられる中間周波信号トラップ回路の簡
易な構成に関する。
れる周波数変換用ミクサ回路に関し、特にその中でも、
混合増幅器に用いられる中間周波信号トラップ回路の簡
易な構成に関する。
はじめに、従来方式によるミクサ回路とその問題点につ
いて説明する。
いて説明する。
第１図は、従来のミクサ回路の１例を示す回路図である
。同図において、１は入力コンデンサ。
。同図において、１は入力コンデンサ。
２は入力抵抗、３は緩衝増幅器として機能するＦＦＴ、
４は負荷抵抗、５は結合コンデンサ、６はトラップコイ
ル、７はトラップコンデンサ、８゜９は入力抵抗、１０
は混合増幅器として機能するデュアルゲートＭＯ８−Ｆ
ＥＴ、１１は負荷抵抗。
４は負荷抵抗、５は結合コンデンサ、６はトラップコイ
ル、７はトラップコンデンサ、８゜９は入力抵抗、１０
は混合増幅器として機能するデュアルゲートＭＯ８−Ｆ
ＥＴ、１１は負荷抵抗。
１２は出力コンデンサ、１３はバイパスコンデンサ、１
４は局部発振（局発）信号を入力する局発入力端子、１
５は高周波（ＲＦ）信号を入力するＲ、Ｆ入力端子、１
６は中間周波（ＩＦ’）信号を出力するＩＰ出力端子、
１７は電源端子を表わしている。なお、トラップコイル
６およびトラップコンデンサ７により構成されるトラッ
プ回路のトララグ周波数は、中間周波数ｉＦに共振する
ように定められている。筐た。デュアルゲートＭ ０８
−ＦＥＴＩＯの２つの入力ゲートのうち、下側全第１ゲ
ート、上側を第２ゲートとする。
４は局部発振（局発）信号を入力する局発入力端子、１
５は高周波（ＲＦ）信号を入力するＲ、Ｆ入力端子、１
６は中間周波（ＩＦ’）信号を出力するＩＰ出力端子、
１７は電源端子を表わしている。なお、トラップコイル
６およびトラップコンデンサ７により構成されるトラッ
プ回路のトララグ周波数は、中間周波数ｉＦに共振する
ように定められている。筐た。デュアルゲートＭ ０８
−ＦＥＴＩＯの２つの入力ゲートのうち、下側全第１ゲ
ート、上側を第２ゲートとする。
第１図に示す回路の動作は次の通りである。
図示しない局部発振回路から供給される局発信号が１局
発入力端子１４に印加され、入力コンデンサ１および入
力抵抗２を介してＦＥＴ３で緩衝増幅される。ＦＥＴ３
の出力電圧は、負荷抵抗４゜結合コンデンサ５．入力抵
抗８からなるＣＲ結合回路を介して取り出され、デュア
ルグー） ＭＯ５−ＦＥＴＩＯの第２ゲートに注入され
る。
発入力端子１４に印加され、入力コンデンサ１および入
力抵抗２を介してＦＥＴ３で緩衝増幅される。ＦＥＴ３
の出力電圧は、負荷抵抗４゜結合コンデンサ５．入力抵
抗８からなるＣＲ結合回路を介して取り出され、デュア
ルグー） ＭＯ５−ＦＥＴＩＯの第２ゲートに注入され
る。
他方、ＲＦ倍信号、ＲＦ入力端子１５から、デュアルグ
ートＭＯ８−ＦＥＴＩＯの第１ゲートに印加される。デ
ュアルグー）ＭＯ８−ＦＥＴＩＯは。
ートＭＯ８−ＦＥＴＩＯの第１ゲートに印加される。デ
ュアルグー）ＭＯ８−ＦＥＴＩＯは。
これら２つの入力信号を混合増幅して、ＲＦ倍信号、２
人力信号の差の周波数のＩＰ倍信号周波数変換し、負荷
抵抗１１および出力コンデンサ１２を介して、ＩＦ出力
端子１６上に出力する。このとき、トラップコイル６お
よびトラップコンデンサ ７ か″らなるトラップ回路
は、デュアルグー）ＭＯ８−ＦＥＴＩＯの第２ゲート側
を、ＩＦ倍信号対して低インピーダンスとし、ＩＦに対
する変換利得を上げるように作用する。
人力信号の差の周波数のＩＰ倍信号周波数変換し、負荷
抵抗１１および出力コンデンサ１２を介して、ＩＦ出力
端子１６上に出力する。このとき、トラップコイル６お
よびトラップコンデンサ ７ か″らなるトラップ回路
は、デュアルグー）ＭＯ８−ＦＥＴＩＯの第２ゲート側
を、ＩＦ倍信号対して低インピーダンスとし、ＩＦに対
する変換利得を上げるように作用する。
上述し几従来回路では、混合増幅器がＭＯ８−ＦＥＴで
あるため、バイポーラトランジスタの場合よりも局発信
号の注入電圧を高くとることが望ましい。しかし、緩衝
増幅器のＦＥＴ３は抵抗負荷となっているため、電源電
圧の利用率が悪く。
あるため、バイポーラトランジスタの場合よりも局発信
号の注入電圧を高くとることが望ましい。しかし、緩衝
増幅器のＦＥＴ３は抵抗負荷となっているため、電源電
圧の利用率が悪く。
１注入電圧を大きくしようとすれば歪みを生じ易く。
スゲリアスが増大した。しかし、そのためにＦＥＴ３を
チ薗−り負荷にすれば、注入電圧を大きくとることがで
きる反面、コストも上昇するという問題があった。
チ薗−り負荷にすれば、注入電圧を大きくとることがで
きる反面、コストも上昇するという問題があった。
他方、トラップコイル６およびコンデンサ７は。
他の回路から独立してドラッグ回路に専用されているた
め、ミクサ回路を更に小型化し２部品点数を削減する要
求が強く出される・状況では、望ましいものではなかっ
た。
め、ミクサ回路を更に小型化し２部品点数を削減する要
求が強く出される・状況では、望ましいものではなかっ
た。
本発明は１以上のような状況から、緩衝増幅器の負荷抵
抗と結合コンデンサとからなるＣＢ結合回路に着目して
、これらをチ冒−り結合回路で置き換えるとともに、そ
のチョーク負荷をトラップコイルと兼用させ、同時に結
合コンデンサをトラップコンデンサと兼用させるように
したものであり９部品点数を削減し２回路を簡単化しな
がら。
抗と結合コンデンサとからなるＣＢ結合回路に着目して
、これらをチ冒−り結合回路で置き換えるとともに、そ
のチョーク負荷をトラップコイルと兼用させ、同時に結
合コンデンサをトラップコンデンサと兼用させるように
したものであり９部品点数を削減し２回路を簡単化しな
がら。
従来のもの以上の機能を実現すること全可能にするもの
である。
である。
次に２本発明を実施例にしたがって説明する。
第２図は９本発明の１実施例を示し、第１図の従来回路
を本発明により改良したものである。第２図においては
、緩衝増幅器のＦＥＴ３と混合増幅器のデュアルグー）
ＭＯ８−ＦＥＴ１０との間の結合回路が、チ四−り１８
．結合コンデンサ１９゜入力抵抗８により構成され、他
方、第１図においてＭＯ８−ＦＥＴＩＯの第２ゲートと
アースとの間に設けられていたトラップコイル６および
トラップコンデンサ７は、取除かれている。
を本発明により改良したものである。第２図においては
、緩衝増幅器のＦＥＴ３と混合増幅器のデュアルグー）
ＭＯ８−ＦＥＴ１０との間の結合回路が、チ四−り１８
．結合コンデンサ１９゜入力抵抗８により構成され、他
方、第１図においてＭＯ８−ＦＥＴＩＯの第２ゲートと
アースとの間に設けられていたトラップコイル６および
トラップコンデンサ７は、取除かれている。
第２図の回路においては、ＭＯ８−ＦＥＴＩＯの第２ゲ
ートトラツプは、結合コンデンサ１９−チョーク１８−
バイパスコンデンサ１３の回路により構成されている。
ートトラツプは、結合コンデンサ１９−チョーク１８−
バイパスコンデンサ１３の回路により構成されている。
しかし、バイパスコンデンサ１３の値は１通常、中間周
波数ＩＰに対して十分に小さなリアクタンスをもつよう
に設定されているからこれを無視することができ、実質
的には。
波数ＩＰに対して十分に小さなリアクタンスをもつよう
に設定されているからこれを無視することができ、実質
的には。
第１図におけるトラップコイル６およびトラップコンデ
ンサ７が、チョーク１８および結合コンデンサ１９によ
って代替されているものと見ることができる。
ンサ７が、チョーク１８および結合コンデンサ１９によ
って代替されているものと見ることができる。
通常１局部発振周波数に対して中間周波数ＩＰはかなり
低い値に選ばれており、たとえば輸出用のＦＭチューナ
の場合、ＲＦ倍信号周波数範囲は８８〜１０８ＭＨｚ、
中間周波数は１０．７ ＭＨｇ 、そして対応する局部
発振周波数の範囲９８．７〜１１８、７ ＭＨｚである
。そのためチョーク１８および結合コンデンサ１９を、
トラップとしそ機能する中間周波数に共振し、かつ比較
的高いＱをもつ値に設定した場合には、同時に、緩衝増
幅器のチョーク負荷として十分大きなインダクタンスと
、結合コンデンサとして適当な太きさの容量とを得るこ
とが期待できる。したがって。
低い値に選ばれており、たとえば輸出用のＦＭチューナ
の場合、ＲＦ倍信号周波数範囲は８８〜１０８ＭＨｚ、
中間周波数は１０．７ ＭＨｇ 、そして対応する局部
発振周波数の範囲９８．７〜１１８、７ ＭＨｚである
。そのためチョーク１８および結合コンデンサ１９を、
トラップとしそ機能する中間周波数に共振し、かつ比較
的高いＱをもつ値に設定した場合には、同時に、緩衝増
幅器のチョーク負荷として十分大きなインダクタンスと
、結合コンデンサとして適当な太きさの容量とを得るこ
とが期待できる。したがって。
第２図の実施例におけるＦＥＴ３は、電源電圧を中心に
変化する大きな振幅の局発信号電圧を。
変化する大きな振幅の局発信号電圧を。
ＭＯＳ−ＦＥＴＩＯの第２ゲートに注入することができ
る。ＭＯＳ−ＦＥＴＩＯは、それにより高い変換効率を
得て、従来と同様な第２ゲートのＩＦ）ラップの作用の
もとに、従来よりも大きなＩＦ倍信号出力することがで
きる。
る。ＭＯＳ−ＦＥＴＩＯは、それにより高い変換効率を
得て、従来と同様な第２ゲートのＩＦ）ラップの作用の
もとに、従来よりも大きなＩＦ倍信号出力することがで
きる。
以上述べたように９本発明によるミクサ回路は。
従来方式のものよりも少ない部品点数で従来方式以上の
性能を実現することができ、しかも低コスト化およびコ
ンパクト化の効果もあわせ有するものである。
性能を実現することができ、しかも低コスト化およびコ
ンパクト化の効果もあわせ有するものである。
第１図は従来方式によるミクサ回路の回路図。
第２図は本発明実施例によるミクサ回路の回路図である
。 図中、３はＦＥＴ、１０はデュアルグー）ＭＯＳ−ＦＥ
Ｔ、１４は局発入力端子、１５はＲＦ入力端子、１６は
ＩＰ出力端子、１８はチ冒−り、１９は結合コンデンサ
を示す。 特許出願人 アルプス電気株式会社
。 図中、３はＦＥＴ、１０はデュアルグー）ＭＯＳ−ＦＥ
Ｔ、１４は局発入力端子、１５はＲＦ入力端子、１６は
ＩＰ出力端子、１８はチ冒−り、１９は結合コンデンサ
を示す。 特許出願人 アルプス電気株式会社
Claims (1)
- 局部発振信号を緩衝増幅し、チ冒−り負荷を有する緩衝
増幅器と、該緩衝増幅器のチ璽−り負荷に接続された結
合コンデンサと、受信され比高層、波信号を第１の入力
としかつ、上記結合コンデンサを介して取出される局部
発振信号を第２の入力とし、これら二つの入力信号を混
合増幅して中間周波信号を生成する混合増幅器とをそな
え、上記緩衝増幅器のチ冒−り負荷のインダクタンスと
上記結合コンデンサの容量とを中間周波数に共振する値
に選ぶことにより、該チ璽−り負荷および結合コンデン
サを、上記混合増幅器の第２の入力における中間周波信
号のトラップとして構成することを特徴とするミクサ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12866782A JPS5919439A (ja) | 1982-07-22 | 1982-07-22 | ミクサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12866782A JPS5919439A (ja) | 1982-07-22 | 1982-07-22 | ミクサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5919439A true JPS5919439A (ja) | 1984-01-31 |
Family
ID=14990459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12866782A Pending JPS5919439A (ja) | 1982-07-22 | 1982-07-22 | ミクサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715402A1 (en) | 1994-11-29 | 1996-06-05 | Nec Corporation | Frequency mixing circuit having a low signal leakage between input signal paths |
| US5551076A (en) * | 1994-09-06 | 1996-08-27 | Motorola, Inc. | Circuit and method of series biasing a single-ended mixer |
-
1982
- 1982-07-22 JP JP12866782A patent/JPS5919439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5551076A (en) * | 1994-09-06 | 1996-08-27 | Motorola, Inc. | Circuit and method of series biasing a single-ended mixer |
| EP0715402A1 (en) | 1994-11-29 | 1996-06-05 | Nec Corporation | Frequency mixing circuit having a low signal leakage between input signal paths |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7907073B2 (en) | Variable passive components with high resolution value selection and control | |
| EP0166626B1 (en) | Frequency conversion apparatus | |
| JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
| JPH05275924A (ja) | 高周波発振回路 | |
| US5841326A (en) | Integrated oscillation circuit used for frequency conversion circuit | |
| JPS5919439A (ja) | ミクサ回路 | |
| JPH0336127Y2 (ja) | ||
| JPS61125211A (ja) | 混合増幅回路 | |
| JPH0247931A (ja) | チューナ回路 | |
| JPS61161028A (ja) | アンテナ入力回路 | |
| JP2798254B2 (ja) | 高周波増幅装置 | |
| JP3038797B2 (ja) | テレビジョンチューナ | |
| JPH0526808Y2 (ja) | ||
| JPS58989Y2 (ja) | 同調回路 | |
| JPH0724827Y2 (ja) | Ｕｈｆチューナの混合回路 | |
| JPH02104028A (ja) | 電子チューナの同調結合回路 | |
| JPS6041814A (ja) | Ｕｈｆおよびｖｈｆ領域のための同調回路 | |
| JPH061861B2 (ja) | ミキサ装置 | |
| JPS6340897Y2 (ja) | ||
| JPH0362707A (ja) | 衛星放送受信用周波数変換装置 | |
| JP3095241U (ja) | テレビジョンチューナ | |
| JPS6359610B2 (ja) | ||
| JPS63107311A (ja) | 可変周波数発振装置 | |
| JPH0628841Y2 (ja) | 多バンド受信機 | |
| JPH0510843B2 (ja) |