JPH06187268A - エラー処理方式 - Google Patents

エラー処理方式

Info

Publication number
JPH06187268A
JPH06187268A JP4339095A JP33909592A JPH06187268A JP H06187268 A JPH06187268 A JP H06187268A JP 4339095 A JP4339095 A JP 4339095A JP 33909592 A JP33909592 A JP 33909592A JP H06187268 A JPH06187268 A JP H06187268A
Authority
JP
Japan
Prior art keywords
transfer
processing
information
error
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4339095A
Other languages
English (en)
Inventor
Kazue Kobayakawa
和重 小早川
Shigeru Nagasawa
茂 長沢
Masayuki Ikeda
正幸 池田
Haruhiko Ueno
治彦 上埜
Naoki Shinjo
直樹 新庄
Teruo Uchiumi
照雄 内海
Masami Dewa
正実 出羽
Kenichi Ishizaka
賢一 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4339095A priority Critical patent/JPH06187268A/ja
Publication of JPH06187268A publication Critical patent/JPH06187268A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 本発明はエラー処理方式に関し、送信側でパ
ケット中の所定の情報にECCを付加するか所定の情報
を多重化してパケットを送信することにより、受信側で
エラーが検出された場合のリカバリ処理を確実に行うこ
とを可能とするエラー処理方式を実現することを目的と
する。 【構成】 少なくとも1つの送信側処理装置の転送処理
部(11)を、パケット中の所定の情報にECCを付加
又は多重化する手段(211,311)から構成し、少
なくとも1つの受信側の処理装置の転送処理部(11)
を、パケット中のECC又は多重化情報に基づいてエラ
ーを検出して訂正する手段(212,312)から構成
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はエラー処理方式に係り、
特に複数の処理装置が接続された構成の並列計算機シス
テムなどに適用するエラー処理方式に関する。
【0002】
【従来の技術】複数の処理装置が接続された構成の並列
計算機システムでは、1つの処理装置内の主記憶部に格
納されているデータを他の処理装置へ転送するデータ転
送が比較的頻繁に行われる。データ転送は、ヘッダとボ
ディデータとからなるパケット単位で行われる。ヘッダ
には、データの転送先である受信側処理装置、転送デー
タ量、データの転送元である送信側処理装置におけるメ
モリアクセスの属性指定、受信側処理装置におけるメモ
リアクセスの属性(リード/ライト)指定、送信側処理
装置、送信側処理装置でデータ送出中に検出した例外、
送信側処理装置が転送した転送要求キューの種別やメモ
リアドレス空間種別などに関する制御情報が含まれる。
ここで、転送要求キューとは、ヘッダをリスト形式に並
べたものを指す。尚、パケットはその終わりを示すフッ
タを有する構成でも良い。
【0003】処理装置間でデータ転送を行う場合、受信
側処理装置は受信したパケットのパリティを調べること
によりデータがエラーを含むことなく転送されたか否か
を調査している。
【0004】
【発明が解決しようとする課題】受信側処理装置がパケ
ットを受信中にエラーを検出した際、ボディデータにエ
ラーを検出したのであれば、プログラムはヘッダの制御
情報を参照することにより、ボディデータの再送を要求
したりエラーを含むボディデータを無効にするといった
リカバリ処理を行うことができる。
【0005】しかし、制御情報を含むヘッダにエラーを
検出した場合、パリティのチェックだけではエラーを含
むパケットがどの処理装置から送出されたのか、どの転
送要求キューから発信されたのか、何の例外が検出され
たのかといった重要な制御情報が失われている可能性が
ある。
【0006】このため、重要な制御情報が失われている
と、プログラムがリカバリ処理を行う際の支障となった
り、リカバリ処理が不可能となったりして、システムの
信頼性が低くなってしまうという問題点があった。
【0007】
【課題を解決するための手段】本発明になるエラー処理
方式は、各々が命令及びデータを格納する主記憶部(1
3)と、主記憶部から命令を読出して実行する命令処理
部(12)と、少なくともデータの転送先と主記憶部へ
のメモリアクセスの属性とデータの長さとに関する情報
を含むヘッダ及びボディデータからなるパケットを単位
としてデータ転送を行う転送処理部(11)とからなる
複数の処理装置(11 〜1n )と、パケットのヘッダに
含まれる情報に基づいてデータ転送を行うべき2つの処
理装置を接続するネットワーク(2)とからなり、転送
処理部(11)は主記憶部とネットワークとの間でメモ
リアクセスの属性に応じたデータ転送をパケット単位で
行うことにより並列処理を行う並列計算機システムにお
いて用いられる。
【0008】本発明では、少なくとも任意の1つの送信
側の処理装置の転送処理部(11)は第1の手段(21
1,311)を有し、少なくとも任意の1つの受信側の
処理装置の転送処理部(11)は第2の手段(212,
312)を有する。
【0009】
【作用】第1の発明によれば、第1の手段(211)は
パケット中の所定の情報にエラー・コレクション・コー
ドを付加し、第2の手段(212)はパケット中のエラ
ー・コレクション・コードに基づいてエラーを検出して
訂正する。
【0010】第2の発明によれば、第1の手段(31
1)はパケット中の所定の情報を多重化し、第2の手段
(312)はパケット中の多重化された所定の情報に基
づいてエラーを検出して訂正する。
【0011】従って、受信側の処理装置においてエラー
が検出された場合のリカバリ処理を確実に行うことがで
き、システムの信頼性を大幅に向上することが可能とな
る。
【0012】
【実施例】図1は、本発明になるエラー処理方式の各実
施例を適用し得る並列計算機システム(マルチプロセッ
サシステム)を示し、図2は処理装置の構成を示す。
【0013】図1中、並列計算機システムは大略複数の
処理装置11 〜1n と、これらの処理装置11 〜1n
接続するネットワーク2とからなる。
【0014】各処理装置1i (i=1〜n)は、図2に
示す如く、転送処理部11と、命令処理部12と、主記
憶部13とからなる。主記憶部13は、命令(プログラ
ム)とデータとを格納する。命令処理部12は、主記憶
部13から命令(プログラム)を読出して実行する。転
送処理部11は、主記憶部13とネットワーク2との間
でデータ転送をパケット単位で行う。
【0015】各パケットは、少なくともヘッダとボディ
データとからなり、前記の如く、ヘッダには少なくとも
データの転送先、主記憶部13へのメモリアクセスの属
性及びデータの長さなどの制御情報が含まれる。従っ
て、ネットワーク2は、パケットのヘッダ内の転送先を
認識して切替えを行うことにより、データ転送を行う2
つの処理装置を接続する。ネットワーク2としては、複
数のスイッチ回路(図示せず)を有する公知のネットワ
ークを使用し得る。この場合、ネットワーク2は、パケ
ットのヘッダ内の転送先(即ち、受信側処理装置)に応
じてスイッチ回路を切替えることにより、転送元(即
ち、送信側処理装置)からのボディデータの量がゼロで
なければヘッダに含まれるデータ転送におけるメモリア
クセスの属性(アクセスID)を示す情報を参照してボ
ディデータを転送先へ転送する。つまり、ボディデータ
が送信側処理装置の主記憶部13から読出されてネット
ワーク2を介して受信側処理装置の主記憶部13へ書込
まれる。
【0016】図3は、本発明の第1の実施例における転
送処理部11の一実施例を示す。転送処理部11は、ネ
ットワーク転送制御部111と、レジスタ部112と、
主記憶アクセス制御部114と、データバッファ116
と、エラー・コレクション・コード(ECC)挿入回路
211と、エラー検出及び訂正回路212とからなる。
【0017】レジスタ部112は、レジスタ112a〜
112cからなる。レジスタ112a及び112bは夫
々転送キュー書込みポインタ及び転送キュー読出しポイ
ンタを格納する。又、レジスタ112cは転送キューベ
ースアドレスを格納する。
【0018】転送キュー書込みポインタは、命令処理部
12が転送キューのどこまでのデータ転送要求をエンキ
ューしたかを示す。又、転送キュー読出しポインタは、
転送処理部11が転送キューのどこまでのデータ転送要
求に関するデータ転送処理を終了したかを示す。転送キ
ューベースアドレスは、主記憶部13上の転送キューの
先頭アドレスを示す。レジスタ部112のレジスタ11
2a〜112cは夫々命令処理部12から参照/更新可
能である。尚、レジスタ部112の数は後述する如く1
つに限定されるものではなく、並列に処理するべきユー
ザプログラムの数に対応させた数だけ設けても良い。本
実施例では、説明の便宜上、レジスタ部112が単一の
ユーザに対して設けられているものとする。
【0019】図4は、上記転送キューの構成の一実施例
を示す。図4には2パケット分のヘッダを示し、このヘ
ッダには受信処理装置を指定する情報、ボディデータ長
を示す情報、送信アドレス、受信アドレスを示す情報な
どの制御情報が含まれる。
【0020】図3中、ネットワーク転送制御部(以下、
転送制御部と言う)111は、命令処理部12からの指
令によって起動され、転送キュー読出しポインタ及び転
送キュー書込みポインタの値に応じてデータ転送処理を
開始する。又、転送制御部111は、転送パケットのヘ
ッダ及びボディデータの読出しのために主記憶アクセス
制御部114へ主記憶アクセス要求を発行すると共に、
ネットワーク2とのインタフェースを制御し、データバ
ッファ116からネットワーク2へのデータの送出を制
御する。
【0021】主記憶アクセス制御部(以下、アクセス制
御部と言う)114は、転送制御部111からの指令に
よって主記憶部13に対してアクセスを行い、主記憶部
13とデータバッファ116との間のデータ転送を制御
する。又、アクセス制御部114は、ヘッダに含まれる
制御情報により指定されたメモリアクセスの空間IDの
値に応じてアドレス変換を行い、主記憶部13に対する
アクセスアドレスを発行する。
【0022】データバッファ116は、主記憶部13と
ネットワーク2との間でデータ転送を行い際に、一時的
にデータをバッファリングする。又、データバッファ1
16は、転送制御部111及びアクセス制御部114が
必要とする主記憶部13上のデータの読み書きを行う際
に、一時的にデータをバッファリングする。
【0023】スーパバイザプログラム(OS)は、ユー
ザプログラムの実行に先立って、或いはユーザプログラ
ムの要求に従って動的に、アクセス制御部114内にア
ドレス変換情報を格納する。ユーザプログラムは、デー
タ転送要求のエンキューに先立って、データ転送要求の
受信処理装置の指定、ボディデータ長、送信アドレス、
受信アドレスなどの制御情報を、(転送キューベースア
ドレス)+(転送キュー書込みポインタ)×(ヘッダ
長)で示される主記憶部13上の位置に、パケットのヘ
ッダの形式で書込む。次に、ユーザプログラムは、転送
キュー書込みポインタをインクリメントする。その後、
ユーザプログラムは、転送キューへのデータ転送要求の
制御情報の書込みと転送キュー書込みポインタのインク
リメントとを繰り返し行い、エンキュー処理を終了す
る。
【0024】次に、送信側処理装置の転送処理部11の
全体の動作を説明する。
【0025】転送制御部111は、命令処理部12から
の指令によって起動された状態でデータ転送要求のエン
キューを待っており転送キュー書込みポインタと転送キ
ュー読出しポインタとが一致していなければ、転送制御
部111は未処理のデータ転送要求があるものとみなし
てデータ転送処理を開始し、転送パケットのヘッダを読
出すためにアクセス制御部114へ主記憶アクセス要求
を発行する。
【0026】アクセス制御部114は、主記憶アクセス
要求に応答して、レジスタ部112内のレジスタ112
c及び112bに格納されている転送キューベースアド
レスと転送キュー読出しポインタとから最も古い未処理
のデータ転送要求のパケットヘッダの主記憶部13上の
アドレスを計算し、主記憶部13に対してアクセス要求
を発行する。
【0027】主記憶部13からパケットヘッダが読出さ
れて来ると、アクセス制御部114はこのパケットヘッ
ダをデータバッファ116に格納すると共に、転送制御
部111へパケットヘッダの読出しの終了を通知する。
アクセス制御部114は引き続いてデータバッファ11
6からデータ転送要求の制御情報を取り出してパケット
ボディの主記憶部13上のアドレスを計算し、主記憶部
13に対して読出しアクセス要求を発行する。
【0028】主記憶部13からパケットボディが順次読
出されて来ると、アクセス制御部114はこのパケット
ボディを順次データバッファ116へ格納すると共に、
転送制御部111へパケットボディの読出し量を順次通
知する。
【0029】転送制御部111は、アクセス制御部11
4からパケットヘッダの読出し終了を通知されると、デ
ータバッファ116からデータ転送要求の制御情報を取
り出して、この制御情報に対して所定の検査を行い所定
の変更を加えてからデータバッファ116へ書戻す。こ
れに引き続き、転送制御部111は、パケットヘッダを
データバッファ116からネットワーク2へ送出する。
更に、転送制御部111は、アクセス制御部114から
パケットボディの読出し量を順次通知されると、データ
バッファ116に格納された分のパケットボディを順次
ネットワーク2へ送出する。
【0030】この様にしてネットワーク2へのパケット
の送出を終了すると、転送制御部111はレジスタ部1
12内のレジスタ112bに格納された転送キュー読出
しポインタをインクリメントする。これに引き続き、転
送制御部111はレジスタ112a及び112bに格納
された転送キュー書込みポインタと転送キュー読出しポ
インタとの値を検査し、未処理のデータ転送要求が残っ
ていれば次のデータ転送処理を開始する。上記の如きデ
ータ転送処理は、レジスタ112b及び112aに格納
された転送キュー読出しポインタ及び転送キュー書込み
ポインタの値が等しくなるまで繰り返される。
【0031】ECC挿入回路211は、パケット中重要
な情報にECCを付加する。パケット送信時には、上述
の如くデータバッファ116内にヘッダが存在するとデ
ータ転送要求の制御情報の検査及び変更を行うが、この
際にECC挿入回路211がECCを生成してヘッダ内
に挿入する。
【0032】ここで、重要な情報とは制御情報であり、
例えば送信側処理装置を示す制御情報である。これは、
送信側処理装置を示す情報がエラーにより失われてしま
うと、パケット中にエラーが検出されてもそのパケット
がどの処理装置から送出されたのかわからなくなってし
まうからである。本実施例では、ECCは送信側処理装
置を示す制御情報に図5に示す如く付加される。
【0033】次に、受信側処理装置の転送処理部11の
全体の動作を説明する。
【0034】転送制御部111は、命令処理部12から
の指令によって起動された状態で、転送パケットがネッ
トワーク2上にあることを検出すると、受信処理を開始
してネットワーク2からのパケットをデータバッファ1
16で受取る。パケットのヘッダがデータバッファ11
6に格納されると、転送制御部111はデータバッファ
116から制御情報を取り出して所定の検査を行うと共
に、アクセス制御部114へ主記憶アクセス要求を発行
する。
【0035】アクセス制御部114は、データバッファ
116から受信したデータ転送要求の制御情報を取り出
してパケットボディの主記憶部13内の格納先のアドレ
スを計算し、主記憶部13に対して書込みアクセス要求
を発行する。アクセス制御部114は、順次データバッ
ファ116からボディデータを読出し、主記憶部13へ
順次書込むと共に、転送制御部111へパケットボディ
の書込みを順次通知する。
【0036】転送制御部111は、アクセス制御部11
4からパケットボディの書込み量を順次通知されると、
ネットワーク2上に待機しているボディデータを順次デ
ータバッファ116で受取る。この様にして、ネットワ
ーク2上にパケットがなくなると、転送制御部111は
待ち状態となる。
【0037】エラー検出及び訂正回路212は、パケッ
ト内の重要な情報に対するエラー検出及び検出されたエ
ラーの訂正を行う。パケット受信時には、データバッフ
ァ116内にヘッダが存在すると、エラー検出及び訂正
回路212はエラーの検出を行う。重要な情報とECC
との比較によりエラーが検出されると、1ビットエラー
であれば訂正して転送制御部111へ報告するが、2ビ
ットエラーであれば訂正はできないので常に転送制御部
111へ報告する。
【0038】図6は、本発明の第2実施例における転送
処理部11の一実施例を示す。同図中、図3と同一部分
には同一符号を付し、その説明は省略する。
【0039】本実施例では、ECC挿入回路211及び
エラー検出及び訂正回路212の代わりに多重化回路3
11及びエラー検出及び訂正回路312が設けられてい
る。送信側処理装置の転送処理部11では、多重化回路
311がパケット中の重要な情報を多重化する。パケッ
トの送信時には、上述の如くデータバッファ116内に
ヘッダが存在するとデータ転送要求の制御情報の検査及
び変更を行うが、この際に多重化回路311が重要な情
報のコピーを生成してヘッダ内に挿入する。ここで、重
要な情報とは制御情報であり、例えば例外情報である。
本実施例では、例外情報のコピー〜は図5に示す如
く例外情報と共に、即ち、多重化されて、ヘッダにより
転送される。
【0040】他方、受信側処理装置の転送処理部11で
は、エラー検出及び訂正回路312がパケット内の重要
な情報に対するエラー検出及び検出されたエラーの訂正
を行う。パケット受信時には、データバッファ116内
にヘッダが存在すると、エラー検出及び訂正回路312
はエラーの検出を行う。重要な情報及びそのコピーの不
一致によりエラーが検出されると、1ビットエラーであ
れば訂正して転送制御部111へ報告する。エラーの訂
正は、例えば重要な情報及びそのコピーの多数決を求め
て訂正結果とする。このため、多数決によりエラーの訂
正をする場合は、重要な情報及びそのコピーの合計が奇
数であることが望ましい。
【0041】図3及び図6において、転送制御部111
及びアクセス制御部114の機能は、ソフトウェアで実
現できる。図7は、この場合の動作フローを示す。
【0042】図7において、ステップS1はレジスタ部
112を参照して転送キューAの転送キュー読出しポイ
ンタと転送キュー書込みポインタとの値が異なるか否か
を判定する。又、転送キューが複数ある場合、ステップ
S2はレジスタ部112を参照して転送キューBの転送
キュー読出しポインタと転送キュー書込みポインタとの
値が異なるか否かを判定する。ステップS1,S2の判
定結果がYESであると、例えば優先順位の高い方の転
送キューA又はBを選択する。
【0043】ステップS3は、アクセス制御部114に
対してヘッダ読出し要求を発行する。ステップS4は、
送出するパケットのヘッダをデータバッファ116に格
納する。ステップS5は、ECC挿入回路211を制御
して重要な情報にECCを付加してヘッダに挿入する
か、多重化回路311を制御して重要な情報を多重化し
てヘッダに挿入する。この重要な情報は、例えば送信側
処理装置、転送キューのIDなどである。
【0044】ステップS6は、パケットのヘッダをデー
タバッファ116からネットワーク2へ送出する。ステ
ップS7は、ボディアドレスを計算してアクセス制御部
114に対してボディ読出し要求を発行する。ステップ
S8は、ボディをデータバッファ116に格納し、ステ
ップS9は、ボディをデータバッファ116からネット
ワーク2へ送出する。又、ステップS10は、ボディの
転送が完了したか否かを判定する。ステップS10の判
定結果がNOであると処理はステップS7へ戻るが、Y
ESであるとステップS11へ進む。
【0045】ステップS11は、パケットのフッタをデ
ータバッファ116へ格納すると共に、ECC挿入回路
211を制御して送信中に起きた例外に関する例外情報
などの重要な情報にECCを付加してパケットのフッタ
に挿入するか、多重化回路311を制御して重要な情報
を多重化してフッタに挿入する。フッタは、ボディデー
タの後に転送されてパケットの終わりを示す。ステップ
S12は、データバッファ116からネッワーク2へ送
出する。ステップS13は、レジスタ部112内の転送
キュー読出しポインタをインクリメントし、処理はステ
ップS1,S2へ戻る。他方、ステップS1,S2の判
定結果がNOであると、ステップS14がネットワーク
2から受信したパケットのヘッダが全てデータバッファ
116に格納されたか否かを判定する。ステップS14
の判定結果がNOであると、処理はステップS1,S2
へ戻るが、YESであるとステップS15へ進む。ステ
ップS15はアクセス制御部114に対してヘッダ読出
し要求を発行する。
【0046】ステップS16は、エラー検出及び訂正回
路212又は312を制御し、ECC又は多重化情報に
基づいて受信したパケットのヘッダにエラーがあるか否
かを検出する。エラーが検出されると、ステップS17
でのマシンチェック処理によりエラーが訂正可能であれ
ば訂正すると共に、エラーがあった旨を転送制御部11
1へ報告する。他方、エラーが検出されなければ、ステ
ップS18でヘッダをデータバッファ116から主記憶
部へ転送して格納する。
【0047】ステップS19は、ボディアドレスを計算
し、ステップS20は、アクセス制御部114に対して
ボディ読出し要求を発行する。ステップS21は、ボデ
ィをデータバッファ116に格納する。又、ステップS
22は、ホディの転送が完了したか否かを判定する。ス
テップS22の判定結果がNOであると処理はステップ
S19へ戻るが、YESであるとステップS23へ進
む。
【0048】ステップS23は、エラー検出及び訂正回
路212又は312を制御し、ECC又は多重化情報に
基づいて受信したフッタにエラーがあるか否かを検出す
る。エラーが検出されると、ステップS24でのマシン
チェック処理によりエラーが訂正可能であれば訂正する
と共に、エラーがあった旨を転送制御部111へ報告す
る。他方、エラーが検出されなければ、処理はステップ
S1,S2へ戻る。
【0049】尚、図7の動作フローでは、重要な情報へ
のECCの付加又は多重化がパケットのヘッダ及びフッ
タで行われるが、これに限定されず、ヘッダ及び/又は
フッタでECCの付加又は多重化を行っても良い。
【0050】更に、パケット内の重要な情報にECCを
付加するか多重化するかは、重要な情報の大きさに依存
して決定すれば良い。重要な情報のビット数が多けれ
ば、ECCの付加を採用する方がシステムのハードウェ
ア量を少なくできる。又、重要な情報のビット数が少な
ければ、多重化を採用する方がシステムのハードウェア
量を少なくできる。
【0051】以上、本発明を実施例により説明したが、
本発明はこれらの実施例に限定されることなく、種々の
変形及び改良が可能であることは言うまでもない。
【0052】
【発明の効果】本発明によれば、パケット中の所定の情
報にECCを付加するか、或いは所定の情報を多重化す
るので、受信側処理装置においてエラーが検出された場
合のリカバリ処理を確実に行うことができ、システムの
信頼性を大幅に向上することができるので、実用的には
極めて有用である。
【図面の簡単な説明】
【図1】本発明になるエラー処理方式の各実施例を適用
し得る並列計算機システムを示すブロック図である。
【図2】並列計算機システムの処理装置の構成を示すブ
ロック図である。
【図3】処理装置の転送処理部の第1実施例を示すブロ
ック図である。
【図4】転送キューの構成の一実施例を示す図である。
【図5】ECCの付加及び情報の多重化を説明する図で
ある。
【図6】処理装置の転送処理部の第2実施例を示すブロ
ック図である。
【図7】転送処理部の転送制御部及びアクセス制御部の
動作を説明するフローチャートである。
【符号の説明】
1 〜1n 処理装置 2 ネットワーク 11 転送処理部 12 命令処理部 13 主記憶部 111 転送制御部 112 レジスタ部 114 アクセス制御部 116 データバッファ 119 優先順位選択回路 211 ECC挿入回路 311 多重化回路 212,312 エラー検出及び訂正回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上埜 治彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 新庄 直樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 内海 照雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 出羽 正実 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石坂 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 各々が命令及びデータを格納する主記憶
    部(13)と、該主記憶部から命令を読出して実行する
    命令処理部(12)と、少なくともデータの転送先と該
    主記憶部へのメモリアクセスの属性とデータの長さとに
    関する情報を含むヘッダ及びボディデータからなるパケ
    ットを単位としてデータ転送を行う転送処理部(11)
    とからなる複数の処理装置(11 〜1n )と、パケット
    のヘッダに含まれる情報に基づいてデータ転送を行うべ
    き2つの処理装置を接続するネットワーク(2)とから
    なり、該転送処理部(11)は該主記憶部と該ネットワ
    ークとの間でメモリアクセスの属性に応じたデータ転送
    をパケット単位で行うことにより並列処理を行う並列計
    算機システムにおいて、 少なくとも任意の1つの送信側の処理装置の転送処理部
    (11)はパケット中の所定の情報にエラー・コレクシ
    ョン・コードを付加する第1の手段(211)を有し、 少なくとも任意の1つの受信側の処理装置の転送処理部
    (11)はパケット中のエラー・コレクション・コード
    に基づいてエラーを検出して訂正する第2の手段(21
    2)を有することを特徴とするエラー処理方式。
  2. 【請求項2】 前記所定の情報は、送信側の処理装置に
    関する情報と送信側の処理装置が送信中に検出した例外
    情報と送信側の処理装置の操作を示す情報とからなるグ
    ループから選択された少なくとも1つの情報であること
    を特徴とする請求項1のエラー処理方式。
  3. 【請求項3】 前記所定の情報は少なくとも送信側の処
    理装置に関する情報を含み、前記第1の手段(211)
    は該所定の情報にエラー・コレクション・コードを付加
    してパケットのヘッダ及び/又はフッタ内に格納するこ
    とを特徴とする請求項1のエラー処理方式。
  4. 【請求項4】 各々が命令及びデータを格納する主記憶
    部(13)と、該主記憶部から命令を読出して実行する
    命令処理部(12)と、少なくともデータの転送先と該
    主記憶部へのメモリアクセスの属性とデータの長さとに
    関する情報を含むヘッダ及びボディデータからなるパケ
    ットを単位としてデータ転送を行う転送処理部(11)
    とからなる複数の処理装置(11 〜1n )と、パケット
    のヘッダに含まれる情報に基づいてデータ転送を行うべ
    き2つの処理装置を接続するネットワーク(2)とから
    なり、該転送処理部(11)は該主記憶部と該ネットワ
    ークとの間でメモリアクセスの属性に応じたデータ転送
    をパケット単位で行うことにより並列処理を行う並列計
    算機システムにおいて、 少なくとも任意の1つの送信側の処理装置の転送処理部
    (11)はパケット中の所定の情報を多重化する第1の
    手段(311)を有し、 少なくとも任意の1つの受信側の処理装置の転送処理部
    (11)はパケット中の多重化された所定の情報に基づ
    いてエラーを検出して訂正する第2の手段(312)を
    有することを特徴とするエラー処理方式。、
  5. 【請求項5】 前記所定の情報は、送信側の処理装置に
    関する情報と送信側の処理装置が送信中に検出した例外
    情報と送信側の処理装置の操作を示す情報とからなるグ
    ループから選択された少なくとも1つの情報であること
    を特徴とする請求項4のエラー処理方式。
  6. 【請求項6】 前記所定の情報は少なくとも送信側の処
    理装置に関する情報を含み、前記第1の手段(311)
    は該所定の情報を多重化してパケットのヘッダ及び/又
    はフッタ内に格納することを特徴とする請求項4のエラ
    ー処理方式。
JP4339095A 1992-12-18 1992-12-18 エラー処理方式 Withdrawn JPH06187268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4339095A JPH06187268A (ja) 1992-12-18 1992-12-18 エラー処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4339095A JPH06187268A (ja) 1992-12-18 1992-12-18 エラー処理方式

Publications (1)

Publication Number Publication Date
JPH06187268A true JPH06187268A (ja) 1994-07-08

Family

ID=18324218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4339095A Withdrawn JPH06187268A (ja) 1992-12-18 1992-12-18 エラー処理方式

Country Status (1)

Country Link
JP (1) JPH06187268A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016151851A (ja) * 2015-02-17 2016-08-22 富士機械製造株式会社 多重化通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016151851A (ja) * 2015-02-17 2016-08-22 富士機械製造株式会社 多重化通信装置

Similar Documents

Publication Publication Date Title
US5777987A (en) Method and apparatus for using multiple FIFOs to improve flow control and routing in a communications receiver
US5752078A (en) System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory
US8365031B2 (en) Soft error correction method, memory control apparatus and memory system
US20080240111A1 (en) Method and apparatus for writing network packets into computer memory
US8166227B2 (en) Apparatus for processing peripheral component interconnect express protocol
US5574865A (en) System for data transfer protection during module connection/disconnection onto live bus
US6170003B1 (en) Apparatus and method for communicating messages between data processing nodes using remote reading of message queues
JPH05100879A (ja) 制御情報のインテグリテイを維持するための装置及び方法
US20050144339A1 (en) Speculative processing of transaction layer packets
EP0094177B1 (en) Apparatus for direct memory-to-memory intercomputer communication
US5832233A (en) Network coupler for assembling data frames into datagrams using intermediate-sized data parcels
JPH06187268A (ja) エラー処理方式
US20030154288A1 (en) Server-client system and data transfer method used in the same system
US5790893A (en) Segmented concurrent receive/transfer interface using shared RAM storage
US5590279A (en) Memory data copying apparatus
JP4834722B2 (ja) 演算処理装置及び演算処理装置の制御方法
KR100311619B1 (ko) 분산처리 시스템에서 프로세서간 메시지 송수신 방법
JP2924783B2 (ja) リモートリード処理方法およびその装置
US5592680A (en) Abnormal packet processing system
EP1376975B1 (en) Protocol duplexer and protocol duplexing method
JP2991223B2 (ja) データ処理装置
JP2008148181A (ja) 通信装置及び通信制御方法
JPH07219796A (ja) 情報処理装置
JPH08149153A (ja) 中継計算機における仮想バッファ制御システム
EP0171940A1 (en) A direct memory access device and a method of using the device in a data transfer system

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307