JPH0618926A - 液晶表示用大型基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 単結晶半導体基板を用いた透過型アクティブ
マトリックス方式による液晶表示用大型基板を提供す
る。 【構成】 液晶アレイ部のＭＯＳトランジスタ用基板と
なる複数の単結晶半導体膜３a,３a',…は、透明基板と
しての石英基板１上にシリコン酸化膜２を介して接合し
て形成する。各単結晶半導体膜３a,３a',…夫々には、
ポリシリコン５,５',…によってゲート部を作成し、イ
オン注入を行って活性化アニール処理した後にＭＯＳト
ランジスタを形成するアイランド部を残して除去し、ゲ
ート線,ソース線８および透明電極９を形成してＭＯＳ
トランジスタを作成する。このように、大きさに限度の
ある単結晶半導体基板を複数枚透明基板に接合すること
によって透過型アクティブマトリックス方式による液晶
表示用大型基板を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶表示ディスプレ
イパネルに使用する液晶表示用大型基板およびその製造
方法に関する。

【０００２】

【従来の技術】高度情報化時代の到来を控えて、映像情
報表示用ディスプレイに平板化が強く求められている。
各種方式のフラットディスプレイのなかでも液晶表示デ
イスプレイは、軽量低消費電力の優れた特徴を持ち、そ
の有力候補である。

【０００３】特に、液晶表示ディスプレイパネルの各画
素毎に能動素子を配置したアクティブマトリックス・デ
ィスプレイパネルは、ＣＲＴ(カソード・レイ・チューブ)
に匹敵する画質を有し、高精細のフラットディスプレイ
を実現する有力技術として注目されている。

【０００４】アクティブマトリックス方式による液晶表
示ディスプレイパネルの代表的な等価回路を図１１に示
す。この等価回路の概略は、複数本の走査信号配線電極
２０,２０',２０",…および複数本のデータ信号配線電
極２１,２１',２１",…と金属酸化物半導体トランジス
タ(以下、ＭＯＳトランジスタと略称する)２２,２２,…
から成る。そして、その周辺には走査信号側駆動回路２
３およびデータ信号側駆動回路２４を有している。

【０００５】上記等価回路において、上記走査信号側駆
動回路２３から走査信号配線電極２０,２０',２０",…
に走査電圧を印加することによって、この走査電圧がゲ
ート電極に印加されたＭＯＳトランジスタ２２が導通状
態になる。この状態で、データ信号側駆動回路２４から
データ信号配線電極２１,２１',２１",…に信号電圧が
印加されると、導通状態にあるＭＯＳトランジスタ２２
のチャネルを介して透明電極端子２５,２５,…に電荷が
供給される。そうすると、上記電荷が供給された透明電
極端子２５と対向電極端子２６との間の液晶２７が分極
配向されて、その液晶２７によって構成される画素が表
示される。

【０００６】上述のようなアクティブマトリックス方式
の一つに、液晶セルの一方の基板としてガラス基板を用
い、他方の基板として単結晶シリコン基板を用い、この
単結晶シリコン基板上にＭＯＳトランジスタ・アレイを
形成したＭＯＳトランジスタ型アクティブマトリックス
方式がある。

【０００７】このＭＯＳトランジスタ型アクティブマト
リックス方式においては、単結晶シリコン基板は可視光
線領域では不透明であるために、基板の両側に偏光子を
必要とするＴＮ(ツイストネマティック)方式等のコント
ラストの高い方式には適応できない。そのために、反射
型の液晶表示ディスプレイパネルに使用される。つま
り、上記ＭＯＳトランジスタ型アクティブマトリックス
方式は、画質が悪く、暗所での使用が困難であり、応用
範囲が非常に狭いという欠点がある。

【０００８】近年、単結晶シリコン基板を透明基板に接
合し、薄膜状に加工して素子を組み込んで不要部の単結
晶シリコンを除去して形成した、透過型アクティブマト
リックス方式による液晶表示用基板が提案されている。
この単結晶シリコン基板を用いた透過型アクティブマト
リックス方式による液晶表示用基板は、ＴＮ方式による
コントラストのよい画質が得られると共に、バックライ
トの利用によって暗所での使用も良好である。したがっ
て、この液晶表示用基板はテレビジョン等にも使用可能
であり、応用範囲が非常に広い。

【０００９】上記単結晶シリコン基板を用いた透過型ア
クティブマトリックス方式による液晶表示ディスプレイ
パネルの作成には通常のＬＳＩ(大規模集積回路)技術を
利用できるので、アレイ部の素子および周辺駆動回路の
素子、更には、必要に応じてテレビジョン等のコントロ
ール回路素子等を同一基板に作製することができる。し
たがって、上記液晶表示ディスプレイパネルを用いた装
置の組み立てコストの低減および小型化に非常に有効で
ある。

【００１０】さらに、上記単結晶シリコン基板を用いた
透過型アクティブマトリックス方式による液晶表示用基
板では、単結晶シリコン基板に素子を組み込むために歩
留り良く特性の良好な素子の作成が可能である。したが
って、アモルファスシリコンやポリシリコンによって作
成する透過型アクティブマトリックス方式による液晶表
示用基板と比較して、容易に同一基板上に周辺駆動回路
の作成が可能であると共に、多数の走査線を有した画素
数の多い液晶表示ディスプレイパネルへの適用が可能で
ある。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来の単結晶シリコン基板を用いた透過型アクティブマト
リックス方式においては、単結晶半導体基板を用いるた
めにこの基板の大きさに限界があり、大型のアクティブ
マトリックス型液晶表示用基板を作成することが困難で
あるという問題がある。

【００１２】そこで、この発明の目的は、単結晶半導体
基板を用いた透過型アクティブマトリックス方式による
液晶表示用大型基板およびその製造方法を提供すること
にある。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、アクティブマトリックス型の液晶表
示用大型基板であって、透明基板に接合された複数の単
結晶半導体膜と、上記単結晶半導体膜上に形成された能
動素子を備えたことを特徴としている。

【００１４】また、第２の発明の液晶表示用大型基板
は、第１の発明の液晶表示用大型基板において、上記能
動素子が形成された単結晶半導体膜上に少なくとも能動
素子駆動用回路素子を形成したことを特徴としている。

【００１５】また、第３の発明は、アクティブマトリッ
クス型の液晶表示用大型基板の製造方法であって、透明
基板に複数枚の単結晶半導体基板を接合する工程と、上
記複数枚の単結晶半導体基板を所定の厚みにして複数の
単結晶半導体膜を形成する工程と、上記単結晶半導体膜
上に能動素子を形成する工程と、必要に応じて上記単結
晶半導体膜を所定のパターンに分離する工程を備えたこ
とを特徴としている。

【００１６】

【作用】第１の発明では、液晶セルを構成する能動素子
は透明基板上に形成された複数の単結晶半導体膜上に形
成されている。こうして、単結晶半導体膜を複数並べる
ことによって、大きさに限界のある単結晶半導体膜を用
いて大型のアクティブマトリックス型液晶表示用基板が
形成される。

【００１７】また、第２の発明では、上記能動素子が形
成された単結晶半導体膜上には、さらに少なくとも能動
素子駆動用回路素子が形成されている。こうして、大型
のアクティブマトリックス型液晶表示用基板から成る液
晶表示ディスプレイ装置が安価に小型に形成される。

【００１８】

【実施例】以下、この発明を図示の実施例により詳細に
説明する。 ＜第１実施例＞図１乃至図５は本実施例の液晶表示用大
型基板の各製造工程における断面図である。但し、図１
(b)および図４(b)は夫々図１(a)および図４(a)の断面図
に対応する平面図である。本実施例では、透明基板とし
て石英基板を用い、複数枚よりなる角形単結晶シリコン
基板を石英基板に接合した後に比較的高温度でＭＯＳト
ランジスタを形成することによって、透過型のアクティ
ブマトリックス型液晶表示用大型基板を作成する。

【００１９】先ず、図１に示すように、表面が平滑にさ
れた石英基板１上にＣＶＤ(化学蒸着)法あるいはプラズ
マＣＶＤ法によって所定の膜厚でシリコン酸化膜(ＳiＯ
₂)２を形成する。そしてさらに、その上に所定のサイズ
および所定の間隔で角形のＰ型単結晶シリコン基板３,
３',３",…を接合する。

【００２０】その際に、上記Ｐ型単結晶シリコン基板
３,３',３",…と石英基板１とをシリコン酸化膜２を介
して接合するには、次のようにして行う。すなわち、Ｐ
型単結晶シリコン基板３,３',３",…を予めシリコン酸
化膜２が形成された石英基板１上の所定の位置に並べて
おき、Ｐ型単結晶シリコン基板３,３',３",…とシリコ
ン酸化膜２とを１１００℃程度の高温度中で同時に圧接
して接合する。あるいは、各Ｐ型単結晶シリコン基板
３,３',３",…の夫々を、一枚づつ石英基板１上の所定
の位置で所定の高温度中で順次圧接して接合することも
可能である。また、所定の温度領域の基板ヒータ上で、
所定の電圧の交流パルスを印加して接合することも可能
である。

【００２１】図１においては、上記Ｐ型単結晶シリコン
基板３を直接石英基板１上のシリコン酸化膜２に接合し
ているが、各Ｐ型単結晶シリコン基板３,３',３",…の
夫々の上にシリコン酸化膜を形成しておき、このＰ型単
結晶シリコン３上のシリコン酸化膜と石英基板１上のシ
リコン酸化膜２とを接合してもよい。

【００２２】次に、上記Ｐ型単結晶シリコン基板３上を
グラインディング,ラッピングあるいはポリッシング等
によって平滑に薄く加工して、図２に示すように所定厚
さのＰ型単結晶シリコン膜３a,３a',３a",…を作成す
る。以下、上記各Ｐ型単結晶シリコン膜３a,３a',３a",
…の夫々の上に複数のＭＯＳトランジスタを形成するの
であるが、図３以降の各図においては、各Ｐ型単結晶シ
リコン膜３a,３a',３a",…の夫々の上には一つのＭＯＳ
トランジスタのみを図示して、他は省略する。

【００２３】次に、上記Ｐ型単結晶シリコン膜３a,３
a',３a",…上全面には、１０００℃程度でのＣＶＤ法等
によってゲート酸化膜となるシリコン酸化膜４,４',
４",…さらにポリシリコン膜５,５',５",…を順次形成
する。そして、ホトリソグラフィ技術や反応性イオンエ
ッチング(ＲＩＥ)法を利用した選択エッチング技術によ
って、図３に示すようなゲート部を作成する。

【００２４】その後リン(Ｐ)のイオン注入を行って所定
温度で活性化アニール処理した後、ホトリソグラフィ技
術およびフッ化硫黄(ＳＦ₆)あるいは塩化炭素(ＣＣl₄)
等を使用したＲＩＥ法によってソース部,ゲート部およ
びドレイン部を残してＰ型単結晶シリコン膜３a,３a',
３a",…およびシリコン酸化膜２を順次エッチング除去
する。そして、図４(a)に示すように、ＣＶＤ法あるい
は熱酸化法によってシリコン酸化膜６を形成する。

【００２５】ここで、上述のＰ型単結晶シリコン膜３a,
３a',３a",…除去の際においては、図４(b)に示すよう
にＭＯＳトランジスタを形成するアイランド部を残して
エッチング除去するようにしている。したがって、各Ｐ
型単結晶シリコン基板３,３',３",…夫々の境界付近は
有効部分とはならず、Ｐ型単結晶シリコン基板３,３',
３",…接合時における位置合わせ等を容易にできる。

【００２６】次に、ホトリソグラフィ技術または選択エ
ッチング技術によってポリシリコン膜５,５',５",…上
のシリコン酸化膜６における所定位置に窓開けを行った
後、基板全面にスパッタあるいは電子ビーム蒸着等によ
ってアルミニウム(Ａl),モリブデン(Ｍo)あるいはＣrＣ
uＡu等の金属膜を形成する。そして、ホトリソグラフィ
技術あるいは選択エッチング技術によって、ゲート間を
結ぶ所定パターンのゲート線となる配線電極(図示せず)
を形成する。

【００２７】こうした後に、図５に示すように、該基板
全面にＣＶＤ法によってシリコン酸化膜あるいはシリコ
ン窒化膜(ＳiＮ膜)からなる絶縁膜７を被覆し、ホトリ
ソグラフィ技術あるいは選択エッチング技術によってソ
ース部およびドレイン部の電極窓開け等を行う。そし
て、再び基板全面にスパッタあるいは電子ビーム蒸着等
によってアルミニウム,モリブデンあるいはＣrＣuＡu等
の金属膜を形成した後、ホトリソグラフィ技術あるいは
選択エッチング技術によってソース間を結ぶ所定パター
ンのソース線となる配線電極８を形成する。

【００２８】その際に、上記ゲート部のポリシリコン膜
５,５',５",…等を覆うように、所定パターン金属膜か
らなる光遮蔽層８'を形成する。この光遮蔽層８'によっ
て、液晶駆動時にＭＯＳトランジスタは光の影響を受け
ずに安定して動作し得る。

【００２９】その後、基板全面にスパッタあるいは電子
ビーム蒸着等によって錫添加酸化インジウム(ＩＴＯ)を
被覆して、ホトリソグラフィ技術あるいは選択エッチン
グ技術によって各画素に対応した所定パターンの透明電
極９を形成する。そして、必要に応じて熱処理を行い、
図５に示すような複数枚の単結晶半導体膜によって形成
された透過型のアクティブマトリックス型液晶表示用大
型基板を形成する。

【００３０】このように、本実施例においては、透明基
板としての石英基板１上に複数枚の角形のＰ型単結晶シ
リコン基板３,３',３",…を接合し、このＰ型単結晶シ
リコン基板３,３',３",…を平滑に薄く加工して所定の
厚みのＰ型単結晶シリコン膜３a,３a',３a",…を得る。
次に、こうして得られたＰ単結晶シリコン膜３a,３a',
３a",…上における画素間に位置する箇所にＭＯＳトラ
ンジスタを形成し、他の箇所のＰ型単結晶シリコン膜３
a,３a',３a",…を除去する。そして、Ｐ型単結晶シリコ
ン膜３a,３a',３a",…が除去された箇所に各画素に対応
したパターンの透明電極９を形成して透過型のアクティ
ブマトリックス型液晶表示用大型基板を形成している。

【００３１】すなわち、上記ＭＯＳトランジスタの基板
となるＰ型単結晶シリコン基板は角形の複数枚のＰ型単
結晶シリコン基板３,３',３",…を隣接して石英基板１
上に接合して形成するので、Ｐ型単結晶シリコン基板３
の枚数を増やせば透過型のアクティブマトリックス型液
晶表示用大型基板を容易に形成できる。したがって、大
きさに限界のある単結晶シリコン基板を用いて容易に液
晶表示用大型基板を作成できるのである。

【００３２】その際に、上記角形のＰ型単結晶シリコン
基板３,３',３",…の接合境界は、後に形成するＭＯＳ
トランジスタの位置でさえなければよいので、各Ｐ型単
結晶シリコン基板３,３',３",…間の位置合わせが簡単
であり、容易に液晶表示用大型基板を形成できる。さら
に、本実施例における透過型のアクティブマトリックス
型液晶表示用大型基板の製造方法によれば、単結晶シリ
コン基板にＬＳＩ製造技術を利用してＭＯＳトランジス
タを形成するので、ＭＯＳトランジスタ作成時に周辺部
に液晶アレイ駆動用回路等を容易に形成可能である。

【００３３】また、本実施例によって形成される透過型
のアクティブマトリックス型液晶表示用大型基板は、Ｍ
ＯＳトランジスタ等の素子を単結晶シリコンに組み込ん
で形成しているので高性能に形成できる。したがって、
走査線が多く、画素数が多大で繊細な画面を有する大型
の透過型のアクティブマトリックス型液晶表示用大型基
板を提供できる。

【００３４】＜第２実施例＞図６乃至図１０は本実施例
の液晶表示用大型基板の各製造工程における断面図であ
る。但し、図７(b)および図８(b)は夫々図７(a)および
図８(a)の断面図に対応する平面図である。本実施例で
は、透明基板として安価なガラス基板を用い、ガラス基
板に接合した複数枚の角形単結晶シリコン基板に比較的
低温度でＭＯＳトランジスタを形成することによって、
大型の透過型のアクティブマトリックス型液晶表示用基
板を作成する。

【００３５】先ず、図６に示すように、所定大きさの角
形のＰ型単結晶シリコン基板１０に所定の膜厚でシリコ
ン窒化膜１１およびシリコン酸化膜１２をＣＶＤ法等に
よって順次被覆する。こうして、シリコン窒化膜および
シリコン酸化膜が積層されたＰ型単結晶シリコン基板を
複数組み(図示せず)用意する。

【００３６】次に、上述のようにシリコン窒化膜および
シリコン酸化膜が積層された複数のＰ型単結晶シリコン
基板１０,１０',１０",…上のシリコン酸化膜１２,１
２',１２",…とガラス基板１３とを圧接し、所定の温度
条件下で所定の電圧を印加し、静電接合および必要に応
じた所定の熱処理によってガラス基板１３とＰ型単結晶
シリコン基板１０,１０',１０",…とを順次接合する。
その後、グラインディング,ラピッグあるいはポリッシ
ング等によってＰ型単結晶シリコン基板１０,１０',１
０",を平滑に加工し、図７に示すようにガラス基板１３
上にＰ型単結晶シリコン膜１０a,１０a',１０a",…を形
成する。

【００３７】以下、上記Ｐ型単結晶シリコン膜１０a,１
０a',１０a",…の夫々の上に複数のＭＯＳトランジスタ
を形成するのであるが、図８以降の各図においては、各
Ｐ型単結晶シリコン膜１０a,１０a',１０a",…の夫々の
上には一つのＭＯＳトランジスタのみを図示して、他は
省略する。

【００３８】図８に示すように、ホトリソグラフィ技術
あるいはＲＩＥ法等による選択エッチング技術によっ
て、ＭＯＳトランジスタを形成するアイランド部のみを
残して不要な箇所のＰ型単結晶シリコン膜１０a,１０
a',１０a",…、シリコン窒化膜１１,１１',１１",…、
および、シリコン酸化膜１２,１２',１２",…を順次除
去する。そして、上記アイランド部におけるゲート部と
なる部分にレジスト膜によるマスク１４を形成する。こ
の場合にも、各Ｐ型単結晶シリコン膜１０a,１０a',１
０a",…の隣接境界部にさえＭＯＳトランジスタが形成
されなければよいので、ガラス基板１３にＰ型単結晶シ
リコン膜１０a,１０a',１０a",…を接合する際に綿密な
位置合わせを必要とはしない。

【００３９】その後、ドレイン部およびソース部となる
箇所にイオン注入によって所定の条件でリンを打ち込
み、マスク１４を除去した後６００℃〜６５０℃程度の
ガラス基板１３が耐え得る温度で活性化熱処理を行う。
その際に、Ｐ型単結晶シリコン膜１０a,１０a',１０a",
…の下にはシリコン窒化膜１１,１１',１１",…を形成
しているために、下部のガラス基板１３からのアルカリ
等の不純物がＰ型単結晶シリコン膜１０a,１０a',１０
a",…に達することが防止され、後にＭＯＳトランジス
タ特性を不安定にすることがない。

【００４０】次に、図９に示すように、ＣＶＤ法によっ
てゲート絶縁膜となるシリコン酸化膜１５を所定の膜厚
で形成し、その後、電子ビーム蒸着あるいはスパッタ等
によって基板全面にアルミニウムあるいはモリブデン等
の金属膜を作成し、ホトリソグラフィ技術あるいは選択
エッチング技術によって所定パターンのゲート線となる
配線電極１６を作成する。そして、その上にＣＶＤ法に
よってシリコン窒化膜等からなる絶縁保護膜１７を形成
する。さらに、第１実施例の場合と同様にして、図１０
に示すようにソース線となる配線電極１８を形成する。

【００４１】この場合、上記ゲート部上の配線電極１６
は光遮蔽効果を有するので、第１実施例の場合のように
光遮蔽層を形成する必要はない。但し、配線電極１６の
幅が狭い等のためにその効果が十分でない場合には、配
線電極１８を形成する際にゲート部における絶縁保護膜
１７上に光遮蔽層を形成すればよい。

【００４２】引き続き、図１０に示すように、電子ビー
ム蒸着あるいはスパッタ等によって基板全面にＩＴＯ膜
を形成後、ホトリソグラフィ技術あるいは選択エッチン
グ技術によってドレイン電極となる透明電極１９を画素
のパターンに形成する。こうして、図１０に示すような
複数枚の単結晶半導体基板によって形成された透過型の
アクティブマトリックス型液晶表示用大型基板を形成す
る。

【００４３】このように、本実施例においては、透明基
板として安価なガラス基板１３を用い、このガラス基板
１３上に複数のＰ型単結晶シリコン膜１０a,１０a',１
０a"…を接合し、このＰ型単結晶シリコン膜１０a,１０
a',１０a"…上にＭＯＳトランジスタを形成して透過型
のアクティブマトリックス型液晶表示用大型基板を形成
している。したがって、本実施例によれば、大きさに限
界のある単結晶シリコン基板を用いて液晶表示用大型基
板を容易に且つ安価に作成できる。

【００４４】その際に、上記Ｐ型単結晶シリコン膜１０
a,１０a',１０a",…の下にはシリコン窒化膜１１,１
１',１１",…を形成している。したがって、ドレイン部
およびソース部となる箇所にイオン注入した後における
活性化熱処理の際に、下部のガラス基板１３からの不純
物がＰ型単結晶シリコン膜１０a,１０a',１０a",…に達
することが防止される。

【００４５】上記各実施例においては、Ｐ型単結晶シリ
コン基板を用いてｎチャネル型ＭＯＳトランジスタを作
成しているが、Ｎ型単結晶シリコン基板を用いてｐチャ
ネル型ＭＯＳトランジスタを作成可能であることは言う
までもない。

【００４６】第１実施例においては、上記石英基板１上
にシリコン酸化膜２を形成し、さらにＰ型単結晶シリコ
ン基板３,３',３",…を接合している。また、第２実施
例においては、単結晶シリコン基板１０上にシリコン酸
化膜１２を形成し、さらにガラス基板１３を接合してい
る。しかしながら、この発明はこれに限定されるもので
はなく、適当な温度条件を選択することによって、単結
晶シリコン基板と石英基板とをあるいは単結晶シリコン
基板とガラス基板とを直接接合することも可能である。

【００４７】第１実施例においては、イオン注入して活
性化アニール処理した後に不要なＰ型単結晶シリコン膜
３a,３a',３a",…およびシリコン酸化膜２を除去してＭ
ＯＳトランジスタを形成している。また、第２実施例に
おいては、イオン注入および活性化アニール処理前に不
要なＰ型単結晶シリコン膜１０a,１０a',１０a",…,シ
リコン窒化膜１１,１１',１１",…およびシリコン酸化
膜１２,１２',１２",…を除去してアイランド部を形成
している。しかしながら、これらの手順は自由に変更し
得ることは自明である。

【００４８】第１実施例においては石英基板１上にＰ型
単結晶シリコン膜３a,３a',３a",…を形成した状態(図
２参照)、第２実施例においてはガラス基板１３上にＰ
型単結晶シリコン膜１０a,１０a',１０a",…を形成した
状態(７図参照)から、公知の方法でＭＯＳトランジスタ
を形成している。したがって、図２あるいは図７の状態
からＣＭＯＳ(相補型金属酸化物半導体)トランジスタ,
ダイオード素子あるいはバイポーラ素子等を形成し得る
ことは容易に推考できる。

【００４９】上記各実施例においては液晶アレイ部の素
子の作成についてのみ述べている。しかしながら、この
ことから、同一Ｐ型単結晶シリコン基板上に周辺駆動回
路等やテレビジョンのコントロール回路等の他の回路を
形成可能なことは容易に理解できる。また、上記各実施
例においてはＭＯＳトランジスタに電荷蓄積のキャパシ
タ素子を付加しない場合について述べているが、必要に
応じて作成し得ることは言うまでもない。

【００５０】上記各実施例においては、角形のＰ型単結
晶シリコン基板をタイル状に並べて透過型のアクティブ
マトリックス型液晶表示用大型基板を作成する場合につ
いて述べている。しかしながら、実際には素子を形成す
る箇所に単結晶半導体膜を形成できればよいので、透明
基板に接合する単結晶半導体基板の形状や隣接状態等は
必要に応じて変更しても差し支えない。

【００５１】上記各実施例においては、単結晶半導体基
板として単結晶シリコン基板３,１０を用いる場合につ
いて説明している。しかしながら、この発明はこれに限
定されるものではなく、ＧaＡs等の他の単結晶半導体基
板も使用可能である。

【００５２】

【発明の効果】以上より明らかなように、第１の発明の
液晶表示用大型基板は、透明基板に複数の単結晶半導体
膜を接合し、この接合された単結晶半導体膜上に能動素
子を形成したので、上記透明基板に接合する単結晶半導
体膜の数を多くすれば単結晶半導体基板を用いた透過型
アクティブマトリックス方式による液晶表示用大型基板
を形成できる。したがって、この発明によれば、大きさ
に限度のある単結晶半導体膜を用いて透過型アクティブ
マトリックス方式による液晶表示用大型基板を提供でき
る。

【００５３】また、第２の発明の液晶表示用大型基板
は、能動素子が形成された単結晶半導体膜に、さらに少
なくとも能動素子駆動用回路素子を形成したので、液晶
表示用大型基板を用いた小型の液晶表示ディスプレイ装
置を安価に提供できる。

【００５４】また、第３の発明の液晶表示用大型基板の
製造方法は、透明基板に複数枚の単結晶半導体基板を接
合し、所定の厚みにして複数枚の単結晶半導体膜を形成
し、この単結晶半導体膜上に能動素子を形成して必要に
応じて上記単結晶半導体膜を所定のパターンに分離して
形成するようにしたので、上記単結晶半導体基板の枚数
を増加すれば、大きさに限度のある単結晶半導体基板を
用いて透過型アクティブマトリックス方式による液晶表
示用大型基板を容易に製造できる。

【図面の簡単な説明】

【図１】この発明の液晶表示用大型基板に係る第１実施
例の製造工程における断面図および平面図である。

【図２】図１とは異なる製造工程における断面図であ
る。

【図３】図１および図２とは異なる製造工程における断
面図である。

【図４】図１乃至図３とは異なる製造工程における断面
図および平面図である。

【図５】図１乃至図４とは異なる製造工程における断面
図である。

【図６】第２実施例の製造工程における断面図である。

【図７】図６とは異なる製造工程における断面図および
平面図である。

【図８】図６および図７とは異なる製造工程における断
面図および平面図である。

【図９】図６乃至図８とは異なる製造工程における断面
図である。

【図１０】図６乃至図９とは異なる製造工程における断
面図である。

【図１１】アクティブマトリックス方式による液晶表示
ディスプレイパネルの等価回路図である。

【符号の説明】

１…石英基板、 ２,４,６,１２,１５…シリコン酸化膜、 ３,１０…Ｐ型単結晶シリコン基板、 ３a,１０a…Ｐ
型単結晶シリコン膜、 ５…ポリシリコン膜、 ７…絶縁膜、 ８,１６,１８…配線電極、 ９,１９…透明
電極、 １１…シリコン窒化膜、 １３…ガラス基
板、 １７…絶縁保護膜。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 アクティブマトリックス型の液晶表示用
   大型基板であって、 透明基板に接合された複数の単結晶半導体膜と、上記単
   結晶半導体膜上に形成された能動素子を備えたことを特
   徴とする液晶表示用大型基板。
2. 【請求項２】 請求項１に記載の液晶表示用大型基板に
   おいて、 上記能動素子が形成された単結晶半導体膜上に少なくと
   も能動素子駆動用回路素子を形成したことを特徴とする
   液晶表示用大型基板。
3. 【請求項３】 アクティブマトリックス型の液晶表示用
   大型基板の製造方法であって、 透明基板に複数枚の単結晶半導体基板を接合する工程
   と、 上記複数枚の単結晶半導体基板を所定の厚みにして複数
   の単結晶半導体膜を形成する工程と、 上記単結晶半導体膜上に能動素子を形成する工程と、 必要に応じて、上記単結晶半導体膜を所定のパターンに
   分離する工程を備えたことを特徴とする液晶表示用大型
   基板。