JPH0619048Y2 - Data recording device - Google Patents
Data recording deviceInfo
- Publication number
- JPH0619048Y2 JPH0619048Y2 JP12896388U JP12896388U JPH0619048Y2 JP H0619048 Y2 JPH0619048 Y2 JP H0619048Y2 JP 12896388 U JP12896388 U JP 12896388U JP 12896388 U JP12896388 U JP 12896388U JP H0619048 Y2 JPH0619048 Y2 JP H0619048Y2
- Authority
- JP
- Japan
- Prior art keywords
- recording device
- data recording
- value
- gain
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【考案の詳細な説明】 <産業上の利用分野> 本考案は、オート・ゼロ手段を備えたデータ収録装置に
関するものである。DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to a data recording device having an auto-zero means.
<従来の技術> データ収録装置等において回路のオフセット誤差を自動
的に補正するために、オート・ゼロ手段が用いられる。
データ収録装置において入力を切換えるスキャナ回路に
このオート・ゼロ技術を使用する場合、各チャネル毎に
オート・ゼロを行っていると、1サイクルとして時間が
長くかかってしまうという問題がある。<Prior Art> An auto-zero means is used to automatically correct an offset error of a circuit in a data recording device or the like.
When this auto-zero technique is used for a scanner circuit that switches inputs in a data recording device, if auto-zero is performed for each channel, there is a problem that one cycle takes a long time.
<考案が解決しようとする課題> 本考案はこの様な課題を解決するためになされたもの
で、入力を切換えるスキャナ回路に適用しても高速化が
可能なオート・ゼロ回路を提供することを目的としたも
のである。<Problems to be Solved by the Invention> The present invention has been made to solve such problems, and it is an object of the present invention to provide an auto-zero circuit capable of speeding up even when applied to a scanner circuit for switching inputs. It is intended.
<課題を解決する為の手段> 本考案は上記の目的を達成するために、1サイクルの最
初のチャネルでオート・ゼロを行い、他のチャネルでは
そのゲインに対応した補正をマイクロ・プロセッサの計
算上で行うように構成したものである。以下、実施例に
付いて図を用いて詳細に説明する。<Means for Solving the Problems> In order to achieve the above-mentioned object, the present invention performs auto-zero on the first channel of one cycle, and corrects the gain corresponding to the gain on the other channels by the calculation of the microprocessor. It is configured to do the above. Hereinafter, embodiments will be described in detail with reference to the drawings.
<実施例> 図は本考案に係る装置の一実施例の接続図である。図に
おいて、1は入力端子で、図では1chから6chまで
を示してある。2は入力を切換えるスキャナで、各接点
は入力端子1に夫々接続されている。3は接点a,bを
もつ切換スイッチで、接点aは入力端子1の各H(ハ
イ)側端子に、接点bはL(ロウ)側端子に夫々接続さ
れている。L側端子及び切換スイッチ3における接点b
は共通電位COMに接続されている。4は演算増幅器4
1と抵抗素子42及び複数個のスイッチ43a〜43n
よりなる増幅回路である。前記した切換スイッチ3は演
算増幅器41の一方の入力端子に接続されている。抵抗
素子42は演算増幅器41の出力端子と共通電位COM
の間に接続され、スイッチ43a〜43nは演算増幅器
4の他方の入力端子と抵抗素子42の各分圧点間に接続
されている。スイッチ43a〜43nを閉じると、その
閉じたスイッチに応じて各分圧抵抗が演算増幅器41の
帰還回路に接続され、これにより増幅回路4のゲインが
Aa〜Anに変わるようになっている(Aa<Ab…<
An)。5は演算増幅器41のオフセット電圧を示すも
のである。<Embodiment> FIG. 1 is a connection diagram of an embodiment of the device according to the present invention. In the figure, 1 is an input terminal, and in the figure, 1 to 6 channels are shown. Reference numeral 2 is a scanner for switching the input, and each contact is connected to the input terminal 1, respectively. Reference numeral 3 denotes a changeover switch having contacts a and b. The contact a is connected to each H (high) side terminal of the input terminal 1, and the contact b is connected to each L (low) side terminal. L-side terminal and contact b in changeover switch 3
Are connected to a common potential COM. 4 is an operational amplifier 4
1, a resistance element 42, and a plurality of switches 43a to 43n
It is an amplifier circuit composed of. The changeover switch 3 is connected to one input terminal of the operational amplifier 41. The resistance element 42 is connected to the output terminal of the operational amplifier 41 and the common potential COM.
The switches 43a to 43n are connected between the other input terminal of the operational amplifier 4 and each voltage dividing point of the resistance element 42. When the switches 43a to 43n are closed, the voltage dividing resistors are connected to the feedback circuit of the operational amplifier 41 in accordance with the closed switch, whereby the gain of the amplifier circuit 4 changes to Aa to An (Aa. <Ab ... <
An). Reference numeral 5 indicates the offset voltage of the operational amplifier 41.
6はアナログ・ディジタル変換器、7はマイクロ・プロ
セッサで、増幅回路4の出力端子はアナログ・ディジタ
ル変換器6を介してマイクロ・プロセッサ7に接続され
ている。マイクロ・プロセッサ7はスキャナ−2と切換
スイッチ3及び増幅回路4におけるスイッチ43a〜4
3nの切換操作を司どると共に、入力端子1に加えられ
る入力信号に対応した測定信号を出力するための制御を
行う。この様な構成のデータ収録装置の動作を説明する
と次の如くなる。Reference numeral 6 is an analog / digital converter, 7 is a microprocessor, and the output terminal of the amplifier circuit 4 is connected to the microprocessor 7 via the analog / digital converter 6. The microprocessor 7 includes the scanner-2, the changeover switch 3 and the switches 43a to 4 in the amplifier circuit 4.
In addition to controlling the switching operation of 3n, control for outputting a measurement signal corresponding to the input signal applied to the input terminal 1 is performed. The operation of the data recording device having such a configuration will be described below.
初めに、マイクロ・プロセッサ7により切換スイッチ3
を接点b側に閉じ、かつ増幅回路4におけるスイッチ4
3a〜43nをこの増幅回路が最高のゲインAnになる
ように、スイッチ43nをとじる。この時,増幅回路4
を含む回路上のオフセットの値(Xとする)はマイクロ
・プロセッサ7に設けられたメモリーにストアされる。
次に、切換スイッチ3を接点a側に閉じ、かつスキャナ
−2の1chの接点を閉じると共に、増幅回路4におけ
るスイッチ43a〜43nをこの増幅回路4のゲインが
測定するゲイン(例えばAa)になるように、スイッチ
43aを閉じる。これにより、入力信号は増幅回路4で
Aa倍され、そのAa倍された出力がアナログ・ディジ
タル変換器6でディジタル信号に変換されてマイクロ・
プロセッサ7のメモリーにストアされる。First, the changeover switch 3 by the microprocessor 7
To the contact b side, and the switch 4 in the amplifier circuit 4
The switches 43n are closed so that the amplifier circuits 3a to 43n have the highest gain An. At this time, the amplifier circuit 4
The value of the offset (denoted as X) on the circuit including is stored in the memory provided in the microprocessor 7.
Next, the changeover switch 3 is closed to the contact a side, the 1ch contact of the scanner-2 is closed, and the switches 43a to 43n in the amplifier circuit 4 become the gain (for example, Aa) measured by the gain of the amplifier circuit 4. Thus, the switch 43a is closed. As a result, the input signal is multiplied by Aa in the amplifier circuit 4, and the output multiplied by Aa is converted into a digital signal by the analog / digital converter 6 to generate a micro signal.
It is stored in the memory of the processor 7.
次に、2ch以下の測定をする場合、増幅回路4のゲイ
ンを変えても(例えば、スイッチ43bを閉じ、ゲイン
をAbに変えた場合)、切換スイッチ3は接点a側に閉
じたままとして2chの測定を行う。2chの入力信号
はAb倍された後、ディジタル信号に変換され、マイク
ロ・プロセッサ7のメモリーにストアされる。以下、同
様にして入力チャネル毎にゲインを変えて6chまでの
測定を行う。この様に6chの入力測定が終わったな
ら、マイクロ・プロセッサ7は以下の補正演算を行い、
オフセット5による誤差を補正する。Next, when measuring 2 ch or less, even if the gain of the amplifier circuit 4 is changed (for example, when the switch 43b is closed and the gain is changed to Ab), the changeover switch 3 remains closed on the contact a side and Measure. The input signal of 2ch is multiplied by Ab, converted into a digital signal, and stored in the memory of the microprocessor 7. Hereinafter, similarly, the gain is changed for each input channel, and the measurement is performed up to 6 channels. When the input measurement of 6ch is completed in this way, the microprocessor 7 performs the following correction calculation,
The error due to the offset 5 is corrected.
測定チャネルが1chの場合、 アナログ・ディジタル変換器6の出力 −(Aa/An)・X…(1) 測定チャンネルが2chの場合 アナログ・ディジタル変換器6の出力 −(Ab/An)・X…(2) 以下同様に、 測定チャンネルが6chの場合 アナログ・ディジタル変換器6の出力 −(Af/An)・X…(3) (1)〜(3)から明らかなように、増幅回路4のオフ
セット値をこの増幅回路4の最高ゲインAnにして測定
したのち、マイクロ・プロセッサ7によりこのオフセッ
ト値の実際の測定ゲインAに対する割合を求め、その求
めた値を実際の測定値であるアナログ・ディジタル変換
器の出力から引き算するように構成したので、入力チャ
ネル毎に異なったゲイン設定を行っても、補正用オフセ
ットの測定を最高ゲインで1回のみ測定すれば全チャネ
ルに対するオフセット誤差を自動的に補正することがで
きる。When the measurement channel is 1ch, the output of the analog / digital converter 6- (Aa / An) .X ... (1) When the measurement channel is 2ch, the output of the analog / digital converter 6- (Ab / An) .X ... (2) Similarly, when the number of measurement channels is 6 ch. Output of analog-digital converter 6- (Af / An) .X ... (3) As is clear from (1) to (3), After measuring the offset value with the maximum gain An of the amplifier circuit 4, the microprocessor 7 calculates the ratio of the offset value to the actual measurement gain A, and the calculated value is the analog digital value which is the actual measurement value. Since it is configured to subtract from the output of the converter, even if different gain settings are made for each input channel, the correction offset is measured once at the maximum gain. If only the measurement is performed, the offset error for all channels can be automatically corrected.
<本考案の効果> 以上説明したように、本考案においては多チャンネルの
データ集録装置において、入力チャネル毎にオートゼロ
を行う必要がなく、その分だけ高速化された入力手段を
持つデータ集録装置を得ることができる。<Effects of the Present Invention> As described above, according to the present invention, in the multi-channel data acquisition device, it is not necessary to perform the auto-zero for each input channel, and the data acquisition device having the input means speeded up by that much is provided. Obtainable.
図は本考案に係るデータ収録装置の一実施例の接続図で
ある。 1……入力端子、2……スキャナ、3……切換スイッ
チ、4……ゲイン可変の増幅器、6……アナログ・ディ
ジタル変換器、7……マイクロ・プロセッサ。FIG. 1 is a connection diagram of an embodiment of a data recording device according to the present invention. 1 ... Input terminal, 2 ... Scanner, 3 ... Changeover switch, 4 ... Gain variable amplifier, 6 ... Analog-digital converter, 7 ... Microprocessor.
Claims (1)
路を介してディジタル信号に変換したのちマイクロ・プ
ロセッサに取込んで測定するようにした多点データ収録
装置において、測定に先立って前記増幅回路のゲインを
最高値Anに設定すると共にこの増幅回路の入力端子を
共通電位点に接続してその時の前記ディジタル信号の値
Xを求めたのち、この値Xを基にして入力チャネル毎に
前記マイクロ・プロセッサで以下の補正演算を行うこと
によりオフセット誤差を除去するオート・ゼロ手段を有
する多点データ収録装置。 ディジタル信号の値−(A/An)・X 但し、A;測定時の前記増幅回路のゲイン1. A multipoint data recording device, wherein multichannel inputs are converted into digital signals through a variable gain amplifying circuit and then taken into a microprocessor for measurement. Is set to the maximum value An and the input terminal of this amplifier circuit is connected to a common potential point to obtain the value X of the digital signal at that time. Based on this value X, the micro A multi-point data recording device having an auto-zero means for removing offset error by performing the following correction calculation in the processor. Digital signal value- (A / An) · X, where A: gain of the amplifier circuit at the time of measurement
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12896388U JPH0619048Y2 (en) | 1988-09-30 | 1988-09-30 | Data recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12896388U JPH0619048Y2 (en) | 1988-09-30 | 1988-09-30 | Data recording device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250617U JPH0250617U (en) | 1990-04-09 |
| JPH0619048Y2 true JPH0619048Y2 (en) | 1994-05-18 |
Family
ID=31382791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12896388U Expired - Lifetime JPH0619048Y2 (en) | 1988-09-30 | 1988-09-30 | Data recording device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619048Y2 (en) |
-
1988
- 1988-09-30 JP JP12896388U patent/JPH0619048Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250617U (en) | 1990-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3309380B2 (en) | Digital measuring instrument | |
| JP2543177B2 (en) | Clamping device and automatic gain control device | |
| JPH0619048Y2 (en) | Data recording device | |
| KR100511706B1 (en) | Analog input module of programmable logic controller | |
| JPS5912719Y2 (en) | Input switching circuit | |
| JP3428109B2 (en) | Position detection device | |
| JPS5866869A (en) | Digital voltmeter | |
| JP2626100B2 (en) | Multi-point measuring device | |
| JPH0537248Y2 (en) | ||
| JP3114541B2 (en) | Accuracy adjustment method for analog-to-digital conversion circuit | |
| JPH09159704A (en) | Resistance meter calibration device | |
| JP2968380B2 (en) | Input measuring device | |
| JP2001133488A (en) | AC voltage measuring device and method | |
| JP2002064349A (en) | Analog signal input device | |
| JP2606813B2 (en) | Ideal output processor for operational amplifier | |
| JPH01193653A (en) | Power source apparatus for measuring machine | |
| JPH0215128Y2 (en) | ||
| JPH0342613Y2 (en) | ||
| JPH04326806A (en) | Programmable-gain amplifier | |
| JPS6290549A (en) | Measuring instrument input circuit | |
| JPS6022846B2 (en) | automatic level setting device | |
| JPH0546090Y2 (en) | ||
| SU1126883A1 (en) | Logarithmic resistance converter | |
| JPH0637449Y2 (en) | Reference voltage generator | |
| JPH01184699A (en) | Sample and hold circuit |