JPH061920B2 - Time division multiplex communication system - Google Patents

Time division multiplex communication system

Info

Publication number
JPH061920B2
JPH061920B2 JP62142496A JP14249687A JPH061920B2 JP H061920 B2 JPH061920 B2 JP H061920B2 JP 62142496 A JP62142496 A JP 62142496A JP 14249687 A JP14249687 A JP 14249687A JP H061920 B2 JPH061920 B2 JP H061920B2
Authority
JP
Japan
Prior art keywords
timing
frame
burst
switch
station
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62142496A
Other languages
Japanese (ja)
Other versions
JPS63305631A (en
Inventor
広信 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62142496A priority Critical patent/JPH061920B2/en
Publication of JPS63305631A publication Critical patent/JPS63305631A/en
Publication of JPH061920B2 publication Critical patent/JPH061920B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は、時分割多重通信方式において、 加入者側で自局の割当てタイミングに位相を合わせる等
のスイッチ操作によるチャタリング送出や電圧変動によ
り、他の加入者回線でデータ誤りを生じてしまう従来の
問題点を解決するため、フレームフォーマット上におい
てフレームタイミング又はバーストタイミングの直後又
は直前に空白ビットを設け、上記スイッチ操作によって
得られる制御信号をフレームタイミング又はバーストタ
イミングに同期して発生させることにより、 いかなるタイミングがスイッチ操作を行なってもこのス
イッチ操作によるチャタリングや電圧変動を上記空白ビ
ットでのみ発生させ、データ送出期間においてデータ誤
りを生じないようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention is a time-division multiplex communication system, in which a subscriber side sends a chattering signal by a switch operation such as matching a phase with an allocation timing of the own station, or a voltage fluctuation causes another subscriber. In order to solve the conventional problem that a data error occurs on the line, a blank bit is provided immediately after or immediately before the frame timing or burst timing on the frame format, and the control signal obtained by the above switch operation is set to the frame timing or burst timing. By synchronizing with the blank bits, the chattering and the voltage fluctuation due to the switch operation are generated only in the blank bit even if the switch operation is performed at any timing so that the data error does not occur during the data transmission period. .

〔産業上の利用分野〕[Industrial application field]

本発明は、時分割多重通信方式、特に加入車側で行なう
位相合わせやビット合わせ等のスイッチ(機械的接触に
よって作動される)の切換操作方式に関する。時分割多
重通信方式は、第5図に示す如く、基地局1において各
加入者2a,2b,…のデータ送出割合てタイミング
(以下、割当てタイミングという)を時分割的に設定
し、各加入者2a,2b,…は基地局1から送られてく
るフレームタイミング(例えば1msの周期)を基準にし
て自局の割当てタイミングを検出し、この割当てタイミ
ングに対応してデータを基地局1に送出する。
The present invention relates to a time division multiplex communication system, and more particularly to a switching operation system of switches (operated by mechanical contact) for phase adjustment, bit adjustment, etc., performed on the side of a subscriber vehicle. In the time division multiplex communication system, as shown in FIG. 5, the base station 1 sets the timing (hereinafter referred to as allocation timing) in a time division manner at the data transmission rate of each subscriber 2a, 2b ,. 2a, 2b, ... Detect the allocation timing of the own station with reference to the frame timing (for example, a cycle of 1 ms) sent from the base station 1, and send data to the base station 1 corresponding to this allocation timing. .

例えば、第6図のフレームフォーマットに示す如く、フ
レームの開始位置をフレームタイミングFTで指示し、
フレーム内で各局のデータ送出タイミングをバーストタ
イミングBTで指示し、割当てタイミングが各加入者2
a,2b,…毎に時分割的に基地局1側において設定さ
れており、各加入者2a,2b,…では夫々基地局1か
ら送られてくるフレームタイミングFTを基準にして自
局の割当てタイミング(バーストタイミング)をカウン
タ等によって検出し、これにより、自局(CH,CH
,…)のバーストタイミングBTに合わせて自局のデ
ータを送出する。この場合、割当てタイミングは各加入
者毎に異なり、スイッチ操作でカウンタのカウント設定
値を適当に切換えることにより、自局の割当てタイミン
グを合わせる。割当てタイミングは時分割的に設定され
ているので、フレームフォーマット上では各加入者2
a,2b,…の送出データも第6図に示すように時分割
的になる。
For example, as shown in the frame format in FIG. 6, the start position of the frame is designated by the frame timing FT,
In the frame, the data transmission timing of each station is designated by the burst timing BT, and the allocation timing is set to each subscriber 2
.. are set on the base station 1 side in a time-divisional manner for each of a, 2b, ..., And each subscriber 2a, 2b, ... Assigns its own station based on the frame timing FT sent from the base station 1, respectively. The timing (burst timing) is detected by a counter or the like, and as a result, the own station (CH a , CH
b , ...) Transmits data of its own station at the burst timing BT. In this case, the allocation timing is different for each subscriber, and the allocation timing of the own station is adjusted by appropriately changing the count set value of the counter by operating the switch. Since the allocation timing is set in a time division manner, each subscriber 2
The transmission data of a, 2b, ... Are also time-divisional as shown in FIG.

このような時分割多重通信方式は、同一周波数を多数の
加入者が利用するもので、特に、近年では隣接チャンネ
ルのサービスと並行して新たな多くの加入者回線を設定
したいという要求がある。そこで、各加入者側で前記位
相合わせや、ビット合わせ、ループバック操作等の機械
的接触を伴うスイッチ操作を行なった場合、他の加入者
回線に対して異常な信号をそ送出してはならないという
条件があり、このために、スイッチ操作に伴うチャタリ
ングや電圧変動を起さないスイッチ切換方式が必要とさ
れる。
In such a time division multiplex communication system, a large number of subscribers use the same frequency, and in particular, in recent years, there is a demand for setting up many new subscriber lines in parallel with services of adjacent channels. Therefore, when each subscriber performs the above-mentioned phase adjustment, bit adjustment, or switch operation involving mechanical contact such as loopback operation, an abnormal signal should not be sent to other subscriber lines. Therefore, a switch switching system that does not cause chattering or voltage fluctuation due to switch operation is required for this purpose.

〔従来の技術〕[Conventional technology]

第7図は従来方式に用いられるスイッチ回路の回路図を
示す。同図中、3は自局のバーストタイミングがフレー
ムタイミングから数えて何ビット目かを設定して位相合
わせ、ビット合わせ等の各操作を行なう機械的接触によ
って作動されるスイッチで、このスイッチ3のオンによ
り、フレームタイミングFTの周期(1ms)より短い周
期(例えば60ns)のクロックに同期してカウント設定
値切換え制御信号が出力される。この切換え制御信号に
より各加入者2a,2b,…に設けられているカウンタ
のカウント設定値が切換え設定され、前述の如く、カウ
ンタはフレームタイミングFTを基準にして自局に設定
されている各カウント設定値に至る迄カウントを行なっ
て自局の割当てタイミングを検出し、データ送出回路か
ら自局のバーストタイミングBTに合わせて自局のデー
タを送出する。
FIG. 7 shows a circuit diagram of a switch circuit used in the conventional system. In the figure, 3 is a switch which is operated by mechanical contact for setting each bit of the burst timing of the own station counting from the frame timing and performing each operation such as phase adjustment and bit adjustment. When turned on, the count set value switching control signal is output in synchronization with the clock having a cycle (for example, 60 ns) shorter than the cycle (1 ms) of the frame timing FT. By this switching control signal, the count set values of the counters provided for the respective subscribers 2a, 2b, ... Are switched and set, and as described above, the counters set the respective counts set in the own station based on the frame timing FT. Counting is performed until reaching the set value, the allocation timing of the own station is detected, and the data of the own station is transmitted from the data transmission circuit at the burst timing BT of the own station.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来方式は、スイッチ3の操作によって得られる切
換え制御信号の出力タイミングは特に規定されておら
ず、第6図に示すフレームフォーマット上どのタイミン
グで生じるかわからない。
In the above-mentioned conventional method, the output timing of the switching control signal obtained by operating the switch 3 is not particularly specified, and it is not known at what timing in the frame format shown in FIG.

従って、スイッチ操作によるチャタリングや電圧変動等
が加入者回線のデータ送出タイミングに発生すると、上
記チャタリンクや電圧変動がスイッチ3を後続回路に動
作不安定をもたらし、例えばノイズが他の加入者回線の
送出データに混入してエラーを発生させたり、バースト
タイミングが不安定になり受信側でエラーが発生すると
いう問題があった。このスイッチ操作によるチャタリン
グ発生のタイミングは、切換え時の動作速度によっても
種々である。
Therefore, if chattering, voltage fluctuation, or the like due to switch operation occurs at the data transmission timing of the subscriber line, the chatter link or voltage fluctuation causes switch 3 to become unstable in subsequent circuits, and noise, for example, on other subscriber lines. There was a problem that an error occurred when mixed with the transmitted data, or the burst timing became unstable and an error occurred on the receiving side. The timing at which chattering occurs due to this switch operation also varies depending on the operating speed at the time of switching.

本発明は上記の点に鑑みなされたもので、スイッチ操作
に伴なうチャタリングや電圧変動を空白ビット期間で発
生させることにより、他の加入者回線のデータにエラー
が発生したり、受信側でエラーが発生することを防止す
る時分割多重通信方式を提供することを目的とする。
The present invention has been made in view of the above points, and by causing chattering and voltage fluctuations associated with switch operation during a blank bit period, an error may occur in the data of another subscriber line, or at the receiving side. An object of the present invention is to provide a time division multiplex communication system that prevents an error from occurring.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明方式の原理ブロック図を示す。同図中、
15は各加入者における例えば割当てタイミングを切換
えるカウンタ等の切換設定部、16は切換設定部を初め
とする機械的接触の伴う全てのスイッチ操作によって得
られる切換制御信号の同期をとっている。
FIG. 1 shows a block diagram of the principle of the method of the present invention. In the figure,
Reference numeral 15 designates a switching setting section such as a counter for switching the allocation timing of each subscriber, and 16 synchronizes a switching control signal obtained by all switch operations involving mechanical contact including the switching setting section.

本発明方式は、フレームフォーマット上においてフレー
ムタイミングFT又は各バーストタイミングBTの直後
のタイミング、又は、フレームタイミングFT又は各バ
ーストタイミングBTの直前のタイミングに空白ビット
期間(DC)を設け、 スイッチ部16は切換制御信号をフレームタイミングF
T又は各バーストタイミングBTに同期して発生させて
該切換制御信号発生に伴う異常信号を上記空白ビット期
間(DC)で発生させ、 上記空白ビット期間(DC)をドントケアにするか、又
は、上記空白ビット期間(DC)パルスマスクして該異
常信号を送出しないようにする。
According to the method of the present invention, a blank bit period (DC) is provided at a timing immediately after the frame timing FT or each burst timing BT on the frame format, or at a timing immediately before the frame timing FT or each burst timing BT. Switch control signal to frame timing F
T or each burst timing BT to generate an abnormal signal accompanying the generation of the switching control signal in the blank bit period (DC), and the blank bit period (DC) is don't care, or Blank bit period (DC) pulse masking is performed to prevent the abnormal signal from being transmitted.

〔作用〕[Action]

スイッチ部16のスイッチを切換操作するとフレームタ
イミングFT又は各バーストタイミングBTに同期して
切換制御信号が取出され、これにて切換設定部15が切
換設定されて各加入者における割当てタイミング(バー
ストタイミングBT)が検出される。この場合、切換制
御信号発生に伴うチャタリングや電圧変動はフレームフ
ォーマットに設けられた空白ビット期間DCにおいて生
じ、これにより、データに誤りを発生させることはな
い。
When the switch of the switch unit 16 is switched, a switching control signal is taken out in synchronization with the frame timing FT or each burst timing BT, whereby the switching setting unit 15 is switched and set, and the allocation timing for each subscriber (burst timing BT ) Is detected. In this case, chattering and voltage fluctuations due to the generation of the switching control signal occur in the blank bit period DC provided in the frame format, and thus no error occurs in the data.

〔実施例〕〔Example〕

第2図は本発明方式に用いられる各加入者側の回線終端
装置の要部のブロック図を示す。同図中、4はスイッチ
回路で、自局のバーストタイミングがフレームタイミン
グから数えて何ビット目かを設定するスイッチ3,抵抗
5,インバータ6,基地局1からの例えばフレームタイ
ミングFTとのタイミング調整を行なう例えばフリップ
フロップ等のタイミング調整器7,アンドゲート8にて
構成されている。第1図の原理ブロック図ではスイッチ
回路16として示す。スイッチ回路4は後述の如くフレ
ームタイミングFTに同期して切換え制御信号を出力す
るが、この切換え制御信号の発生タイミングはフレーム
フォーマット上各加入者2a,2b,…全て同一であ
る。
FIG. 2 shows a block diagram of the main part of the line terminating device on the side of each subscriber used in the system of the present invention. In the figure, 4 is a switch circuit, which adjusts the timing with the switch 3, the resistor 5, the inverter 6, and the frame timing FT from the base station 1, for setting the bit number of the burst timing of the local station counted from the frame timing. A timing adjuster 7 such as a flip-flop and an AND gate 8 for performing In the principle block diagram of FIG. 1, it is shown as a switch circuit 16. The switch circuit 4 outputs a switching control signal in synchronization with the frame timing FT as described later, but the generation timing of this switching control signal is the same for all the subscribers 2a, 2b, ... In the frame format.

9はカウンタで、スイッチ回路4からの切換え制御信号
によってカウント設定値が切換え設定され、フレームタ
イミングFTを基準として自局に設定されているカウン
ト設定値迄クロックをカウントして自局の割当てタイミ
ングに対応したバーストタイミングBT信号を出力す
る。第1図の原理ブロック図では切換設定部15として
示す。10はデータ送出回路で、バーストタイミングB
T信号と自局端末機(例えば電話機、コンピュータ等)
からのデータとを合わせて基地局1へ送出する。
Reference numeral 9 denotes a counter, the count setting value of which is switched and set by a switching control signal from the switch circuit 4, and the clock is counted up to the count setting value set in the own station with reference to the frame timing FT to determine the allocation timing of the own station. The corresponding burst timing BT signal is output. In the principle block diagram of FIG. 1, it is shown as the switching setting unit 15. 10 is a data transmission circuit, which is a burst timing B
T signal and local station (eg, telephone, computer, etc.)
And sends it to the base station 1 together.

一方、第3図は本発明方式のフレームフォーマットの一
実施例を示す。同図中、DCは空白ビット(ドントケア
部)で、例えば、フレームタイミングFTの次のタイミ
ングに設けられている。この空白ビット期間は、後述の
スイッチ3の操作によって発生するチャタリングや電圧
変動が収束する迄の時間に設定されている。この場合、
1フレーム当り、1つのフレームタイミングFT,空白
ビットDC,この他に各加入者の割当てタイミングに応
じた各バーストタイミングBT,各加入者割当てのデー
タ、無線保守ビット等よりなる。
On the other hand, FIG. 3 shows an embodiment of the frame format of the present invention. In the figure, DC is a blank bit (don't care part), and is provided, for example, at the timing next to the frame timing FT. The blank bit period is set to the time until the chattering and the voltage fluctuation caused by the operation of the switch 3 described later converge. in this case,
One frame timing FT, a blank bit DC, each burst timing BT corresponding to each subscriber's allocation timing, data assigned to each subscriber, radio maintenance bits, and the like are included in each frame.

なお、空白ビットDCは上記のようにフレームタイミン
グFTの直後のタイミングに設ける他、各バーストタイ
ミングBTの直後のタイミングに夫々設けたり、又、い
ずれか1つのバーストタイミングBTの直後のタイミン
グに設けてもよく、更に、フレームタイミングFT又は
バーストタイミングBTの夫々直前に設けてもよい。
The blank bit DC is provided at the timing immediately after the frame timing FT as described above, at the timing immediately after each burst timing BT, or at the timing immediately after any one burst timing BT. Alternatively, they may be provided immediately before the frame timing FT or the burst timing BT, respectively.

ここで、第4図に示すタイムチャートと合わせて本発明
方式の動作について説明する。一般に、スイッチ操作は
1回のみ行なわれるのではなく、数回にわたって行なわ
れる。例えば1回目のスイッチ操作として、第2図中ス
イッチ3を第4図(A)の時刻tで行なったとする。
第7図に示す従来方式であればスイッチ3の操作に同期
して直ちに切換え制御信号が出力されるが、本発明方式
ではスイッチ3の操作時点では未だ切換え制御信号は出
力されない。
Here, the operation of the method of the present invention will be described together with the time chart shown in FIG. Generally, the switch operation is performed not only once but several times. For example, assume that the switch 3 in FIG. 2 is operated at time t 1 in FIG. 4A as the first switch operation.
In the conventional method shown in FIG. 7, the switching control signal is output immediately in synchronization with the operation of the switch 3, but in the method of the present invention, the switching control signal is not yet output at the time of operating the switch 3.

スイッチ3の操作によって得られる信号はタイミング調
整器7に供給され、フレームタイミングFT(第4図
(A))のタイミングに同期した信号とされ、アンドゲ
ート8を介して切換え制御信号としてカウンタ9に供給
される。カウンタ9はこの切換え制御信号によってその
カウント設定値を切換え設定され、フレームタイミング
FTを基準にして自局に設定されたカウント設定値まで
クロックをカウントし、前述のように位置合わせを行な
う。
The signal obtained by operating the switch 3 is supplied to the timing adjuster 7 to be a signal synchronized with the timing of the frame timing FT (FIG. 4 (A)), and is supplied to the counter 9 as a switching control signal via the AND gate 8. Supplied. The counter 9 has its count set value switched and set by this switch control signal, counts clocks up to the count set value set in its own station with reference to the frame timing FT, and performs alignment as described above.

上記切換え制御信号は必ずフレームタイミングFTに同
期して発生するので、スイッチ操作をどの時点で行なっ
ても制御信号発生に伴うチャタリングや電圧変動はフレ
ームフォーマット上第3図に示すように必ず空白ビット
DCで発生することになる。この場合、各加入者とも全
てフレームタイミングFTに同期した空白ビットDC期
間でチャタリングが発生する。
Since the switching control signal is always generated in synchronization with the frame timing FT, chattering and voltage fluctuation due to the generation of the control signal will always occur as a blank bit DC as shown in FIG. Will occur in. In this case, chattering occurs in each subscriber in the blank bit DC period synchronized with the frame timing FT.

従って、データ送出回路10から送出される信号として
は、第4図(B)に示す如く、空白ビット期間でのみノ
イズや電圧変動を生じ、データ送出期間ではノイズや電
圧変動を生じない。これにより、他の加入者回線のデー
タに誤りを発生させることはない。
Therefore, as shown in FIG. 4B, the signal transmitted from the data transmission circuit 10 causes noise and voltage fluctuation only in the blank bit period, and does not generate noise and voltage fluctuation in the data transmission period. As a result, no error occurs in the data of other subscriber lines.

これ以後、2回目のスイッチ操作、3回目のスイッチ操
作も上記の場合と同様の動作であり、スイッチ操作によ
るチャタリングや電圧変動はやはり空白ビット期間に発
生する。
After that, the second switch operation and the third switch operation are the same as in the above case, and the chattering and the voltage fluctuation due to the switch operation still occur in the blank bit period.

なお、制御信号発生に伴うチャタリング等を上記実施例
のように空白ビットDC期間で発生させてこの空白ビッ
トDC期間をドントケアにする他、空白ビットDC期間
で発生したチャタリング等を第4図(C)に示すように
パルスマスクしてデータ送出回路10に供給しないよう
にしてもよい。
It should be noted that, in addition to the chattering or the like caused by the generation of the control signal in the blank bit DC period as in the above embodiment to make this blank bit DC period a don't care, the chattering or the like generated in the blank bit DC period is shown in FIG. The pulse masking may be performed so that the data is not supplied to the data transmission circuit 10 as shown in FIG.

〔発明の効果〕〔The invention's effect〕

本発明によれば、スイッチ操作に伴なうチャタリングや
電圧変動が空白ビット期間で発生するため、隣接する他
の加入者回線のデータに誤りを発生させることはなく、
バーストタイミングが不安定となって受信側でエラーが
発生することが防止され、多くの加入者を収容する時分
割多重通信方式として安定したサービスを提供できる。
According to the present invention, since chattering and voltage fluctuation due to switch operation occur in the blank bit period, error does not occur in data of another adjacent subscriber line,
It is possible to prevent an error from occurring on the receiving side due to an unstable burst timing, and it is possible to provide a stable service as a time division multiplex communication system that accommodates many subscribers.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明方式の原理ブロック図、 第2図は本発明方式の要部のブロック図、 第3図は本発明方式のフレームフォーマット、 第4図は本発明方式のタイムチャート、 第5図は時分割多重通信方式のシステム概念図、 第6図は従来方式のフレームフォーマット、 第7図は従来方式に用いられるスイッチ回路の回路図で
ある。 図において、 1は基地局、 2a,2bは加入者、 3はスイッチ、 4はスイッチ回路、 7はタイミング調整器、 9はカウンタ、 10はデータ送出回路、 15は切換設定部、 16はスイッチ部である。
FIG. 1 is a block diagram of the principle of the present invention system, FIG. 2 is a block diagram of essential parts of the present invention system, FIG. 3 is a frame format of the present invention system, FIG. 4 is a time chart of the present invention system, and FIG. FIG. 6 is a conceptual diagram of a system of a time division multiplex communication system, FIG. 6 is a frame format of a conventional system, and FIG. 7 is a circuit diagram of a switch circuit used in the conventional system. In the figure, 1 is a base station, 2a and 2b are subscribers, 3 is a switch, 4 is a switch circuit, 7 is a timing adjuster, 9 is a counter, 10 is a data sending circuit, 15 is a switch setting section, and 16 is a switch section. Is.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】基地局(1)から複数の加入者(2a,2
b,…)に対して同一のフレームタイミング(FT)を
周期的に出力し、該複数の加入者(2a,2b,…)は
夫々自局のバーストタイミング(BT)が上記フレーム
タイミング(FT)から何ビット目かを設定する自局の
切換設定部(15)で切換設定したフレームフォーマッ
ト上の自局の割当てタイミングを示すバーストタイミン
グ(BT)を上記基地局(1)から送られてきた上記フ
レームタイミング(FT)を規準として検出し、該自局
の割当てタイミングを示すバーストタイミング(BT)
に対応して自局のデータを送出して上記複数の加入者
(2a,2b,…)全体で上記フレームフォーマット上
で時分割多重信号とする時分割多重通信方式において、 上記フレームフォーマット上において上記フレームタイ
ミング(FT)又は上記各バーストタイミング(BT)
の直後のタイミング、又は、上記フレームタイミング
(FT)又は上記各バーストタイミング(BT)の直前
のタイミングに空白ビット期間(DC)を設け、 上記切換設定部(15)を初めとする機械的接触の伴う
全てのスイッチ操作によって得られる切換制御信号をス
イッチ部(16)で上記フレームタイミング(FT)又
は上記各バーストタイミング(BT)に同期して発生さ
せて該切換制御信号発生に伴う異常信号を上記空白ビッ
ト期間(DC)で発生させ、 上記空白ビット期間(DC)をドントケアにするか、又
は、上記空白ビット期間(DC)パルスマスクして該異
常信号を送出しないようにしたことを特徴とする時分割
多重通信方式。
1. A plurality of subscribers (2a, 2) from a base station (1).
b), ..., The same frame timing (FT) is periodically output, and each of the plurality of subscribers (2a, 2b, ...) Has its own burst timing (BT) as the frame timing (FT). From the base station (1), the burst timing (BT) indicating the allocation timing of the local station on the frame format switched and set by the switching setting unit (15) of the local station for setting the bit number from Burst timing (BT) indicating the allocation timing of the local station by detecting the frame timing (FT) as a standard
In the time division multiplex communication system in which the data of its own station is transmitted in response to the above, and the plurality of subscribers (2a, 2b, ...) As a whole time division multiplex signal in the frame format, Frame timing (FT) or each burst timing (BT) above
A blank bit period (DC) is provided at a timing immediately after, or a timing immediately before the frame timing (FT) or each burst timing (BT), and mechanical contact including the switching setting unit (15) is started. A switching control signal obtained by all the accompanying switch operations is generated in the switch section (16) in synchronization with the frame timing (FT) or each burst timing (BT), and an abnormal signal accompanying the generation of the switching control signal is generated. It is characterized in that it is generated in a blank bit period (DC) and the blank bit period (DC) is don't care, or the blank bit period (DC) pulse is masked so that the abnormal signal is not transmitted. Time division multiplex communication system.
JP62142496A 1987-06-08 1987-06-08 Time division multiplex communication system Expired - Lifetime JPH061920B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62142496A JPH061920B2 (en) 1987-06-08 1987-06-08 Time division multiplex communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62142496A JPH061920B2 (en) 1987-06-08 1987-06-08 Time division multiplex communication system

Publications (2)

Publication Number Publication Date
JPS63305631A JPS63305631A (en) 1988-12-13
JPH061920B2 true JPH061920B2 (en) 1994-01-05

Family

ID=15316682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62142496A Expired - Lifetime JPH061920B2 (en) 1987-06-08 1987-06-08 Time division multiplex communication system

Country Status (1)

Country Link
JP (1) JPH061920B2 (en)

Also Published As

Publication number Publication date
JPS63305631A (en) 1988-12-13

Similar Documents

Publication Publication Date Title
EP1525693B1 (en) Clock synchronizing method over fault-tolerant etherent
CA1198168A (en) Power supply systems for use in radio communication system
JPH0586715B2 (en)
JP3011128B2 (en) Clock information transfer method in AAL type 1 transmission
EP0503657B1 (en) Pulse stuffing apparatus and method
GB2220327A (en) Telephone exchange synchronized with digital network
JP3029343B2 (en) TDMA frame synchronization between base stations in mobile communication
US4737722A (en) Serial port synchronizer
JPH061920B2 (en) Time division multiplex communication system
US5524107A (en) Multiport multidrop digital system
JP2693758B2 (en) Frame pulse generation method
JP3030783B2 (en) Receive data synchronization circuit
JP2871644B2 (en) PHS cordless phone
JPH03252296A (en) Time division electronic exchange
JPS61280145A (en) Data exchange and connection system
JP3498282B2 (en) Connection device for digital cordless telephone equipment
WO2001022202A1 (en) Method for synchronizing clocks in electronic units connected to a multi processor data bus
JPH0621873A (en) Phase adjustment device in mobile communication system
JP3773219B2 (en) Time synchronization method and system in digital synchronization network
JPH058892B2 (en)
JPH0715419A (en) Equipment control device
JPS6253530A (en) Control information generating circuit for tdma communication equipment
JPS63171016A (en) Pulse generating circuit
JPS63103528A (en) Switching control system for time slot assign table
JPH0642668B2 (en) Data exchange system