JPH0619251Y2 - 同期回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、フェーズ・ロックド・ループ（PLL:Phase Lo
cked Loop）制御を利用して、所謂ＡＦＣ（Automatic F
requency Control）動作を行うようにした同期回路に関
し、例えば、テレビジョン受像機やビデオテープレコー
ダ等に適用される。

〔考案の概要〕

本考案は、テレビジョン受像機やビデオテープレコーダ
等に適用される同期回路において、フライバックパルス
をタイミングパルスとして中心電圧と平均電圧とが一致
するランプ状波形信号を形成して位相誤差検出に用いる
ことによって、ＰＬＬ制御を利用したＡＦＣ動作の安定
化を図り、対ノイズ性を強化するとともに調整を容易に
できるようにしたものである。

〔従来の技術〕

一般に、テレビジョン受像機やビデオテープレコーダ等
では、その同期系を安定化するために、ＰＬＬ制御を利
用してＡＦＣ動作を行うようにした同期回路が採用され
ている。

従来、ＰＬＬ制御を利用した同期回路では、フライバッ
クパルス（水平パルス）を積分してランプ状波形信号を
形成し、それを同期信号のタイミングでサンプリングす
ることによってＡＦＣの位相誤差に対応したエラー電圧
を得て、このエラー電圧を電圧制御型発振器（所謂ＶＣ
Ｏ）に負帰還するようにしていた。上記電圧制御型発振
器は、同期周波数にて自走するようになっている。

〔考案が解決しようとする問題点〕

ところで、第５図に示すようにテレビジョン受像機等に
おけるフライバックパルスのパルス幅は通常１０〜２０
μsec程度であるため、これを積分して得られるランプ
状波形信号の平均電圧と中心電圧とは異なっている。こ
のようにフライバックパルスを積分して形成したランプ
状波形信号をＡＦＣ動作の位相誤差検出に用いると、上
記ランプ状波形信号の平均電圧と中心電圧とが異なって
いるためにＡＦＣループの応答速度が遅い場合に位相情
報と周波数情報が混同されてデッド・ロック状態になっ
てしまうことがあり、電圧制御型発振器の周波数変化幅
を狭くし、かつ、上記応答速度を決定するループフィル
タの時定数を大きくすることができないので、ＰＬＬの
キャプチャーレンジが狭く、ノイズの影響を被り易い。
従って、従来の同期回路では、電圧制御型発振器の自走
周波数の温度特性、電源電圧変動、調整精度等を厳しく
しなけれがならず、また、ノイズに対して所謂Ｈギザと
呼ばれる減少を発生し易いという問題点があった。

そこで、本考案は、上述の如き従来の問題点に鑑み、Ｐ
ＬＬのキャプチャレンジを拡大してＡＦＣ動作の安定化
を図り、対ノイズ性を強化するとともに調整を容易にし
た新規な構成の同期回路を提供するものである。

〔問題点を解決するための手段〕

本考案は、上述の問題点を解決するために、同期制御用
のフェーズ・ロックド・ループを備えた同期回路におい
て、フライバックトランスから取り出したフライバック
パルスをタイミングパルスとして所定幅のパルスを形成
するパルス形成回路と、上記パルス形成回路から供給さ
れるパルスを平均電圧と中心電圧とが一致したランプ状
波形信号に波形整形する波形整形回路と、上記波形整形
回路から供給されるランプ状波形信号を同期信号より形
成されたサンプリングパルスにてサンプル・ホールドす
るサンプル・ホールド回路と、フィルタを介して供給さ
れる上記サンプル・ホールド回路のホールド出力の信号
レベルと上記ランプ状波形信号の中心電圧レベルに略等
しい基準信号レベルとをレベル比較し、エラー電圧を発
生するレベルコンパレータと、水平周波数に等しい自走
周波数を有し、上記レベルコンパレータにより得られた
エラー電圧が制御電圧として供給される電圧制御型発振
器とを設け、上記フライバックパルスに対応するランプ
状波形信号の傾斜部に対する上記サンプル・ホールド回
路のホールド出力の信号レベルと、上記ランプ状波形信
号の中心電圧レベルに略等しい基準信号レベルとのレベ
ル差に応じたエラー電圧を制御電圧として、負帰還によ
り上記電圧制御型発振器の発振位相を制御するように構
成したことを特徴とする。

〔作用〕

本考案に係る同期回路においては、フライバックパルス
をタイミングパルスとして形成される平均電圧と中心電
圧とが一致したランプ状波形信号を位相誤差検出に用い
て、上記ランプ状波形信号の中心電圧のところで自走周
波数となる電圧制御型発振器をＰＬＬ制御することによ
って、デッド・ロック状態になることを防止して、安定
したＡＦＣ動作を行う。

〔実施例〕

以下、本考案に係る同期回路の一実施例について、図面
に従い詳細に説明する。

第１図のブロック図に示す実施例は、本考案をテレビジ
ョン受像機の同期処理系に適用したものであって、水平
周波数ｆｈで自走する電圧制御型発振器１の発振出力が
駆動回路２からトランス３を介して出力されるようにな
っている。

そして、パルス形成回路４は、上記トランス８から第２
図Ａに示すような水平走査周期Ｔｈのフライバックパル
スＦＢＰが供給されており、このフライバックパルスＦ
ＢＰをタイミングパルスとして第２図Ｂに示すようにデ
ューティ５０％のパルスＰを形成する。ここで、上記パ
ルス形成回路４は、例えば、モノマルチバイブレータを
用いて構成すれば良い。なお、第３図に示すように、上
記電圧制御型発振器１の自走周波数を２Ｎ・ｆｈ（但
し、Ｎは正の整数）に設定し、1/2Ｎの分周器１０を介
して水平出力を出力するようにして、上記パルス形成回
路４としてセット優先のＲＳフリップフロップ４Ａを使
用して該ＲＳフリップフロップ４Ａを上記フライバック
パルスＦＢＰと水平出力にてトリガすることにより所定
パルス幅のパルスＰを形成するようにすれば、容量を必
要としないので集積回路化に都合がよい。

また、波形整形回路５は、上記パルス形成回路４から供
給されるパルスＰを平均電圧Ｖavと中心電圧Ｖcnとが一
致した第２図Ｃに示すようなランプ状波形信号Ｓに波形
整形する。この波形整形回路５は、例えば第４図に示す
ように上記パルスＰが一方のベースに供給され差動対Ｎ
ＰＮトランジスタ５１，５２と、上記差動対ＮＰＮトラ
ンジスタ５１，５２により相反的にスイッチング制御さ
れる２個のＰＮＰトランジスタ５３，５４と、上記ＰＮ
Ｐトランジスタ５４によりスイッチング制御されるＮＰ
Ｎトランジスタ５５と、上記ＰＮＰトランジスタ５３を
介して充電路が形成され上記ＮＰＮトランジスタ５５を
介して放電路が形成された積分コンデンサ５６にて構成
される。

上記波形整形回路５にて得られる上記ランプ状波形信号
Ｓは、サンプル・ホールド回路６に供給されている。上
記サンプル・ホールド回路６は、図示しないテレビジョ
ンチューナ部からテレビジョン信号が供給され同期分離
回路９にて上記テレビジョン信号から分離される水平同
期信号がサンプリングパルスとして供給されており、こ
のサンプリングパルスにより上記ランプ状波形信号Ｓを
サンプル・ホールドする。このサンプル・ホールド回路
６のホールド出力は、フィルタ７を介してレベルコンパ
レータ８に供給され、その信号レベルＶｓが基準信号レ
ベルＶrefと比較される。上記基準信号レベルＶrefは、
上記ランプ状波形信号Ｓの中心電圧Ｖcnをサンプル・ホ
ールドしたときの信号レベルに設定されている。

そして、上記レベルコンパレータ８にて得られるエラー
電圧が制御電圧として電圧制御型発振器１に負帰還され
ることにより、ＰＬＬ制御によるＡＦＣ動作を行う同期
回路を構成している。

すなわち、上記ランプ状波形信号Ｓの立ち上がり傾斜部
では、上記ランプ状波形信号Ｓの中心電圧Ｖcnをサンプ
ル・ホールドしたときの信号レベルに設定した上記基準
信号レベルＶrefよりも上記ランプ状波形信号Ｓのサン
プル・ホールド出力の信号レベルの方が低いとき、すな
わち上記フライバックパルスＦＢＰの位相が遅れている
ときには、上記電圧制御型発振器１の発振位相を進め、
また、上記基準信号レベルＶrefよりも上記ランプ状波
形信号Ｓのサンプル・ホールド出力の信号レベルの方が
高いとき、すなわち上記フライバックパルスＦＢＰの位
相が進んでいるときには、上記電圧制御型発振器１の発
振位相を遅らせるように、負帰還による位相制御が行わ
れる。これにより、上記電圧制御型発振器１の発振位相
は、上記ランプ状波形信号Ｓの中心電圧Ｖcnがサンプル
・ホールドれる状態で安定化されることになる。

一方、上記ランプ状波形信号Ｓの立ち下がり傾斜部で
は、上記基準信号レベルＶrefよりも上記ランプ状波形
信号Ｓのサンプル・ホールド出力の信号レベルの方が低
いとき、すなわち上記フライバックパルスＦＢＰの位相
が進んでいるときには、上記電圧制御型発振器１の発振
位相を進め、また、上記基準信号レベルＶrefよりも上
記ランプ状波形信号Ｓのサンプル・ホールド出力の信号
レベルの方が高いとき、すなわち上記フライバックパル
スＦＢＰの位相が遅れているときに上記電圧制御型発振
器１の発振位相を遅らせるように、動作するため、正帰
還となり、上記ランプ状波形信号Ｓの立ち下がり傾斜部
では安定な状態は存在しない。すなわち、本発明によれ
ば安定な状態は上記ランプ状波形信号Ｓの立ち上がり傾
斜部の中心電圧のタイミングにフライバックパルスによ
るサンプリングが行われた時のみとなる。

なお、上記ランプ状波形信号Ｓの立ち下がり傾斜部の中
心電圧Ｖcnは、ＰＬＬループの安定点の電圧に等しいの
であるが、この立ち下がり傾斜部では上記中心電圧Ｖcn
がサンプル・ホールドされたとしても、熱雑音等による
変動分が正帰還されることにより、上記ランプ状波形信
号Ｓの立ち上がり傾斜部をサンプル・ホールドして負帰
還による位相制御が行われる状態に移行することにな
る。すなわち、上記ランプ状波形信号Ｓの立ち下がり傾
斜部の中心電圧ＶcnがＰＬＬループの安定点になること
は無い。

上述の如き構成の実施例では、上記ランプ状波形信号Ｓ
の中心電圧Ｖcnをサンプル・ホールドしたときに水平周
波数ｆｈで上記電圧制御型発振器１が発振するようにル
ープ制御が働いて、上記同期分離回路９に供給されるテ
レビジョン信号に付加されている水平同期信号に位相を
固定させた水平同期出力を得ることができる。しかも、
位相が固定した状態での上記電圧制御型発振器１の発振
周波数が該電圧制御型発振器１の自走周波数に一致して
いるので、ループの応答速度を遅くしても上記ＰＬＬが
デッド・ロック状態になることがない。従って、上記電
圧制御型発振器１の周波数変化幅を大きくとってキャプ
チャレンジを拡大することができるとともに、上記フィ
ルタ７の時定数を大きくして外来ノイズに影響を受け難
くし、安定したＡＦＣ動作を行うことができるようにな
る。また、上記電圧制御型発振器１の動作温度特性や調
整精度も余り高くする必要がなくなる。

〔考案の効果〕

上述の実施例の説明から明らかなように、本考案に係る
同期回路では、フライバックパルスをタイミングパルス
として形成される平均電圧と中心電圧とが一致したラン
プ状波形信号を位相誤差検出に用いて、上記ランプ状波
形信号の中心電圧のところで自走周波数となる電圧制御
型発振器をＰＬＬ制御することによって、デッド・ロッ
ク状態になることが防止できるので、ＰＬＬのキャプチ
ャレンジを拡大してＡＦＣ動作の安定化を図り、対ノイ
ズ性を強化するとともに調整を容易にすることができ
る。

【図面の簡単な説明】

第１図は本考案に係る同期回路の一実施例を示すブロッ
ク図であり、第２図は上記実施例の動作示すタイミング
チャートであり、第３図は上記実施例の変形例を示す要
部ブロック図であり、第４図は上記実施例における波形
整形回路の具体的な回路構成例を示す回路図である。 第５図は従来の同期回路の問題点を説明するための波形
図である。 １…電圧制御型発振器、３…トランス ４…パルス発生器、５…波形整形回路 ６…サンプル・ホールド回路 ７…フィルタ ８…レベルコンパレータ ９…同期分離回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】同期制御用のフェーズ・ロックド・ループ
   を備えた同期回路において、 フライバックトランスから取り出したフライバックパル
   スをタイミングパルスとして所定幅のパルスを形成する
   パルス形成回路と、 上記パルス形成回路から供給されるパルスを平均電圧と
   中心電圧とが一致したランプ状波形信号に波形整形する
   波形整形回路と、 上記波形整形回路から供給されるランプ状波形信号を同
   期信号より形成されたサンプリングパルスにてサンプル
   ・ホールドするサンプル・ホールド回路と、 フィルタを介して供給される上記サンプル・ホールド回
   路のホールド出力の信号レベルと上記ランプ状波形信号
   の中心電圧レベルに略等しい基準信号レベルとをレベル
   比較し、エラー電圧を発生するレベルコンパレータと、 水平周波数に等しい自走周波数を有し、上記レベルコン
   パレータにより得られたエラー電圧が制御電圧として供
   給される電圧制御型発振器とを設け、 上記フライバックパルスに対応するランプ状波形信号の
   傾斜部に対する上記サンプル・ホールド回路のホールド
   出力の信号レベルと、上記ランプ状波形信号の中心電圧
   レベルに略等しい基準信号レベルとのレベル差に応じた
   エラー電圧を制御電圧として、上記電圧制御型発振器の
   発振位相を帰還制御するように構成したことを特徴とす
   る同期回路。