JPH06194419A - 半導体回路のテスト方式 - Google Patents
半導体回路のテスト方式Info
- Publication number
- JPH06194419A JPH06194419A JP4342644A JP34264492A JPH06194419A JP H06194419 A JPH06194419 A JP H06194419A JP 4342644 A JP4342644 A JP 4342644A JP 34264492 A JP34264492 A JP 34264492A JP H06194419 A JPH06194419 A JP H06194419A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- reset
- test
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】容易に且つ短時間にフリップフロップのリセッ
ト及びプリセットの故障診断が行える半導体回路のテス
ト方式の提供。 【構成】初段目のフリップフロップ２のリセット信号と
して、テストモード／通常モードに対応してそれぞれテ
ストリセット信号／通常リセット信号を選択すると共
に、２段目以降のフリップフロップ６，１０のリセット
信号として、前記テストモード／通常モードに対応して
それぞれ前段のフリップフロップの出力／通常リセット
信号を選択するモード選択手段を設ける。これによっ
て、前段のフリップフロップの出力Ｑが次段のフリップ
フロップのリセット端子Ｒに反映するようにする。
ト及びプリセットの故障診断が行える半導体回路のテス
ト方式の提供。 【構成】初段目のフリップフロップ２のリセット信号と
して、テストモード／通常モードに対応してそれぞれテ
ストリセット信号／通常リセット信号を選択すると共
に、２段目以降のフリップフロップ６，１０のリセット
信号として、前記テストモード／通常モードに対応して
それぞれ前段のフリップフロップの出力／通常リセット
信号を選択するモード選択手段を設ける。これによっ
て、前段のフリップフロップの出力Ｑが次段のフリップ
フロップのリセット端子Ｒに反映するようにする。
Description
【０００１】
【産業上の利用分野】本発明は、複数段のフリップフロ
ップ間に組合せ回路を備えたＬＳＩ等の半導体回路のテ
スト方式に関し、特にフリップフロップのリセットおよ
びプリセット故障の検出を可能にした半導体回路のテス
ト方式に関する。
ップ間に組合せ回路を備えたＬＳＩ等の半導体回路のテ
スト方式に関し、特にフリップフロップのリセットおよ
びプリセット故障の検出を可能にした半導体回路のテス
ト方式に関する。
【０００２】
【従来の技術】ＬＳＩ等において、例えばパイプライン
処理における中間処理結果を一時的に保持するような場
合は、図３に示すようにフリップフロツプ１００，１０
４，１０８と各種演算を実行する組合せ回路１０２，１
０６とが交互に縦続接続されることが多い。図３の例で
は、フリップフロツプ１００，１０４，１０８は、リセ
ット／プリセット可能でクロック信号に同期させて入力
データを出力するようになっている。
処理における中間処理結果を一時的に保持するような場
合は、図３に示すようにフリップフロツプ１００，１０
４，１０８と各種演算を実行する組合せ回路１０２，１
０６とが交互に縦続接続されることが多い。図３の例で
は、フリップフロツプ１００，１０４，１０８は、リセ
ット／プリセット可能でクロック信号に同期させて入力
データを出力するようになっている。
【０００３】従来、この種のフリップフロツプと組合せ
回路を含むＬＳＩ等の半導体回路の故障診断（テスト）
方式としては、例えば特開昭６０−１３４６２０号公報
（文献１）や特開平１−１９７６７５号公報（文献２）
に開示されるものがあった。
回路を含むＬＳＩ等の半導体回路の故障診断（テスト）
方式としては、例えば特開昭６０−１３４６２０号公報
（文献１）や特開平１−１９７６７５号公報（文献２）
に開示されるものがあった。
【０００４】前記文献１の方式では、通常時にあっては
Ｄ型フリップフロップとして動作し、テスト時には入力
データとその反転データがそのまま出力データとして出
力されるような機能を有するフリップフロップを設ける
ことにより、故障診断を容易に行おうとするものであ
る。
Ｄ型フリップフロップとして動作し、テスト時には入力
データとその反転データがそのまま出力データとして出
力されるような機能を有するフリップフロップを設ける
ことにより、故障診断を容易に行おうとするものであ
る。
【０００５】また、前記文献２の方式では、フリツプフ
ロツプ内に診断用論理手段を組み込み、当該フリツプフ
ロップを個別にセット／リセットできるようにすること
により、フリツプフロップを含むループ回路において、
ループ内のフリップフロツプの出力信号を所定値にセッ
トし、該ループ回路の診断を行うとするものである。
ロツプ内に診断用論理手段を組み込み、当該フリツプフ
ロップを個別にセット／リセットできるようにすること
により、フリツプフロップを含むループ回路において、
ループ内のフリップフロツプの出力信号を所定値にセッ
トし、該ループ回路の診断を行うとするものである。
【０００６】しかしながら、上記文献１，２に開示され
た故障診断方式では、前記フリップフロップのリセット
またはプリセットの故障診断を行う手段が開示されてお
らず、このリセットまたはプリセットの故障の際には、
正確なテスト診断を行うことができない。
た故障診断方式では、前記フリップフロップのリセット
またはプリセットの故障診断を行う手段が開示されてお
らず、このリセットまたはプリセットの故障の際には、
正確なテスト診断を行うことができない。
【０００７】この種のフリップフロップのリセットまた
はプリセットの故障診断の手法としては、従来、一般的
に次のようなものが知られている。
はプリセットの故障診断の手法としては、従来、一般的
に次のようなものが知られている。
【０００８】図３の例で説明すると、フリップフロツプ
１００，１０４，１０８にリセット（またはプリセッ
ト）を入力し、その状態を出力データで判断する。この
場合、初段のフリップフロップ１００の出力状態を次段
のフリツプフツプ１０４に反映させるようにするため、
複数種のクロックを使用している。
１００，１０４，１０８にリセット（またはプリセッ
ト）を入力し、その状態を出力データで判断する。この
場合、初段のフリップフロップ１００の出力状態を次段
のフリツプフツプ１０４に反映させるようにするため、
複数種のクロックを使用している。
【０００９】
【発明が解決しようとする課題】このように、上記した
フリップフロップのリセットまたはプリセットの故障診
断の手法では、複数種のクロックを使用する必要がある
ため、例えば組合せ回路１０２，１０６が複雑な論理回
路であった場合は、診断に時間がかかるばかりか、故障
診断の手法も複雑になるという問題があった。
フリップフロップのリセットまたはプリセットの故障診
断の手法では、複数種のクロックを使用する必要がある
ため、例えば組合せ回路１０２，１０６が複雑な論理回
路であった場合は、診断に時間がかかるばかりか、故障
診断の手法も複雑になるという問題があった。
【００１０】本発明は、上記実情に鑑みて勘案されたも
のであってその目的は、容易に且つ短時間にフリップフ
ロップのリセットおよびプリセットの故障診断が行える
半導体回路のテスト方式を提供することにある。
のであってその目的は、容易に且つ短時間にフリップフ
ロップのリセットおよびプリセットの故障診断が行える
半導体回路のテスト方式を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の態様は、入力データをクロックに同
期させて出力する複数段のフリップフロップと、該フリ
ップフロップ間に縦続接続された組合せ回路とを備えた
半導体回路において、前記フリップフロップの初段目の
リセット信号として、テストモード／通常モードに対応
してそれぞれテストリセット信号／通常リセット信号を
選択すると共に、前記フリップフロップの２段目以降の
リセット信号として、前記テストモード／通常モードに
対応してそれぞれ前段のフリップフロップの出力／通常
リセット信号を選択するモード選択手段を設け、前記テ
ストモード時における前記フリップフップの最終段の出
力データに基づき該フリップフロップのリセット故障を
判定するようにしたものである。
に、本発明の第１の態様は、入力データをクロックに同
期させて出力する複数段のフリップフロップと、該フリ
ップフロップ間に縦続接続された組合せ回路とを備えた
半導体回路において、前記フリップフロップの初段目の
リセット信号として、テストモード／通常モードに対応
してそれぞれテストリセット信号／通常リセット信号を
選択すると共に、前記フリップフロップの２段目以降の
リセット信号として、前記テストモード／通常モードに
対応してそれぞれ前段のフリップフロップの出力／通常
リセット信号を選択するモード選択手段を設け、前記テ
ストモード時における前記フリップフップの最終段の出
力データに基づき該フリップフロップのリセット故障を
判定するようにしたものである。
【００１２】本発明の第２の態様は、前記テストリセッ
ト信号および通常リセット信号の非活性時に前記各段の
フリップフロップにプリセット信号を一時供給した後、
テストモード下で、前記フリップフロップの最終段の出
力データに基づき該フリップフロップのプリセット故障
を判定するようにしたものである。
ト信号および通常リセット信号の非活性時に前記各段の
フリップフロップにプリセット信号を一時供給した後、
テストモード下で、前記フリップフロップの最終段の出
力データに基づき該フリップフロップのプリセット故障
を判定するようにしたものである。
【００１３】
【作用】以上のような構成により本発明の第１及び第２
の態様によれば、クロツクに無関係で前段のフリップフ
ロップの出力が次段のフリップフップに反映されるの
で、従来のように複数種のクロツクを使用する必要がな
くなり、短時間でフリップフロツプのリセット／プリセ
ットの故障診断を行える。
の態様によれば、クロツクに無関係で前段のフリップフ
ロップの出力が次段のフリップフップに反映されるの
で、従来のように複数種のクロツクを使用する必要がな
くなり、短時間でフリップフロツプのリセット／プリセ
ットの故障診断を行える。
【００１４】
【実施例】以下に、本発明に係る半導体回路のテスト方
式を添付の図面に示す好適実施例に基づいて詳細に説明
する。
式を添付の図面に示す好適実施例に基づいて詳細に説明
する。
【００１５】図１は、本発明のテスト方式を実施する半
導体回路の一実施例の回路図である。同図に示すよう
に、クロックＣＬＫに同期して作動するフリップフロツ
プ２，６，１０と、ロジックＩＣ等の組合せ回路４，８
とが交互に縦続接続されている。前記フリップフロップ
２，６，１０には、プリセット信号ＰＲＴ入力用のプリ
セット端子ＰＴが設けられると共に、リセット端子Ｒが
設けられ、そのリセット端子Ｒ側には、２入力ＯＲゲー
ト２０，２４，２８とＡＮＤゲート２２，２６，３０と
で構成されるモード選択手段が設けられている。
導体回路の一実施例の回路図である。同図に示すよう
に、クロックＣＬＫに同期して作動するフリップフロツ
プ２，６，１０と、ロジックＩＣ等の組合せ回路４，８
とが交互に縦続接続されている。前記フリップフロップ
２，６，１０には、プリセット信号ＰＲＴ入力用のプリ
セット端子ＰＴが設けられると共に、リセット端子Ｒが
設けられ、そのリセット端子Ｒ側には、２入力ＯＲゲー
ト２０，２４，２８とＡＮＤゲート２２，２６，３０と
で構成されるモード選択手段が設けられている。
【００１６】より具体的に説明すると、モード選択手段
の各ＯＲゲート２０，２４，２８の一方の入力端には、
通常モード／テストモードの切換えを行うためのモード
切換信号ＭＯＤがそれぞれ供給されるようになってい
る。本実施例では、モード切換信号ＭＯＤがハイレベル
の時には通常モード、ロウレベルの時にはテストモード
が選択される。また、ＯＲゲート２０の他方の入力端に
はテストリセットＴＲＴが供給され、さらに、ＯＲゲー
ト２４，２８の他方の入力端にはフリップフロツプ２，
６の各出力Ｑがそれぞれ供給されるようになっている。
の各ＯＲゲート２０，２４，２８の一方の入力端には、
通常モード／テストモードの切換えを行うためのモード
切換信号ＭＯＤがそれぞれ供給されるようになってい
る。本実施例では、モード切換信号ＭＯＤがハイレベル
の時には通常モード、ロウレベルの時にはテストモード
が選択される。また、ＯＲゲート２０の他方の入力端に
はテストリセットＴＲＴが供給され、さらに、ＯＲゲー
ト２４，２８の他方の入力端にはフリップフロツプ２，
６の各出力Ｑがそれぞれ供給されるようになっている。
【００１７】一方、各ＡＮＤゲート２２，２６，３０の
一方入力端には通常リセットＮＲＴが供給されるように
なっており、その各他方入力端が前記各ＯＲゲート２
０，２４，２８の出力側にそれぞれ接続されている。そ
して、各ＡＮＤゲート２２，２６，３０の出力側が前記
各フリップフロツプ２，６，１０のリセット端子Ｒにそ
れそれ接続されている。なお、本実施例では、テストリ
セットＴＲＴおよび通常リセットＮＲＴはロウレベルで
活性化（アクティブ）状態であり、ハイレベルで非活性
化状態となる。
一方入力端には通常リセットＮＲＴが供給されるように
なっており、その各他方入力端が前記各ＯＲゲート２
０，２４，２８の出力側にそれぞれ接続されている。そ
して、各ＡＮＤゲート２２，２６，３０の出力側が前記
各フリップフロツプ２，６，１０のリセット端子Ｒにそ
れそれ接続されている。なお、本実施例では、テストリ
セットＴＲＴおよび通常リセットＮＲＴはロウレベルで
活性化（アクティブ）状態であり、ハイレベルで非活性
化状態となる。
【００１８】次に、以上のように構成される半導体回路
におけるフリップフロップ２，６，１０のプリセット及
びリセットの故障診断手法について説明する。
におけるフリップフロップ２，６，１０のプリセット及
びリセットの故障診断手法について説明する。
【００１９】先ず、モード切換信号ＭＯＤをハイレベル
にして通常モードにしておき、さらに通常リセットＮＲ
Ｔをハイレベルにすることにより、ＡＮＤゲート２２の
出力をハイレベルにしてフリップフロップ２がリセット
のかからない通常の状態になるようにしていおく。ま
た、この時、テストリセットＴＲＴもハイレベルにして
おく。
にして通常モードにしておき、さらに通常リセットＮＲ
Ｔをハイレベルにすることにより、ＡＮＤゲート２２の
出力をハイレベルにしてフリップフロップ２がリセット
のかからない通常の状態になるようにしていおく。ま
た、この時、テストリセットＴＲＴもハイレベルにして
おく。
【００２０】このような状態において、プリセット信号
ＰＲＴをロウレベルにして全てのフリップフロップ２，
６，１０にプリセットをかける。その後、プリセット信
号ＰＲＴをハイレベルに戻してこのプリセットを解除す
る。続いて、モード切換信号ＭＯＤをロウレベルにして
テストモードに切換え、前段のフリップフロップの出力
Ｑが次段のフリップフロップのリセット端子Ｒに反映す
るようにする。
ＰＲＴをロウレベルにして全てのフリップフロップ２，
６，１０にプリセットをかける。その後、プリセット信
号ＰＲＴをハイレベルに戻してこのプリセットを解除す
る。続いて、モード切換信号ＭＯＤをロウレベルにして
テストモードに切換え、前段のフリップフロップの出力
Ｑが次段のフリップフロップのリセット端子Ｒに反映す
るようにする。
【００２１】すなわち、全てのフリップフロップ２，
６，１０のプリセット機能が正常であれば、フリップフ
ロップ２，６，１０の出力Ｑは全て１となり、フリップ
フロップ２，６はリセットされない通常の状態のままで
あるため、最終段のフリップフロップ１０からの出力デ
ータＯＵＴは１になる。しかし、もし、フリップフロッ
プ２，６，１０の内、１個でもプリセット機能に故障が
あると、前述したプリセットを一時的にかけた時点で、
故障しているフリップフロップの出力Ｑが０となる。そ
の結果、例えばフリップフロツプ２が故障しているとす
れば、ＯＲゲート２４の出力がロウレベルとなってＡＮ
Ｄゲート２６の出力がロウレベルとなり、次段のフリッ
プフロップ６はリセットされる。これによって、フリッ
プフロップ６の出力は０となり、同様に、最終段のフリ
ップフロップ１０もリセットされる結果、出力データＯ
ＵＴは０となる。
６，１０のプリセット機能が正常であれば、フリップフ
ロップ２，６，１０の出力Ｑは全て１となり、フリップ
フロップ２，６はリセットされない通常の状態のままで
あるため、最終段のフリップフロップ１０からの出力デ
ータＯＵＴは１になる。しかし、もし、フリップフロッ
プ２，６，１０の内、１個でもプリセット機能に故障が
あると、前述したプリセットを一時的にかけた時点で、
故障しているフリップフロップの出力Ｑが０となる。そ
の結果、例えばフリップフロツプ２が故障しているとす
れば、ＯＲゲート２４の出力がロウレベルとなってＡＮ
Ｄゲート２６の出力がロウレベルとなり、次段のフリッ
プフロップ６はリセットされる。これによって、フリッ
プフロップ６の出力は０となり、同様に、最終段のフリ
ップフロップ１０もリセットされる結果、出力データＯ
ＵＴは０となる。
【００２２】このようにして、フリップフロツプのプリ
セット機能の故障診断を簡単に行うことができる。
セット機能の故障診断を簡単に行うことができる。
【００２３】本実施例では、上記のようにしてプリセッ
ト故障がないことを確認した上で、これに続いて次のよ
うにしてリセット機能の故障診断を行う。
ト故障がないことを確認した上で、これに続いて次のよ
うにしてリセット機能の故障診断を行う。
【００２４】モード切換信号ＭＯＤがロウレベルのテス
トモード、かつテストリセットＴＲＴおよび通常リセッ
トＮＲＴがハイレベルで、出力データＯＵＴが１である
上記のプリセット故障診断の終了時点において、テスト
リセットＴＲＴをロウレベルにして活性化状態にする。
すると、ＯＲゲート２０の出力がロウレベルとなってＡ
ＮＤゲート２２の出力がロウレベルとなる結果、フリッ
プフロップ２はリセットがかかり、その出力Ｑは０とな
る。
トモード、かつテストリセットＴＲＴおよび通常リセッ
トＮＲＴがハイレベルで、出力データＯＵＴが１である
上記のプリセット故障診断の終了時点において、テスト
リセットＴＲＴをロウレベルにして活性化状態にする。
すると、ＯＲゲート２０の出力がロウレベルとなってＡ
ＮＤゲート２２の出力がロウレベルとなる結果、フリッ
プフロップ２はリセットがかかり、その出力Ｑは０とな
る。
【００２５】そして、前述したプリセット故障診断と同
様に、ＯＲゲート２０およびＡＮＤゲート２６と、ＯＲ
ゲート２８及びＡＮＤゲート３０とにより、前段のフリ
ップフロップの出力Ｑが次段のフリップフロップのリセ
ット端子Ｒに反映される。
様に、ＯＲゲート２０およびＡＮＤゲート２６と、ＯＲ
ゲート２８及びＡＮＤゲート３０とにより、前段のフリ
ップフロップの出力Ｑが次段のフリップフロップのリセ
ット端子Ｒに反映される。
【００２６】すなわち、フリップフロップ２，６，１０
のリセット機能が正常であれば、フリップフロップ２，
６，１０の各出力Ｑは、順次リセットされて最終段のフ
リップフロップ１０から出力される出力データＯＵＴ
は、１から０に変化する。この時、リセット機能に故障
があれば、故障しているフリップフロップの出力Ｑが１
のままであり、従って出力データＯＵＴは、１のままと
なる。
のリセット機能が正常であれば、フリップフロップ２，
６，１０の各出力Ｑは、順次リセットされて最終段のフ
リップフロップ１０から出力される出力データＯＵＴ
は、１から０に変化する。この時、リセット機能に故障
があれば、故障しているフリップフロップの出力Ｑが１
のままであり、従って出力データＯＵＴは、１のままと
なる。
【００２７】このようにして、フリップフロツプのリセ
ット故障も簡単に診断することができる。上述した実施
例では、モード選択手段をリセット側に設けているが、
本発明はこれに限定されるわけではなく、図２に示すよ
うに、モード選択手段をリセット側に設ける代わりにプ
リセット側に設けて、フリップフロップの反転出力Ｑバ
ーを次段のフリップフロップのプリセット端子ＰＲに反
映するようにしてもよい。
ット故障も簡単に診断することができる。上述した実施
例では、モード選択手段をリセット側に設けているが、
本発明はこれに限定されるわけではなく、図２に示すよ
うに、モード選択手段をリセット側に設ける代わりにプ
リセット側に設けて、フリップフロップの反転出力Ｑバ
ーを次段のフリップフロップのプリセット端子ＰＲに反
映するようにしてもよい。
【００２８】図２に示す半導体回路の場合には、モード
選択手段の各ＯＲゲート２０，２４，２８の一方の入力
端にはモード切換信号ＭＯＤが、ＯＲゲート２０の他方
の入力端にはテストプリセットＴＰＲが、ＯＲゲート２
４，２８の各他方の入力端にはフリップフロップ２，６
の各反転出力Ｑバーが供給され、各ＯＲゲート２０，２
４，２８の出力はＡＮＤゲート２２，２６，３０の一方
の入力端に接続され、各ＡＮＤゲート２２，２６，３０
の他方の入力端には通常プリセットＮＰＲが供給され、
その各出力はフリップフロップ２，６，１０のプリセッ
ト端子ＰＲに接続される。また、リセットＲＳＴは各フ
リップフロップ２，６，１０のリセット端子Ｒに接続さ
れる。
選択手段の各ＯＲゲート２０，２４，２８の一方の入力
端にはモード切換信号ＭＯＤが、ＯＲゲート２０の他方
の入力端にはテストプリセットＴＰＲが、ＯＲゲート２
４，２８の各他方の入力端にはフリップフロップ２，６
の各反転出力Ｑバーが供給され、各ＯＲゲート２０，２
４，２８の出力はＡＮＤゲート２２，２６，３０の一方
の入力端に接続され、各ＡＮＤゲート２２，２６，３０
の他方の入力端には通常プリセットＮＰＲが供給され、
その各出力はフリップフロップ２，６，１０のプリセッ
ト端子ＰＲに接続される。また、リセットＲＳＴは各フ
リップフロップ２，６，１０のリセット端子Ｒに接続さ
れる。
【００２９】本実施例におけるテストも図１に示す実施
例と同様に、はじめに通常プリセットＮＰＲ、モード切
換信号ＭＯＤ、テストプリセットＴＰＲをすべてハイレ
ベルとした状態で、リセットＲＳＴをロウレベルとして
すべてのフリップフロップ２，６，８をリセットする。
例と同様に、はじめに通常プリセットＮＰＲ、モード切
換信号ＭＯＤ、テストプリセットＴＰＲをすべてハイレ
ベルとした状態で、リセットＲＳＴをロウレベルとして
すべてのフリップフロップ２，６，８をリセットする。
【００３０】この後、リセットＲＳＴをハイレベルとし
た後モード切換信号ＭＯＤのみをロウレベルにして、最
終段のフリップフロップ１０の出力ＯＵＴを得る。こう
して、出力ＯＵＴが０であればリセット故障はなく、１
であればリセット故障があることが検出できる。
た後モード切換信号ＭＯＤのみをロウレベルにして、最
終段のフリップフロップ１０の出力ＯＵＴを得る。こう
して、出力ＯＵＴが０であればリセット故障はなく、１
であればリセット故障があることが検出できる。
【００３１】リセット故障がなければ（ＯＵＴ＝０のと
き）、次にテストプリセットＴＰＲをロウレベルにし
て、最終段フリップフロップ１０の出力ＯＵＴを得て、
出力ＯＵＴが１であればプリセット故障がなく、０であ
ればプリセット故障があることが検出できる。
き）、次にテストプリセットＴＰＲをロウレベルにし
て、最終段フリップフロップ１０の出力ＯＵＴを得て、
出力ＯＵＴが１であればプリセット故障がなく、０であ
ればプリセット故障があることが検出できる。
【００３２】なお、本発明は図示の実施例に限定されず
種々の変形が可能である。その変形例として、例えば図
１および図２に示すモード選択手段のＯＲゲート２０，
２４，２８によるモード切換をＯＲゲートの代わりにマ
ルチプレクサによって行っても、上記実施例と同様な効
果を得ることができる。
種々の変形が可能である。その変形例として、例えば図
１および図２に示すモード選択手段のＯＲゲート２０，
２４，２８によるモード切換をＯＲゲートの代わりにマ
ルチプレクサによって行っても、上記実施例と同様な効
果を得ることができる。
【００３３】
【発明の効果】以上の説明からも明らかなように、本発
明の第１の態様に係る半導体回路のテスト方式によれ
ば、入力データをクロックに同期させて出力する複数段
のフリップフロップと、該フリップフロップ間に縦続接
続された組合せ回路とを備えた半導体回路において、前
記フリップフロップの初段目のリセット信号として、テ
ストモード／通常モードに対応してそれぞれテストリセ
ット信号／通常リセット信号を選択すると共に、前記フ
リップフロップの２段目以降のリセット信号として、前
記テストモード／通常モードに対応してそれぞれ前段の
フリップフロップの出力／通常リセット信号を選択する
モード選択手段を設け、前記テストモード時における前
記フリップフロップの最終段の出力データに基づき該フ
リップフロップのリセット故障を判定するようにしたの
で、テストパターン数は、クロックに関係なく数パター
ンで済み、簡単にリセット故障を診断することができ
る。
明の第１の態様に係る半導体回路のテスト方式によれ
ば、入力データをクロックに同期させて出力する複数段
のフリップフロップと、該フリップフロップ間に縦続接
続された組合せ回路とを備えた半導体回路において、前
記フリップフロップの初段目のリセット信号として、テ
ストモード／通常モードに対応してそれぞれテストリセ
ット信号／通常リセット信号を選択すると共に、前記フ
リップフロップの２段目以降のリセット信号として、前
記テストモード／通常モードに対応してそれぞれ前段の
フリップフロップの出力／通常リセット信号を選択する
モード選択手段を設け、前記テストモード時における前
記フリップフロップの最終段の出力データに基づき該フ
リップフロップのリセット故障を判定するようにしたの
で、テストパターン数は、クロックに関係なく数パター
ンで済み、簡単にリセット故障を診断することができ
る。
【００３４】本発明の第２の態様は、前記テストリセッ
ト信号および通常リセット信号の非活性時に前記各段の
フリップフロップにプリセット信号を一時供給した後、
テストモード下で、前記フリップフロップの最終段の出
力データに基づき該フリップフロップのリセット故障を
判定するようにしたので、第１の発明と同様にテストパ
ターンが少なくて済み、簡単にプリセット故障を診断す
ることができる。
ト信号および通常リセット信号の非活性時に前記各段の
フリップフロップにプリセット信号を一時供給した後、
テストモード下で、前記フリップフロップの最終段の出
力データに基づき該フリップフロップのリセット故障を
判定するようにしたので、第１の発明と同様にテストパ
ターンが少なくて済み、簡単にプリセット故障を診断す
ることができる。
【図１】 本発明に係るテスト方式を実施する半導体回
路の一実施例の回路図である。
路の一実施例の回路図である。
【図２】 本発明に係るテスト方式を実施する半導体回
路の別の実施例の回路図である。
路の別の実施例の回路図である。
【図３】 従来の半導体回路を示す回路図である。
２，６，１０ フリップフロップ ４，８ 組合せ回路 ２０，２４，２８ ＯＲゲート ２２，２６，３０ ＡＮＤゲート
Claims (2)
- 【請求項１】入力データをクロックに同期させて出力す
る複数段のフリップフロップと、該フリップフロップ間
に縦続接続された組合せ回路とを備えた半導体回路にお
いて、 前記フリップフロップの初段目のリセット信号として、
テストモード／通常モードに対応してそれぞれテストリ
セット信号／通常リセット信号を選択すると共に、前記
フリップフロップの２段目以降のリセット信号として、
前記テストモード／通常モードに対応してそれぞれ前段
のフリップフロップの出力／通常リセット信号を選択す
るモード選択手段を設け、 前記テストモード時における前記フリップフップの最終
段の出力データに基づき該フリップフロップのリセット
故障を判定することを特徴とする半導体回路のテスト方
式。 - 【請求項２】前記テストリセット信号および通常リセッ
ト信号の非活性時に前記各段のフリップフロップにプリ
セット信号を一時供給した後、テストモード下で、前記
フリップフロップの最終段の出力データに基づき該フリ
ップフロップのプリセット故障を判定することを特徴と
する請求項１記載の半導体回路のテスト方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4342644A JPH06194419A (ja) | 1992-12-22 | 1992-12-22 | 半導体回路のテスト方式 |
| TW82100029A TW237468B (en) | 1991-12-27 | 1993-01-05 | Electrically conductive copper paste |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4342644A JPH06194419A (ja) | 1992-12-22 | 1992-12-22 | 半導体回路のテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06194419A true JPH06194419A (ja) | 1994-07-15 |
Family
ID=18355376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4342644A Withdrawn JPH06194419A (ja) | 1991-12-27 | 1992-12-22 | 半導体回路のテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06194419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118782128A (zh) * | 2023-03-31 | 2024-10-15 | 长鑫存储技术有限公司 | 信号生成电路、测试电路及存储器 |
-
1992
- 1992-12-22 JP JP4342644A patent/JPH06194419A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118782128A (zh) * | 2023-03-31 | 2024-10-15 | 长鑫存储技术有限公司 | 信号生成电路、测试电路及存储器 |
| CN118782128B (zh) * | 2023-03-31 | 2025-09-26 | 长鑫存储技术有限公司 | 信号生成电路、测试电路及存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
| JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
| JPH0440113A (ja) | フリップフロップ回路及び半導体集積回路 | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
| JPH05119122A (ja) | スキヤン回路のテストパターン生成方法 | |
| JP3003781B2 (ja) | 検査容易化設計方法、バスエラー回避設計方法及び集積回路 | |
| JP3275952B2 (ja) | ディジタル論理回路のテスト回路 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| JP2005017067A (ja) | 自己テスト回路内蔵の半導体集積回路およびその故障診断方法 | |
| JP3107061B2 (ja) | テスト回路 | |
| JPH06123761A (ja) | 大規模集積回路 | |
| JPH0210178A (ja) | 論理回路 | |
| JPH07174821A (ja) | バウンダリスキャンセルおよびテスト回路の検証方法 | |
| JP2944325B2 (ja) | スキャンパス診断回路 | |
| JP3218294B2 (ja) | 論理集積回路 | |
| JPH06342041A (ja) | 論理回路テスト容易化回路 | |
| JP2000065900A (ja) | 半導体装置及びその製造方法 | |
| JP2020165657A (ja) | 半導体集積回路 | |
| JPH0949863A (ja) | 半導体集積回路装置の故障検査方法 | |
| JP2002162447A (ja) | 半導体集積回路のスキャンパス設計方法 | |
| JPH1090368A (ja) | 半導体集積回路および半導体集積回路の検証方法 | |
| JPH0519022A (ja) | テストパターン発生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |