JPH06196454A - レジスト膜の除去方法及び除去装置 - Google Patents
レジスト膜の除去方法及び除去装置Info
- Publication number
- JPH06196454A JPH06196454A JP4357680A JP35768092A JPH06196454A JP H06196454 A JPH06196454 A JP H06196454A JP 4357680 A JP4357680 A JP 4357680A JP 35768092 A JP35768092 A JP 35768092A JP H06196454 A JPH06196454 A JP H06196454A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- gas
- fluorine
- based gas
- hardened layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 ドライエッチング処理等によりレジスト膜に
生成する変質硬化層を容易にすることにより、スループ
ット及び歩留りの向上を図る。 【構成】 半導体装置の製造工程においてエッチング処
理等のマスクに用いられたレジスト膜１を、Ｆラジカル
に曝して灰化させる。レジスト膜１の表面には難気化性
の変質硬化層１ａが生成されている。変質硬化層１ａ
と、マイクロ波放電によりＮＦ3 ガスをプラズマ状態に
して解離させたＦラジカルとが反応し、変質硬化層１ａ
が気化性に変質する。これにより変質硬化層１ａ及びレ
ジスト膜１は灰化して消滅する。その灰化速度を上昇さ
せるために、Ｏ3 ガスを導入してプラズマ状態にし、Ｏ
ラジカルを生成させる。 【効果】 変質硬化層を含むレジスト膜を一工程で除去
することができ、スループットの向上並びに歩留りの向
上を図ることができる。
生成する変質硬化層を容易にすることにより、スループ
ット及び歩留りの向上を図る。 【構成】 半導体装置の製造工程においてエッチング処
理等のマスクに用いられたレジスト膜１を、Ｆラジカル
に曝して灰化させる。レジスト膜１の表面には難気化性
の変質硬化層１ａが生成されている。変質硬化層１ａ
と、マイクロ波放電によりＮＦ3 ガスをプラズマ状態に
して解離させたＦラジカルとが反応し、変質硬化層１ａ
が気化性に変質する。これにより変質硬化層１ａ及びレ
ジスト膜１は灰化して消滅する。その灰化速度を上昇さ
せるために、Ｏ3 ガスを導入してプラズマ状態にし、Ｏ
ラジカルを生成させる。 【効果】 変質硬化層を含むレジスト膜を一工程で除去
することができ、スループットの向上並びに歩留りの向
上を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、レジスト膜の除去技術
に関し、特に半導体装置の製造工程におけるイオン注入
処理やエッチング処理等のマスクとして用いられるレジ
スト膜の除去方法及び除去装置に関する。
に関し、特に半導体装置の製造工程におけるイオン注入
処理やエッチング処理等のマスクとして用いられるレジ
スト膜の除去方法及び除去装置に関する。
【０００２】
【従来の技術】近時、半導体装置の製造工程におけるイ
オン注入処理やエッチング処理等のマスクとして使用さ
れた後に、半導体基板上に残在するレジスト膜を除去す
る場合、湿式による除去方法に代わって、酸素プラズマ
を用いてレジスト膜を灰化（アッシング）させるアッシ
ング法が採用されるようになってきている。アッシング
法によれば、プロセスの簡易化，清浄化を図ることがで
きると共に、自動化が容易である等の種々の利点があ
る。
オン注入処理やエッチング処理等のマスクとして使用さ
れた後に、半導体基板上に残在するレジスト膜を除去す
る場合、湿式による除去方法に代わって、酸素プラズマ
を用いてレジスト膜を灰化（アッシング）させるアッシ
ング法が採用されるようになってきている。アッシング
法によれば、プロセスの簡易化，清浄化を図ることがで
きると共に、自動化が容易である等の種々の利点があ
る。
【０００３】この方法によれば、大部分のレジストは気
化して基板上から消滅するが、イオン注入処理やドライ
エッチング処理等によりレジスト膜の表面に生じた難気
化性の変質硬化層は気化せずに残留する。この変質硬化
層を除去するため、例えば特開平４−２８２１９号公報
に記載されているようなレジスト膜の剥離方法が提案さ
れている。
化して基板上から消滅するが、イオン注入処理やドライ
エッチング処理等によりレジスト膜の表面に生じた難気
化性の変質硬化層は気化せずに残留する。この変質硬化
層を除去するため、例えば特開平４−２８２１９号公報
に記載されているようなレジスト膜の剥離方法が提案さ
れている。
【０００４】この剥離方法は、そのプロセスを３工程に
分けて行うものであり、レジスト膜を被着させた半導体
基板を液体窒素中に浸漬させながら、その基板に超音波
を照射する急冷工程と、酸素プラズマによりレジスト膜
を灰化させるアッシング工程と、基板にエアガン等を用
いて圧搾空気を吹き付けるエア洗浄工程とにより構成さ
れる。そして、その作用は以下の通りである。即ち、先
ず急冷工程により変質硬化層及びレジスト膜に亀裂が生
じ、この亀裂を介して、アッシング工程時に酸素プラズ
マ中の原子状酸素がレジスト膜内の奥方まで浸透する。
これによりレジスト膜の変質していない部分が速やかに
気化して、残った変質硬化層と基板との接着力が低下す
る。そして、その変質硬化層を圧搾空気で吹き飛ばすこ
とにより、清浄な表面の基板が得られる。
分けて行うものであり、レジスト膜を被着させた半導体
基板を液体窒素中に浸漬させながら、その基板に超音波
を照射する急冷工程と、酸素プラズマによりレジスト膜
を灰化させるアッシング工程と、基板にエアガン等を用
いて圧搾空気を吹き付けるエア洗浄工程とにより構成さ
れる。そして、その作用は以下の通りである。即ち、先
ず急冷工程により変質硬化層及びレジスト膜に亀裂が生
じ、この亀裂を介して、アッシング工程時に酸素プラズ
マ中の原子状酸素がレジスト膜内の奥方まで浸透する。
これによりレジスト膜の変質していない部分が速やかに
気化して、残った変質硬化層と基板との接着力が低下す
る。そして、その変質硬化層を圧搾空気で吹き飛ばすこ
とにより、清浄な表面の基板が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た特開平４−２８２１９号公報に記載の方法では、レジ
スト膜の除去に要する工程数が多くなる。このためスル
ープットの低下を招くだけでなく、例えば臭化水素（Ｈ
Ｂｒ）ガスを用いて多結晶シリコンをドライエッチング
処理した際に、レジスト膜の表面に生成されるＳｉx Ｂ
ｒy ＯX （ｘ，ｙは任意の整数）で表される変質硬化層
については除去することができない。そしてこの変質硬
化層が基板表面に残存して異物となり、歩留りの低下を
招くという問題点が本発明者によって明らかにされた。
た特開平４−２８２１９号公報に記載の方法では、レジ
スト膜の除去に要する工程数が多くなる。このためスル
ープットの低下を招くだけでなく、例えば臭化水素（Ｈ
Ｂｒ）ガスを用いて多結晶シリコンをドライエッチング
処理した際に、レジスト膜の表面に生成されるＳｉx Ｂ
ｒy ＯX （ｘ，ｙは任意の整数）で表される変質硬化層
については除去することができない。そしてこの変質硬
化層が基板表面に残存して異物となり、歩留りの低下を
招くという問題点が本発明者によって明らかにされた。
【０００６】本発明はかかる事情に鑑みてなされたもの
であり、レジスト膜の除去に要する工程数を削除してス
ループットの向上を図ると共に、例えばＨＢｒガスを用
いたドライエッチング処理によりレジスト膜に生成する
難気化性の変質硬化層を容易に除去することができ、歩
留りの向上を図り得るレジスト膜の除去方法及び除去装
置を提供することを主たる目的としている。
であり、レジスト膜の除去に要する工程数を削除してス
ループットの向上を図ると共に、例えばＨＢｒガスを用
いたドライエッチング処理によりレジスト膜に生成する
難気化性の変質硬化層を容易に除去することができ、歩
留りの向上を図り得るレジスト膜の除去方法及び除去装
置を提供することを主たる目的としている。
【０００７】
【課題を解決するための手段】本発明に係るレジスト膜
の除去方法は、フッ化系ガスをプラズマ状態にし、その
プラズマ中に生成したフッ素ラジカルに基板表面を曝し
て、その基板表面に残存するレジスト膜を除去するよう
にしたものである。
の除去方法は、フッ化系ガスをプラズマ状態にし、その
プラズマ中に生成したフッ素ラジカルに基板表面を曝し
て、その基板表面に残存するレジスト膜を除去するよう
にしたものである。
【０００８】具体的には、前記フッ素ガスは三フッ化窒
素ガスであり、該フッ素ガスを含んで成る混合ガスに対
して最大１０体積百分率を占める。そしてフッ素系ガス
を、マイクロ波放電を生起可能なチャンバー内に導入し
て、そのマイクロ波放電によりプラズマ状態にすること
により、前記チャンバー内で前記レジスト膜を灰化させ
て除去する。そのレジスト膜は、前記基板の主面に形成
した酸化シリコン膜上に積層させた多結晶シリコン（も
しくは高融点金属又はそれらの金属間化合物）を、臭化
水素ガス（もしくはハロゲンガス又はそれらの混合ガ
ス）を用いたドライエッチング処理により所望の形状に
成形する際のエッチングマスクとして使用され、このエ
ッチング処理によりレジスト膜の表面に変質硬化層が形
成されている。
素ガスであり、該フッ素ガスを含んで成る混合ガスに対
して最大１０体積百分率を占める。そしてフッ素系ガス
を、マイクロ波放電を生起可能なチャンバー内に導入し
て、そのマイクロ波放電によりプラズマ状態にすること
により、前記チャンバー内で前記レジスト膜を灰化させ
て除去する。そのレジスト膜は、前記基板の主面に形成
した酸化シリコン膜上に積層させた多結晶シリコン（も
しくは高融点金属又はそれらの金属間化合物）を、臭化
水素ガス（もしくはハロゲンガス又はそれらの混合ガ
ス）を用いたドライエッチング処理により所望の形状に
成形する際のエッチングマスクとして使用され、このエ
ッチング処理によりレジスト膜の表面に変質硬化層が形
成されている。
【０００９】本発明に係るレジスト膜の除去装置は、フ
ッ素系ガスを導入可能なフッ素導入手段と、該フッ素系
ガスからフッ素ラジカルを生成可能なプラズマ発生手段
とを備えている。
ッ素系ガスを導入可能なフッ素導入手段と、該フッ素系
ガスからフッ素ラジカルを生成可能なプラズマ発生手段
とを備えている。
【００１０】
【作用】本発明に係るレジスト膜の除去方法によれば、
レジスト膜を除去する際に、フッ素系ガスをプラズマ状
態にして、極めて反応性に富んだフッ素ラジカル（Ｆラ
ジカル）を生成させ、そのＦラジカルに基板表面を曝す
ようにしたため、このＦラジカルと、レジスト膜の表面
に生じたシリコン（Ｓｉ）を含む化合物より成る変質硬
化層のＳｉとが、化学的に反応を起す。そしてその化合
物からＳｉが引き離されるので、変質硬化層が更に変質
し、アッシング処理により除去可能となる。
レジスト膜を除去する際に、フッ素系ガスをプラズマ状
態にして、極めて反応性に富んだフッ素ラジカル（Ｆラ
ジカル）を生成させ、そのＦラジカルに基板表面を曝す
ようにしたため、このＦラジカルと、レジスト膜の表面
に生じたシリコン（Ｓｉ）を含む化合物より成る変質硬
化層のＳｉとが、化学的に反応を起す。そしてその化合
物からＳｉが引き離されるので、変質硬化層が更に変質
し、アッシング処理により除去可能となる。
【００１１】上記の場合、フッ素系ガスとして、三フッ
化窒素（ＮＦ3 ）ガスを用いるのが望ましい。またフッ
素系ガスと、酸素（Ｏ2 ）ガス又はオゾン（Ｏ3 ）ガス
等の酸素系ガスとを混合した混合ガスを用いることによ
り、Ｆラジカルに加えて活性な酸素ラジカル（Ｏラジカ
ル）が生成され、そのＯラジカルによりアッシング処理
時のレジスト灰化速度が上昇する。この際、混合ガスに
占めるフッ素系ガスの割合が最大１０体積百分率であれ
ば、実際の生産工程に十分適用可能な程度のレジスト灰
化速度が得られる。
化窒素（ＮＦ3 ）ガスを用いるのが望ましい。またフッ
素系ガスと、酸素（Ｏ2 ）ガス又はオゾン（Ｏ3 ）ガス
等の酸素系ガスとを混合した混合ガスを用いることによ
り、Ｆラジカルに加えて活性な酸素ラジカル（Ｏラジカ
ル）が生成され、そのＯラジカルによりアッシング処理
時のレジスト灰化速度が上昇する。この際、混合ガスに
占めるフッ素系ガスの割合が最大１０体積百分率であれ
ば、実際の生産工程に十分適用可能な程度のレジスト灰
化速度が得られる。
【００１２】さらに本発明に係るレジスト膜の除去装置
によれば、フッ素系ガスを導入可能なフッ素導入手段
と、該フッ素系ガスからＦラジカルを生成可能なプラズ
マ発生手段とを備えているため、フッ素ガスの導入を容
易に行い得ると共に、そのフッ素系ガスを容易にプラズ
マ状態にすることができ、Ｆラジカルの生成が容易とな
る。
によれば、フッ素系ガスを導入可能なフッ素導入手段
と、該フッ素系ガスからＦラジカルを生成可能なプラズ
マ発生手段とを備えているため、フッ素ガスの導入を容
易に行い得ると共に、そのフッ素系ガスを容易にプラズ
マ状態にすることができ、Ｆラジカルの生成が容易とな
る。
【００１３】
【実施例】本発明に係るレジスト膜の除去方法を、例え
ばＭＯＳ（Metal Oxide Semiconductor ）構造の半導体
装置におけるゲート電極の形成時にエッチングマスクと
して用い、基板表面に残存するレジスト膜を除去する場
合の適用例について説明する。
ばＭＯＳ（Metal Oxide Semiconductor ）構造の半導体
装置におけるゲート電極の形成時にエッチングマスクと
して用い、基板表面に残存するレジスト膜を除去する場
合の適用例について説明する。
【００１４】図１には、本発明のレジスト膜の除去方法
を適用して、レジスト膜を除去する工程が順に模式的に
示されている。この除去方法は、図１（ａ）〜（ｃ）に
示すように、半導体装置の製造工程においてエッチング
処理（又はイオン注入処理等）の際に、マスクとして用
いられたレジスト膜１を、ＮＦ3 ガス等のフッ素系ガス
のプラズマ中に生成するＦラジカル（図中には、単に
「Ｆ」と記載する）に曝すことにより除去するようにし
たものである。ここでフッ素系ガスとは、フッ素化合
物、フッ素単体（Ｆ2 ）或いは、それらを混合して成る
ガスを意味する。以下、詳細に説明する。
を適用して、レジスト膜を除去する工程が順に模式的に
示されている。この除去方法は、図１（ａ）〜（ｃ）に
示すように、半導体装置の製造工程においてエッチング
処理（又はイオン注入処理等）の際に、マスクとして用
いられたレジスト膜１を、ＮＦ3 ガス等のフッ素系ガス
のプラズマ中に生成するＦラジカル（図中には、単に
「Ｆ」と記載する）に曝すことにより除去するようにし
たものである。ここでフッ素系ガスとは、フッ素化合
物、フッ素単体（Ｆ2 ）或いは、それらを混合して成る
ガスを意味する。以下、詳細に説明する。
【００１５】図１（ａ）に示すように、ＭＯＳ構造の半
導体装置においては、例えばＳｉ等から成る半導体基板
２の表面に、半導体基板２を熱酸化して得られるＳｉＯ
2 等の絶縁膜３が形成され、その絶縁膜３の上に多結晶
シリコンもしくは高融点金属又はそれらの金属間化合物
（シリサイド）から成るゲート電極４が形成されてい
る。このゲート電極４は、次の工程を経ることにより形
成される。即ち、 （１）絶縁膜３の全面に多結晶シリコン等から成る導電
性の膜をＣＶＤ（Chemical Vaper Deposition ；気相成
長）法等により積層させる。 （２）その上の全面にレジストを回転塗布し、それをフ
ォトリソグラフィ技術により所望のパターンに成形して
レジスト膜１とする。 （３）それをマスクとしてＨＢｒガス（又はハロゲンガ
ス、或いはＨＢｒガスとハロゲンガスとの混合ガス）等
により前記導電性の膜をドライエッチング処理する。従
って、ゲート電極４を形成した直後には、基板上にはレ
ジスト膜１が残存している。
導体装置においては、例えばＳｉ等から成る半導体基板
２の表面に、半導体基板２を熱酸化して得られるＳｉＯ
2 等の絶縁膜３が形成され、その絶縁膜３の上に多結晶
シリコンもしくは高融点金属又はそれらの金属間化合物
（シリサイド）から成るゲート電極４が形成されてい
る。このゲート電極４は、次の工程を経ることにより形
成される。即ち、 （１）絶縁膜３の全面に多結晶シリコン等から成る導電
性の膜をＣＶＤ（Chemical Vaper Deposition ；気相成
長）法等により積層させる。 （２）その上の全面にレジストを回転塗布し、それをフ
ォトリソグラフィ技術により所望のパターンに成形して
レジスト膜１とする。 （３）それをマスクとしてＨＢｒガス（又はハロゲンガ
ス、或いはＨＢｒガスとハロゲンガスとの混合ガス）等
により前記導電性の膜をドライエッチング処理する。従
って、ゲート電極４を形成した直後には、基板上にはレ
ジスト膜１が残存している。
【００１６】このレジスト膜１の表面には、例えばＳｉ
x Ｂｒy ＯX （ｘ，ｙは任意の整数）で表される難気化
性の変質硬化層１ａが生成されている。この変質硬化層
１ａは、上記エッチング処理の際に、未エッチング部分
が残るのを防ぐためにエッチングの終了時点から２０〜
３０％程度エッチング処理を過剰に行う、所謂オーバー
エッチングにより生じる。
x Ｂｒy ＯX （ｘ，ｙは任意の整数）で表される難気化
性の変質硬化層１ａが生成されている。この変質硬化層
１ａは、上記エッチング処理の際に、未エッチング部分
が残るのを防ぐためにエッチングの終了時点から２０〜
３０％程度エッチング処理を過剰に行う、所謂オーバー
エッチングにより生じる。
【００１７】そして、例えばマイクロ波放電等によりプ
ラズマ状態にしたＮＦ3 ガスから解離したＦラジカルに
より、変質硬化層１ａのＳｉx Ｂｒy ＯX からＳｉが引
き抜かれ、変質硬化層１ａが気化性に変質する。それに
より、変質硬化層１ａは灰化して消滅する。この状態が
図１（ｂ）に示されている。この際、ＮＦ3 ガスとＯ3
ガスとを混合した混合ガスを用いることにより、Ｆラジ
カルに加えて活性なＯラジカル（図中には、単に「Ｏ」
と記載する）を生成し、これにより変質硬化層１ａの灰
化速度が上昇する。具体的には、混合ガスに占めるＮＦ
3 ガスの割合が最大１０体積百分率（ｖｏｌ％）であれ
ば、実際の生産工程に十分適用可能な程度の灰化速度が
得られる。
ラズマ状態にしたＮＦ3 ガスから解離したＦラジカルに
より、変質硬化層１ａのＳｉx Ｂｒy ＯX からＳｉが引
き抜かれ、変質硬化層１ａが気化性に変質する。それに
より、変質硬化層１ａは灰化して消滅する。この状態が
図１（ｂ）に示されている。この際、ＮＦ3 ガスとＯ3
ガスとを混合した混合ガスを用いることにより、Ｆラジ
カルに加えて活性なＯラジカル（図中には、単に「Ｏ」
と記載する）を生成し、これにより変質硬化層１ａの灰
化速度が上昇する。具体的には、混合ガスに占めるＮＦ
3 ガスの割合が最大１０体積百分率（ｖｏｌ％）であれ
ば、実際の生産工程に十分適用可能な程度の灰化速度が
得られる。
【００１８】さらに、そのままＦラジカルおよびＯラジ
カルを生成させ続けることにより、図１（ｃ）に示すよ
うに、レジスト膜１が灰化して消滅し、清浄な状態の基
板が得られる。
カルを生成させ続けることにより、図１（ｃ）に示すよ
うに、レジスト膜１が灰化して消滅し、清浄な状態の基
板が得られる。
【００１９】次に、上述した除去方法に用いられる除去
装置について説明する。図２には、その除去装置の模式
断面が示されている。この除去装置５０は、基板にプラ
ズマを直接曝すことなくレジスト膜１を灰化させる所謂
ダウンストリーム型のプラズマアッシング装置であり、
アッシング室６０にＮＦ3 ガスを導入するフッ素導入手
段７０と、ＮＦ3 ガス等をプラズマ状態にするプラズマ
発生手段８０とを備えている。更に、アッシング室６０
にＯ3ガスを導入するオゾン導入手段９０を備えてい
る。
装置について説明する。図２には、その除去装置の模式
断面が示されている。この除去装置５０は、基板にプラ
ズマを直接曝すことなくレジスト膜１を灰化させる所謂
ダウンストリーム型のプラズマアッシング装置であり、
アッシング室６０にＮＦ3 ガスを導入するフッ素導入手
段７０と、ＮＦ3 ガス等をプラズマ状態にするプラズマ
発生手段８０とを備えている。更に、アッシング室６０
にＯ3ガスを導入するオゾン導入手段９０を備えてい
る。
【００２０】具体的には、アッシング室６０は装置本体
５１と石英等から成るチャンバー５２によって囲まれて
おり、その中央下部には半導体ウェハ１００を載置する
アルミニウム等から成るステージ５３が設けられてい
る。このステージ５３には、ヒーター５４が内蔵されて
いる共に、半導体ウェハ１００を回転させるモーター等
の駆動源５５が連結されている。このヒーター５４によ
りステージ５３は例えば２００℃に保たれる。また装置
本体５１には、アッシング室６０内のＮＦ3 ガス及びＯ
3 ガスを排気する排気口５６が設けられている。そし
て、その排気口５６には図示しない圧力調整弁等が連結
され、アッシング室６０内の圧力を調整し得るようにな
っている。具体的にその圧力を例示すると、０．８Ｔｏ
ｒｒ（約１０７Ｐａ）程度である。また、この排気口５
６は図示しない真空ポンプ等が連結されている。
５１と石英等から成るチャンバー５２によって囲まれて
おり、その中央下部には半導体ウェハ１００を載置する
アルミニウム等から成るステージ５３が設けられてい
る。このステージ５３には、ヒーター５４が内蔵されて
いる共に、半導体ウェハ１００を回転させるモーター等
の駆動源５５が連結されている。このヒーター５４によ
りステージ５３は例えば２００℃に保たれる。また装置
本体５１には、アッシング室６０内のＮＦ3 ガス及びＯ
3 ガスを排気する排気口５６が設けられている。そし
て、その排気口５６には図示しない圧力調整弁等が連結
され、アッシング室６０内の圧力を調整し得るようにな
っている。具体的にその圧力を例示すると、０．８Ｔｏ
ｒｒ（約１０７Ｐａ）程度である。また、この排気口５
６は図示しない真空ポンプ等が連結されている。
【００２１】前記フッ素導入手段７０は、アッシング室
６０に連通接続された配管７１とＮＦ3 ガスを充填した
高圧ガスボンベ７２とを備えており、その配管７１には
流量を調節する図示しないマスフローコントローラー等
が連結されている。具体的にその流量を例示すると１０
ＳＣＣＭ（ｍｌ／分）程度である。前記オゾン導入手段
９０は、アッシング室６０に連通接続された配管９１と
Ｏ3 ガスを生成するオゾン発生装置９２とを備えてお
り、その配管９１には流量を調節する図示しないマスフ
ローコントローラー等が連結されている。具体的にその
流量を例示すると２００ＳＣＣＭ程度である。なお配管
９１と配管７１とを共通にして、ＮＦ3 ガスとＯ3 ガス
とを予め混合させてからアッシング室６０に導入するよ
うにしてもよい。
６０に連通接続された配管７１とＮＦ3 ガスを充填した
高圧ガスボンベ７２とを備えており、その配管７１には
流量を調節する図示しないマスフローコントローラー等
が連結されている。具体的にその流量を例示すると１０
ＳＣＣＭ（ｍｌ／分）程度である。前記オゾン導入手段
９０は、アッシング室６０に連通接続された配管９１と
Ｏ3 ガスを生成するオゾン発生装置９２とを備えてお
り、その配管９１には流量を調節する図示しないマスフ
ローコントローラー等が連結されている。具体的にその
流量を例示すると２００ＳＣＣＭ程度である。なお配管
９１と配管７１とを共通にして、ＮＦ3 ガスとＯ3 ガス
とを予め混合させてからアッシング室６０に導入するよ
うにしてもよい。
【００２２】前記プラズマ発生手段８０は、例えばマイ
クロ波放電によりプラズマを発生させるものであり、マ
イクロ波を伝送する導波管８１に図示しないマイクロ波
を発生する発生装置が連結されている。例えば、使用さ
れるマイクロ波の周波数は２．４５ＧＨｚであり、マイ
クロ波パワーは１．０ｋＷである。プラズマはアッシン
グ室６０の上部（その発生領域を符号８５で示す。）に
発生する。
クロ波放電によりプラズマを発生させるものであり、マ
イクロ波を伝送する導波管８１に図示しないマイクロ波
を発生する発生装置が連結されている。例えば、使用さ
れるマイクロ波の周波数は２．４５ＧＨｚであり、マイ
クロ波パワーは１．０ｋＷである。プラズマはアッシン
グ室６０の上部（その発生領域を符号８５で示す。）に
発生する。
【００２３】以上の構成による除去装置５０によれば、
半導体ウェハ１００上のレジスト膜の除去方法において
は、導波管８１にマイクロ波を発生させ、マイクロ波放
電によりプラズマを発生させ、アッシング室６０内をプ
ラズマ状態とする。この際、上述したように、高圧ガス
ボンベ７２から配管７１を通って流出されるＮＦ3 ガス
とオゾン発生装置９２から配管９１を通って流出される
Ｏ3 ガスとをアッシング室６０内で混合させる。そし
て、プラズマ状態にしたＮＦ3 ガスとＯ3 ガスとの混合
ガスにより前記半導体ウェハ１００上のレジスト膜が灰
化して消滅し、除去される。これにより、清浄な半導体
ウェハ１００が得られる。
半導体ウェハ１００上のレジスト膜の除去方法において
は、導波管８１にマイクロ波を発生させ、マイクロ波放
電によりプラズマを発生させ、アッシング室６０内をプ
ラズマ状態とする。この際、上述したように、高圧ガス
ボンベ７２から配管７１を通って流出されるＮＦ3 ガス
とオゾン発生装置９２から配管９１を通って流出される
Ｏ3 ガスとをアッシング室６０内で混合させる。そし
て、プラズマ状態にしたＮＦ3 ガスとＯ3 ガスとの混合
ガスにより前記半導体ウェハ１００上のレジスト膜が灰
化して消滅し、除去される。これにより、清浄な半導体
ウェハ１００が得られる。
【００２４】以上、詳述したように上記実施例によれ
ば、レジスト膜１及び変質硬化層１ａが灰化される際
に、ＮＦ3 ガス及びＯ3 ガスをプラズマ状態にすること
により生成されたＦラジカル及びＯラジカルを用いるよ
うにしたため、変質硬化層１ａがアッシング処理により
灰化されて除去可能になる。また実際の生産工程に十分
適用可能な程度のレジスト灰化速度が得られる。従っ
て、アッシング処理時にフッ素系ガスを導入することに
より、変質硬化層を含むレジスト膜等から成るレジスト
膜を一工程で完全に除去することができ、スループット
の向上並びに歩留りの向上を図ることができる。
ば、レジスト膜１及び変質硬化層１ａが灰化される際
に、ＮＦ3 ガス及びＯ3 ガスをプラズマ状態にすること
により生成されたＦラジカル及びＯラジカルを用いるよ
うにしたため、変質硬化層１ａがアッシング処理により
灰化されて除去可能になる。また実際の生産工程に十分
適用可能な程度のレジスト灰化速度が得られる。従っ
て、アッシング処理時にフッ素系ガスを導入することに
より、変質硬化層を含むレジスト膜等から成るレジスト
膜を一工程で完全に除去することができ、スループット
の向上並びに歩留りの向上を図ることができる。
【００２５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能である。例えば上記実施例において、フ
ッ素系ガスとしてＮＦ3 ガスを用いているが、例えばＣ
Ｆ4 ガスやＳＦ6 ガス等のＦラジカルを生成可能であれ
ば如何なるガスを用いてもよい。但し、Ｆラジカルによ
り絶縁膜３からＳｉが引き離されることに起因する絶縁
膜３の減少量は、他のガスに比べてＮＦ3 ガスを用いる
場合が最も少ないので、ゲート酸化膜の更なる薄膜化に
対応するためには、ＮＦ3 ガスを用いるのが望ましい。
また上記実施例においては、Ｏ3 ガスを用いているが、
例えばＯ2 ガス等のＯラジカルを生成可能なものであれ
ば如何なるガスを用いてもよい。
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能である。例えば上記実施例において、フ
ッ素系ガスとしてＮＦ3 ガスを用いているが、例えばＣ
Ｆ4 ガスやＳＦ6 ガス等のＦラジカルを生成可能であれ
ば如何なるガスを用いてもよい。但し、Ｆラジカルによ
り絶縁膜３からＳｉが引き離されることに起因する絶縁
膜３の減少量は、他のガスに比べてＮＦ3 ガスを用いる
場合が最も少ないので、ゲート酸化膜の更なる薄膜化に
対応するためには、ＮＦ3 ガスを用いるのが望ましい。
また上記実施例においては、Ｏ3 ガスを用いているが、
例えばＯ2 ガス等のＯラジカルを生成可能なものであれ
ば如何なるガスを用いてもよい。
【００２６】さらにプラズマ発生手段８０として、マイ
クロ波放電に代えて高周波電界を印加することにより発
生するグロー放電等を用いてもよい。この場合には、除
去装置５０にＲＦアンプ等を連結して高周波電界を発生
させる。除去装置５０の各構成要素については、種々設
計変更可能である。また変質硬化層１ａが除去された直
後に、ＮＦ3 ガスの供給を停止してＯ3 ガスのみを供給
し、レジスト膜１がＯラジカルのみで灰化されるように
してもよい。このようにすれば、Ｆラジカルによる絶縁
膜３の減少量を最小限に抑えることができる。
クロ波放電に代えて高周波電界を印加することにより発
生するグロー放電等を用いてもよい。この場合には、除
去装置５０にＲＦアンプ等を連結して高周波電界を発生
させる。除去装置５０の各構成要素については、種々設
計変更可能である。また変質硬化層１ａが除去された直
後に、ＮＦ3 ガスの供給を停止してＯ3 ガスのみを供給
し、レジスト膜１がＯラジカルのみで灰化されるように
してもよい。このようにすれば、Ｆラジカルによる絶縁
膜３の減少量を最小限に抑えることができる。
【００２７】なお上記実施例においては、本発明に係る
除去方法をゲート電極４の形成時にエッチングマスクと
して用いたレジスト膜１を除去する場合に適用した例に
ついて説明したが、本発明方法は、例えばイオン注入時
のマスクやコンタクト孔の形成時のマスク等、半導体装
置の製造に用いられる種々のマスクとなるレジスト膜の
除去に適用可能である。以上の説明では主として本発明
者によってなされた発明をその背景となった利用分野で
ある半導体装置の製造工程におけるレジスト膜の除去に
適用した場合について説明したが、この発明はそれに限
定されるものではなく、被着対象物に被着させたレジス
ト膜などの有機膜を除去する場合にも有効に利用するこ
とができる。
除去方法をゲート電極４の形成時にエッチングマスクと
して用いたレジスト膜１を除去する場合に適用した例に
ついて説明したが、本発明方法は、例えばイオン注入時
のマスクやコンタクト孔の形成時のマスク等、半導体装
置の製造に用いられる種々のマスクとなるレジスト膜の
除去に適用可能である。以上の説明では主として本発明
者によってなされた発明をその背景となった利用分野で
ある半導体装置の製造工程におけるレジスト膜の除去に
適用した場合について説明したが、この発明はそれに限
定されるものではなく、被着対象物に被着させたレジス
ト膜などの有機膜を除去する場合にも有効に利用するこ
とができる。
【００２８】
【発明の効果】本発明に係るレジスト膜の除去方法によ
れば、フッ素系ガスをプラズマ状態にして生成させた極
めて反応性に富んだＦラジカルに基板表面を曝すように
したため、このＦラジカルと、レジスト膜の表面に生じ
たＳｉを含む化合物より成る変質硬化層のＳｉとが、科
学的に反応を起こし、これによりその化合物からＳｉが
引き離されるので、変質孔硬化層が更に変質し、アッシ
ング処理により除去可能となる。従って、アッシング処
理時にフッ素系ガスを導入することにより、変質硬化層
を含むレジスト膜を容易に除去することができ、スルー
プットの向上並びに歩留りの向上を図ることができる。
この際、フッ素系ガスとしてＮＦ3 ガスを用いることに
より、基板の主面に形成したＳｉＯ2 より成る薄い熱酸
化膜からＳｉが引き離されることに起因する熱酸化膜の
減少量を最も少なくすることができ、ゲート酸化膜の更
なる薄膜化にも対応することができる。
れば、フッ素系ガスをプラズマ状態にして生成させた極
めて反応性に富んだＦラジカルに基板表面を曝すように
したため、このＦラジカルと、レジスト膜の表面に生じ
たＳｉを含む化合物より成る変質硬化層のＳｉとが、科
学的に反応を起こし、これによりその化合物からＳｉが
引き離されるので、変質孔硬化層が更に変質し、アッシ
ング処理により除去可能となる。従って、アッシング処
理時にフッ素系ガスを導入することにより、変質硬化層
を含むレジスト膜を容易に除去することができ、スルー
プットの向上並びに歩留りの向上を図ることができる。
この際、フッ素系ガスとしてＮＦ3 ガスを用いることに
より、基板の主面に形成したＳｉＯ2 より成る薄い熱酸
化膜からＳｉが引き離されることに起因する熱酸化膜の
減少量を最も少なくすることができ、ゲート酸化膜の更
なる薄膜化にも対応することができる。
【００２９】また最大１０体積百分率を占めるフッ素系
ガスと、酸素系ガスとを混合した混合ガスを用いること
により、Ｆラジカルに加えて活性なＯラジカルが生成さ
れ、そのＯラジカルによりアッシング処理時のレジスト
灰化速度が上昇し、実際の生産工程に十分適応可能な程
度のレジスト灰化速度が得られる。また本発明に係るレ
ジスト膜の除去装置によれば、フッ素系ガスを導入可能
なフッ素導入手段と、該フッ素系ガスからＦラジカルを
生成可能なプラズマ発生手段とを備えているため、フッ
素系ガスの導入を容易に行い得ると共に、そのフッ素系
ガスを容易にプラズマ状態にすることができ、従って、
Ｆラジカルを容易生成させることができる。
ガスと、酸素系ガスとを混合した混合ガスを用いること
により、Ｆラジカルに加えて活性なＯラジカルが生成さ
れ、そのＯラジカルによりアッシング処理時のレジスト
灰化速度が上昇し、実際の生産工程に十分適応可能な程
度のレジスト灰化速度が得られる。また本発明に係るレ
ジスト膜の除去装置によれば、フッ素系ガスを導入可能
なフッ素導入手段と、該フッ素系ガスからＦラジカルを
生成可能なプラズマ発生手段とを備えているため、フッ
素系ガスの導入を容易に行い得ると共に、そのフッ素系
ガスを容易にプラズマ状態にすることができ、従って、
Ｆラジカルを容易生成させることができる。
【００３０】実際にはレジスト膜を被着させた基板を、
マイクロ波放電を生起可能なチャンバー内に置き、その
チャンバー内に、フッ素系ガスを導入すると共に、導波
管を介してマイクロ波を導くことにより、フッ素系ガス
がプラズマ状態となってＦラジカルが生成され、そのＦ
ラジカルによりレジスト膜及びその表面の変質硬化層を
灰化させることができる。特に、ＨＢｒガス等を用いた
多結晶シリコン等のドライエッチング処理により生成す
るＳｉx Ｂｒy Ｏx で表される難気化性の変質硬化層を
除去する場合に有効である。
マイクロ波放電を生起可能なチャンバー内に置き、その
チャンバー内に、フッ素系ガスを導入すると共に、導波
管を介してマイクロ波を導くことにより、フッ素系ガス
がプラズマ状態となってＦラジカルが生成され、そのＦ
ラジカルによりレジスト膜及びその表面の変質硬化層を
灰化させることができる。特に、ＨＢｒガス等を用いた
多結晶シリコン等のドライエッチング処理により生成す
るＳｉx Ｂｒy Ｏx で表される難気化性の変質硬化層を
除去する場合に有効である。
【図１】本発明のレジスト膜の除去方法によるＭＯＳ構
造の半導体装置におけるゲート電極形成用のエッチング
マスクとして用いたレジスト膜除去工程を順に示す模式
断面図である。
造の半導体装置におけるゲート電極形成用のエッチング
マスクとして用いたレジスト膜除去工程を順に示す模式
断面図である。
【図２】本発明のレジスト膜除去装置の構成例を示す概
略断面図である。
略断面図である。
１ レジスト膜 １ａ変質硬化層 ２ 半導体基板（基板） ３ 絶縁膜（酸化シリコン膜） ４ ゲート電極 ５０ 除去装置 ５２ チャンバー ７０ フッ素導入手段 ８０ プラズマ発生手段
Claims (6)
- 【請求項１】 フッ素系ガスをプラズマ状態にし、その
プラズマ中に生成したフッ素ラジカルに基板表面を曝し
て、その基板表面上のレジスト膜を除去することを特徴
とするレジスト膜の除去方法。 - 【請求項２】 前記フッ素系ガスは三フッ化窒素ガスで
あることを特徴とする請求項１に記載のレジスト膜の除
去方法。 - 【請求項３】 前記フッ素系ガスは、該フッ素系ガスを
含んで成る混合ガスに対して最大１０体積百分率を占め
ることを特徴とする請求項１又は２に記載のレジスト膜
の除去方法。 - 【請求項４】 前記フッ素系ガスを、マイクロ波放電を
生起可能なチャンバー内に導入して、そのマイクロ波放
電によりプラズマ状態にすることにより、前記チャンバ
ー内で前記レジスト膜を灰化させて除去するようにした
ことを特徴とする請求項１，２又は３に記載のレジスト
膜の除去方法。 - 【請求項５】 前記基板の主面に形成した酸化シリコン
膜上に積層させた多結晶シリコンもしくは高融点金属又
はそれらの金属間化合物を、臭化水素ガスもしくはハロ
ゲンガス又はそれらの混合ガスを用いたドライエッチン
グ処理することにより、前記レジスト膜の表面に変質硬
化層が形成されていることを特徴とする請求項１，２，
３又は４に記載のレジスト膜の除去方法。 - 【請求項６】 フッ素系ガスを導入可能なフッ素導入手
段と、該フッ素系ガスからフッ素ラジカルを生成可能な
プラズマ発生手段とを備えていることを特徴とするレジ
スト膜の除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357680A JPH06196454A (ja) | 1992-12-24 | 1992-12-24 | レジスト膜の除去方法及び除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357680A JPH06196454A (ja) | 1992-12-24 | 1992-12-24 | レジスト膜の除去方法及び除去装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196454A true JPH06196454A (ja) | 1994-07-15 |
Family
ID=18455361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4357680A Withdrawn JPH06196454A (ja) | 1992-12-24 | 1992-12-24 | レジスト膜の除去方法及び除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196454A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458081B1 (ko) * | 1997-06-26 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체장치의비아홀형성방법 |
| JP2006528418A (ja) * | 2003-06-17 | 2006-12-14 | ラム リサーチ コーポレーション | 基板からフォトレジストを除去する方法 |
-
1992
- 1992-12-24 JP JP4357680A patent/JPH06196454A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458081B1 (ko) * | 1997-06-26 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체장치의비아홀형성방법 |
| JP2006528418A (ja) * | 2003-06-17 | 2006-12-14 | ラム リサーチ コーポレーション | 基板からフォトレジストを除去する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3283477B2 (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| JPH06177091A (ja) | 半導体装置の製造方法 | |
| CN100375247C (zh) | 等离子体处理方法和等离子体处理装置 | |
| JPS6211494B2 (ja) | ||
| JP3277394B2 (ja) | 半導体装置の製造方法 | |
| JP4504684B2 (ja) | エッチング方法 | |
| JPH1168095A (ja) | 半導体装置の製造方法 | |
| JP4184851B2 (ja) | プラズマ処理方法 | |
| JP2003332313A (ja) | 半導体装置の製造方法 | |
| JP2004363558A (ja) | 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 | |
| JPH05275326A (ja) | レジストのアッシング方法 | |
| JPH0729879A (ja) | 半導体装置の製造方法 | |
| WO2003017343A1 (fr) | Procede de developpement a sec | |
| JP2007096002A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3351003B2 (ja) | 半導体装置の製造方法 | |
| JP3963295B2 (ja) | ケミカルドライエッチング方法 | |
| JP2000012521A (ja) | プラズマアッシング方法 | |
| JPH0793293B2 (ja) | 後処理方法 | |
| JPH09148429A (ja) | 半導体装置の製造方法 | |
| JP3104840B2 (ja) | 試料の後処理方法 | |
| JPH03155621A (ja) | ドライエッチング方法 | |
| US6403489B1 (en) | Method for removing polymer stacked on a lower electrode within an etching reaction chamber | |
| JPH05275325A (ja) | 半導体装置の製造方法 | |
| JP2000357682A (ja) | 表面処理方法および装置 | |
| JPH0653186A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |