JPH06196683A - Schottky barrier diode and semiconductor integrated circuit device - Google Patents
Schottky barrier diode and semiconductor integrated circuit deviceInfo
- Publication number
- JPH06196683A JPH06196683A JP43A JP34281692A JPH06196683A JP H06196683 A JPH06196683 A JP H06196683A JP 43 A JP43 A JP 43A JP 34281692 A JP34281692 A JP 34281692A JP H06196683 A JPH06196683 A JP H06196683A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- sbd
- compound semiconductor
- barrier diode
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ショットキバリアダイオードの占有面積を増
大させることなく、ショットキバリアダイオードの許容
電流を増大させる。
【構成】 化合物半導体基板1に、第1の凹溝3aと、
第2の凹溝3bとを互いに隣接するように所定の間隔を
おいて設け、第1の凹溝3aにショットキ電極4を設
け、第2の凹溝3bにオーミック電極5を設けてショッ
トキバリアダイオード2を構成した。
(57) [Abstract] [Purpose] To increase the allowable current of the Schottky barrier diode without increasing the occupied area of the Schottky barrier diode. [Structure] The compound semiconductor substrate 1 is provided with a first groove 3a,
The second recessed groove 3b is provided at a predetermined interval so as to be adjacent to each other, the Schottky electrode 4 is provided in the first recessed groove 3a, and the ohmic electrode 5 is provided in the second recessed groove 3b. Configured 2.
Description
【0001】[0001]
【産業上の利用分野】本発明は、ショットキバリアダイ
オードおよび半導体集積回路装置技術に関し、特に、基
板として化合物半導体基板を用いるショットキバリアダ
イオード(Schottky Barrier Diode;以下、SBDとい
う)に適用して有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Schottky barrier diode and semiconductor integrated circuit device technology, and is particularly effective when applied to a Schottky barrier diode (SBD) using a compound semiconductor substrate as a substrate. It is about technology.
【0002】[0002]
【従来の技術】SBDは、金属と半導体とを接触させた
際に半導体においてその接触面に形成されるショットキ
障壁と呼ばれる電位障壁の性質を利用したダイオードで
ある。2. Description of the Related Art An SBD is a diode that utilizes the property of a potential barrier called a Schottky barrier formed on a contact surface of a semiconductor when the metal and the semiconductor are brought into contact with each other.
【0003】化合物半導体基板を用いた従来のSBD
は、SBDを構成するショットキ電極およびオーミック
電極を、化合物半導体基板のほぼ平坦な面に形成してい
た。Conventional SBD using a compound semiconductor substrate
Formed a Schottky electrode and an ohmic electrode forming an SBD on a substantially flat surface of a compound semiconductor substrate.
【0004】なお、ショットキ接合については、例えば
株式会社オーム社、昭和59年11月30日発行、「L
SIハンドブック」P50〜P52に記載があり、通常
のシリコン(Si)等からなる半導体基板に形成された
ショットキ接合におけるエネルギバンド構造や電流−電
圧特性等について説明されている。Regarding the Schottky junction, for example, "Ohm Co., Ltd.," issued November 30, 1984, "L
SI Handbook "P50 to P52, and describes the energy band structure, current-voltage characteristics, etc. in a Schottky junction formed on a normal semiconductor substrate made of silicon (Si) or the like.
【0005】[0005]
【発明が解決しようとする課題】ところが、上記従来の
SBD構造においては、以下の問題があることを本発明
者は見い出した。However, the present inventor has found that the above-mentioned conventional SBD structure has the following problems.
【0006】すなわち、従来のSBD構造においては、
ショットキ電極およびオーミック電極の端部に電界が集
中し、この部分で破壊等が発生するおそれがあるので、
あまり大きな電流を流すことができず、SBDを有する
半導体集積回路装置の動作速度の向上が阻害される問題
があった。That is, in the conventional SBD structure,
Since the electric field is concentrated on the ends of the Schottky electrode and ohmic electrode, there is a risk of destruction or the like at this part,
There is a problem that a very large current cannot be passed and the improvement of the operation speed of the semiconductor integrated circuit device having the SBD is hindered.
【0007】ショットキ電極の端部に電界が集中する理
由は、従来は、図14に示すように、ショットキ電極4
0と、オーミック電極41とが、化合物半導体基板42
の同一平坦面に形成されているので、SBDの動作に寄
与する電流Iが、ショットキ電極40およびオーミック
電極41の端部に集中することによる。The reason why the electric field is concentrated at the end of the Schottky electrode is that the Schottky electrode 4 is conventionally formed as shown in FIG.
0 and the ohmic electrode 41 form a compound semiconductor substrate 42.
This is because the current I that contributes to the operation of the SBD concentrates on the ends of the Schottky electrode 40 and the ohmic electrode 41 because they are formed on the same flat surface.
【0008】一方、SBDに流せる電流の量を増大させ
るには、ショットキ電極およびオーミック電極の面積を
大きくすれば良いが、そのようにすると、半導体チップ
の面積が増大する上、素子集積度の向上が阻害される問
題があった。On the other hand, the area of the Schottky electrode and the ohmic electrode can be increased in order to increase the amount of current that can flow in the SBD. However, doing so increases the area of the semiconductor chip and improves the degree of integration of elements. There was a problem that was blocked.
【0009】本発明は上記課題に着目してなされたもの
であり、その目的は、SBDの占有面積を増大させるこ
となく、SBDの許容電流を増大させることのできる技
術を提供することにある。The present invention has been made in view of the above problems, and an object thereof is to provide a technique capable of increasing the allowable current of the SBD without increasing the area occupied by the SBD.
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。The above and other objects and novel features of the present invention will be apparent from the description of the specification and the accompanying drawings.
【0011】[0011]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.
【0012】すなわち、請求項1記載の発明は、化合物
半導体基板に第1の凹溝と第2の凹溝とを所定の間隔を
おいて互いに隣接するように設け、前記第1の凹溝の内
面にショットキ電極を設け、前記第2の凹溝の内面にオ
ーミック電極を設けたショットキバリアダイード構造と
するものである。That is, according to the first aspect of the present invention, the first concave groove and the second concave groove are provided in the compound semiconductor substrate so as to be adjacent to each other at a predetermined interval, and the first concave groove is formed. A Schottky barrier diode structure is provided in which a Schottky electrode is provided on the inner surface and an ohmic electrode is provided on the inner surface of the second groove.
【0013】請求項2記載の発明は、前記第1の凹溝お
よび第2の凹溝の内面における少なくとも一部に化合物
半導体からなる突起を設けたショットキバリアダイオー
ド構造とするものである。According to a second aspect of the present invention, there is provided a Schottky barrier diode structure in which a projection made of a compound semiconductor is provided on at least a part of the inner surfaces of the first groove and the second groove.
【0014】[0014]
【作用】上記した請求項1記載の発明によれば、SBD
を構成するショットキ電極およびオーミック電極が形成
されたそれぞれ第1の凹溝および第2の凹溝における互
いに対向する側面の間にチャネルが形成され、SBDの
動作に寄与する電流が主としてその対向する側面から側
面に対して流れるので、ショットキ電極の端部に電界が
集中するのを抑制することが可能となる。この結果、S
BDの占有面積を増大させることなく、SBDの電極面
積当たりの許容電流を従来よりも増大させることが可能
となる。According to the invention described in claim 1, the SBD
Forming a channel between the side surfaces of the first groove and the second groove having the Schottky electrode and the ohmic electrode, which face each other, facing each other, and the current contributing to the operation of the SBD is mainly the facing side surface. Since it flows from the side surface to the side surface, it is possible to suppress the electric field from concentrating on the end portion of the Schottky electrode. As a result, S
It is possible to increase the allowable current per electrode area of the SBD as compared with the conventional case without increasing the area occupied by the BD.
【0015】上記した請求項2記載の発明によれば、シ
ョットキ接合面の面積を大きくすることができるので、
SBDの電極面積当たりの許容電流をさらに増大させる
ことが可能となる。According to the second aspect of the present invention, the area of the Schottky junction surface can be increased.
It is possible to further increase the permissible current per electrode area of the SBD.
【0016】[0016]
【実施例】図1は本発明の一実施例である半導体集積回
路装置におけるSBDの形成された部分の断面図、図2
は図1のSBDの動作を説明するための説明図、図3は
図1のSBDの要部拡大断面図、図4〜図13はSBD
の製造工程中における化合物半導体基板の要部断面図で
ある。1 is a cross-sectional view of a portion where an SBD is formed in a semiconductor integrated circuit device according to an embodiment of the present invention, FIG.
1 is an explanatory diagram for explaining the operation of the SBD of FIG. 1, FIG. 3 is an enlarged cross-sectional view of a main part of the SBD of FIG. 1, and FIGS. 4 to 13 are SBDs.
FIG. 6 is a cross-sectional view of a principal portion of the compound semiconductor substrate during the manufacturing process of
【0017】本実施例の半導体集積回路装置において
は、図1に示すように、化合物半導体基板1上に後述す
る複数のSBD2が形成されている。なお、図示はしな
いが、化合物半導体基板1上には、MES・FET等の
ような他の半導体集積回路素子が形成されている。In the semiconductor integrated circuit device of this embodiment, as shown in FIG. 1, a plurality of SBDs 2 to be described later are formed on the compound semiconductor substrate 1. Although not shown, other semiconductor integrated circuit elements such as MES • FETs are formed on the compound semiconductor substrate 1.
【0018】化合物半導体基板1は、基板層1aと、基
板層1a上に堆積された第1成長層1bと、第1成長層
1b上に堆積された第2成長層1cとから構成されてい
る。The compound semiconductor substrate 1 is composed of a substrate layer 1a, a first growth layer 1b deposited on the substrate layer 1a, and a second growth layer 1c deposited on the first growth layer 1b. .
【0019】基板層1aは、例えばガリウム・ヒ素(G
aAs)またはインジウムリン(InP)等のような化
合物半導体からなる。The substrate layer 1a is made of, for example, gallium arsenide (G
It is made of a compound semiconductor such as aAs) or indium phosphide (InP).
【0020】第1成長層1bは、第2成長層1cよりも
エッチングレートの小さい材料からなり、例えばアルミ
ニウム・ガリウム・ヒ素(AlGaAs)またはインジ
ウム・ガリウム・ヒ素(InGaAs)等からなる。こ
れは、第2成長層1cに後述する凹溝3を形成する際
に、第1成長層1bをエッチングストッパ層として機能
させるためである。The first growth layer 1b is made of a material having a smaller etching rate than the second growth layer 1c, and is made of, for example, aluminum gallium arsenide (AlGaAs) or indium gallium arsenide (InGaAs). This is to cause the first growth layer 1b to function as an etching stopper layer when forming a groove 3 to be described later in the second growth layer 1c.
【0021】第2成長層1cは、SBD2の主能動層と
なる化合物半導体層であり、例えばGaAs等のような
化合物半導体にSi等のようなn形不純物が導入されて
形成されている。第2成長層1cには、第1の凹溝3a
と、第2の凹溝3bとが、互いに隣接するように所定の
間隔をおいて形成されている。凹溝3の側面と底面との
なす角θは、例えば90度〜170度である。The second growth layer 1c is a compound semiconductor layer serving as a main active layer of the SBD 2, and is formed by introducing an n-type impurity such as Si into a compound semiconductor such as GaAs. In the second growth layer 1c, the first groove 3a
And the second concave groove 3b are formed at a predetermined interval so as to be adjacent to each other. The angle θ between the side surface and the bottom surface of the groove 3 is, for example, 90 degrees to 170 degrees.
【0022】そして、第1の凹溝3aには、ショットキ
電極4が形成されている。ショットキ電極4は、例えば
WSi2 、MoSi2 またはTaSi2 等のような高融
点金属シリサイドからなる。また、第2の凹溝3bに
は、オーミック電極5が形成されている。オーミック電
極5は、例えば金・ゲルマニウム(AuGe)合金、ニ
ッケル(Ni)またはAu等からなる。A Schottky electrode 4 is formed in the first groove 3a. The Schottky electrode 4 is made of a refractory metal silicide such as WSi 2 , MoSi 2 or TaSi 2 . Further, the ohmic electrode 5 is formed in the second groove 3b. The ohmic electrode 5 is made of, for example, gold-germanium (AuGe) alloy, nickel (Ni), Au, or the like.
【0023】すなわち、本実施例においては、SBD2
が、第1の凹溝3aに形成されたショットキ電極4と、
これに隣接する第2の凹溝3bに形成されたオーミック
電極5と、これらの電極4,5間に挟まれた第2成長層
1cによって構成されている。That is, in this embodiment, the SBD2
Is a Schottky electrode 4 formed in the first groove 3a,
It is composed of an ohmic electrode 5 formed in the second groove 3b adjacent thereto and a second growth layer 1c sandwiched between these electrodes 4 and 5.
【0024】本実施例のSBD2においては、ショット
キ電極4が形成された第1の凹溝3aの側面と、オーミ
ック電極5が形成された第2の凹溝3bの側面との間に
挟まれた第2成長層1cにチャネルが形成されるように
なっている。In the SBD 2 of the present embodiment, it is sandwiched between the side surface of the first groove 3a having the Schottky electrode 4 formed therein and the side surface of the second groove 3b having the ohmic electrode 5 formed therein. A channel is formed in the second growth layer 1c.
【0025】そして、図2に示すように、SBD2の動
作に寄与する電流Iが、第1の凹溝3aと第2の凹溝3
bとの互いに対向する側面から側面に対して流れるよう
になっている。Then, as shown in FIG. 2, the current I that contributes to the operation of the SBD 2 is changed to the first groove 3a and the second groove 3a.
It flows from the side surfaces facing each other with b to the side surfaces.
【0026】このため、ショットキ電極4の端部に電界
が集中するのを抑制することができるので、SBD2の
電極面積当たりの許容電流を従来よりも増大させること
が可能となっている。なお、図2においては、電流Iを
見易くするために、第2成長層1cのハッチングが省略
してある。Therefore, it is possible to suppress the electric field from concentrating on the end portion of the Schottky electrode 4, and it is possible to increase the permissible current per electrode area of the SBD 2 as compared with the conventional case. Note that, in FIG. 2, hatching of the second growth layer 1c is omitted in order to make the current I easy to see.
【0027】また、本実施例においては、図3に示すよ
うに、凹溝3の底面および側面に、化合物半導体からな
る突起6が形成されている。これにより、ショットキ接
合面の面積を大きくすることができるので、SBD2の
電極面積当たりの許容電流をさらに増大させることが可
能となっている。Further, in this embodiment, as shown in FIG. 3, projections 6 made of a compound semiconductor are formed on the bottom surface and the side surfaces of the concave groove 3. As a result, the area of the Schottky junction surface can be increased, so that the allowable current per electrode area of the SBD 2 can be further increased.
【0028】次に、本実施例のSBDの形成方法例を図
4〜図7および図8〜図13によって説明する。Next, an example of the method of forming the SBD of this embodiment will be described with reference to FIGS. 4 to 7 and 8 to 13.
【0029】まず、図4に示すように、化合物半導体基
板1の主面上に、凹溝3(図1参照)の形成領域が露出
するような絶縁膜パターン7を形成する。なお、第1成
長層1bおよび第2成長層1cは、例えばエピタキシャ
ル成長法により形成されている。First, as shown in FIG. 4, an insulating film pattern 7 is formed on the main surface of the compound semiconductor substrate 1 so that the formation region of the groove 3 (see FIG. 1) is exposed. The first growth layer 1b and the second growth layer 1c are formed by, for example, an epitaxial growth method.
【0030】続いて、図5に示すように、絶縁膜パター
ン7をエッチングマスクとして、第2成長層1cに第1
成長層1bの上面に達するような凹溝3をウエットエッ
チング法等によって形成する。この時、第1成長層1b
をエッチングストッパとして機能させる。Then, as shown in FIG. 5, the first growth layer 1c is formed on the second growth layer 1c using the insulating film pattern 7 as an etching mask.
The recessed groove 3 reaching the upper surface of the growth layer 1b is formed by a wet etching method or the like. At this time, the first growth layer 1b
To function as an etching stopper.
【0031】その後、図6に示すように、MOCVD
(Metal Organic CVD)法等によって凹溝3の内面に化合
物半導体からなる突起6を形成する。After that, as shown in FIG. 6, MOCVD is performed.
A protrusion 6 made of a compound semiconductor is formed on the inner surface of the groove 3 by a (Metal Organic CVD) method or the like.
【0032】次いで、絶縁膜パターン7を除去した後、
図7に示すように、化合物半導体基板1上に電極形成用
の導体膜8aを蒸着法またはスパッタリング法等によっ
て堆積する。Next, after removing the insulating film pattern 7,
As shown in FIG. 7, a conductor film 8a for forming an electrode is deposited on the compound semiconductor substrate 1 by a vapor deposition method, a sputtering method, or the like.
【0033】その後、導体膜8a上において、電極(図
7には図示せず)を形成する領域上にフォトレジストパ
ターン9aを形成した後、導体膜8aをフォトレジスト
パターン9aをエッチングマスクとしてパターニングし
て電極を形成し、図1に示したSBD2を形成する。After that, a photoresist pattern 9a is formed on a region of the conductor film 8a where an electrode (not shown in FIG. 7) is formed, and then the conductor film 8a is patterned using the photoresist pattern 9a as an etching mask. Electrodes to form the SBD 2 shown in FIG.
【0034】また、例えば次のようにしてSBD2を形
成しても良い。Further, for example, the SBD 2 may be formed as follows.
【0035】まず、図8に示すように、基板層1a上に
エピタキシャル法等によって第1成長層1bを形成した
後、その第1成長層1b上に、電極形成領域のみが露出
するような絶縁膜パターン7を形成する。First, as shown in FIG. 8, after the first growth layer 1b is formed on the substrate layer 1a by an epitaxial method or the like, insulation is formed so that only the electrode formation region is exposed on the first growth layer 1b. The film pattern 7 is formed.
【0036】続いて、図9に示すように、絶縁膜パター
ン7をマスクとして、第1成長層1bの露出面に化合物
半導体からなる突起6をMOCVD法等により形成す
る。Subsequently, as shown in FIG. 9, using the insulating film pattern 7 as a mask, a protrusion 6 made of a compound semiconductor is formed on the exposed surface of the first growth layer 1b by MOCVD or the like.
【0037】その後、絶縁膜パターン7を除去した後、
図10に示すように、第1成長層1b上に導体膜8bを
蒸着法またはスパッタリング法等によって堆積した後、
導体膜8b上において、電極形成領域にフォトレジスト
パターン9bを形成する。After removing the insulating film pattern 7,
As shown in FIG. 10, after depositing the conductor film 8b on the first growth layer 1b by vapor deposition or sputtering,
A photoresist pattern 9b is formed on the conductor film 8b in the electrode formation region.
【0038】次いで、そのフォトレジストパターン9b
をエッチングマスクとして、図11に示すように、導体
膜パターン8b1 を第1成長層1b上にパターン形成す
る。Then, the photoresist pattern 9b
Using as a etching mask, the conductor film pattern 8b 1 is patterned on the first growth layer 1b as shown in FIG.
【0039】続いて、その導体膜パターン8b1 をマス
クとして、図12に示すように、導体膜パターン8b1
の周囲に第2成長層1cをエピタキシャル法等によって
形成した後、図13に示すように、化合物半導体基板1
上に導体膜8cを蒸着法またはスパッタリング法等によ
って堆積する。Subsequently, using the conductor film pattern 8b 1 as a mask, as shown in FIG. 12, the conductor film pattern 8b 1 is formed.
After the second growth layer 1c is formed around the substrate by the epitaxial method or the like, as shown in FIG.
A conductor film 8c is deposited on the top by vapor deposition or sputtering.
【0040】その後、その導体膜8c上の電極形成領域
にフォトレジストパターン(図示せず)を形成した後、
そのフォトレジストパターンをエッチングマスクとして
導体膜8cをパターニングして電極を形成し、図1に示
したSBD2を形成する。Then, after forming a photoresist pattern (not shown) in the electrode forming region on the conductor film 8c,
Using the photoresist pattern as an etching mask, the conductor film 8c is patterned to form electrodes, and the SBD 2 shown in FIG. 1 is formed.
【0041】このように、本実施例によれば、以下の効
果を得ることが可能となる。As described above, according to this embodiment, the following effects can be obtained.
【0042】(1).化合物半導体基板1に第1の凹溝3a
および第2の凹溝3bを所定の間隔をおいて互いに隣接
するように設け、第1の凹溝3aにショットキ電極4を
設け、第2の凹溝3bにオーミック電極5を設けてSB
D2を構成したことにより、SBD2の動作に寄与する
電流Iが、第1の凹溝3aと第2の凹溝3bとの互いに
対向する側面から側面に対して流れるようになるため、
ショットキ電極4の端部に電界が集中するのを抑制する
ことが可能となる。この結果、SBD2の占有面積を増
大させることなく、SBD2の電極面積当たりの許容電
流を従来よりも増大させることが可能となる。(1). First concave groove 3a in compound semiconductor substrate 1
And second recessed grooves 3b are provided so as to be adjacent to each other at a predetermined interval, Schottky electrodes 4 are provided in the first recessed grooves 3a, and ohmic electrodes 5 are provided in the second recessed grooves 3b.
By configuring D2, the current I that contributes to the operation of the SBD 2 flows from the side surfaces of the first groove 3a and the second groove 3b facing each other to the side surface.
It becomes possible to suppress the concentration of the electric field at the end of the Schottky electrode 4. As a result, the permissible current per electrode area of the SBD 2 can be increased more than before without increasing the occupied area of the SBD 2.
【0043】(2).凹溝3の底面および側面に、化合物半
導体からなる突起6を形成したことにより、ショットキ
接合面の面積を大きくすることができるので、SBD2
の電極面積当たりの許容電流をさらに増大させることが
可能となる。(2). Since the projections 6 made of a compound semiconductor are formed on the bottom surface and the side surfaces of the recessed groove 3, the area of the Schottky junction surface can be increased.
It is possible to further increase the permissible current per electrode area of.
【0044】(3).上記(1),(2) により、SBD2を有す
る半導体集積回路装置の動作速度の向上を図ることが可
能となる。(3) Due to the above (1) and (2), it is possible to improve the operating speed of the semiconductor integrated circuit device having the SBD 2.
【0045】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【0046】例えば前記実施例においては、基板層を化
合物半導体とした場合について説明したが、これに限定
されるものではなく、例えば基板層をSi等のような半
導体によって構成しても良い。For example, in the above embodiment, the case where the substrate layer is a compound semiconductor has been described, but the present invention is not limited to this. For example, the substrate layer may be made of a semiconductor such as Si.
【0047】また、前記実施例においては、基板層と第
2成長層との間にエッチングストッパとして機能する第
1成長層を介在させた場合について説明したが、これに
限定されるものではなく、第1成長層を介在させなくて
も良い。Further, in the above-mentioned embodiment, the case where the first growth layer functioning as an etching stopper is interposed between the substrate layer and the second growth layer has been described, but the present invention is not limited to this. It is not necessary to interpose the first growth layer.
【0048】[0048]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.
【0049】(1).請求項1記載の発明によれば、SBD
を構成するショットキ電極およびオーミック電極の形成
されたそれぞれ第1の凹溝および第2の凹溝における互
いに対向する側面の間にチャネルが形成され、SBDの
動作に寄与する電流が、主としてその対向する側面から
側面に流れるので、ショットキ電極の端部に電界が集中
するのを抑制することが可能となる。この結果、SBD
の占有面積を増大させることなく、SBDの電極面積当
たりの許容電流を従来よりも増大させることが可能とな
る。したがって、このSBDを用いた半導体集積回路装
置の動作速度の向上を図ることが可能となる。(1). According to the invention of claim 1, the SBD
A channel is formed between the mutually facing side surfaces of the first groove and the second groove formed with the Schottky electrode and the ohmic electrode, respectively, and currents contributing to the operation of the SBD mainly oppose each other. Since it flows from the side surface to the side surface, it is possible to suppress the electric field from being concentrated on the end portion of the Schottky electrode. As a result, SBD
It is possible to increase the permissible current per electrode area of the SBD as compared with the prior art without increasing the occupied area of the SBD. Therefore, it is possible to improve the operation speed of the semiconductor integrated circuit device using this SBD.
【0050】(2).請求項2記載の発明によれば、ショッ
トキ接合面の面積を大きくすることができるので、SB
Dの電極面積当たりの許容電流をさらに増大させること
が可能となる。したがって、このSBDを用いた半導体
集積回路装置の動作速度の向上を図ることが可能とな
る。(2) According to the second aspect of the invention, since the area of the Schottky junction surface can be increased, SB
It is possible to further increase the allowable current per electrode area of D. Therefore, it is possible to improve the operation speed of the semiconductor integrated circuit device using this SBD.
【図1】本発明の一実施例である半導体集積回路装置に
おけるSBDの形成された部分の断面図である。FIG. 1 is a cross-sectional view of a portion where an SBD is formed in a semiconductor integrated circuit device that is an embodiment of the present invention.
【図2】図1のショットキバリアダイオードの動作を説
明するための説明図である。FIG. 2 is an explanatory diagram for explaining the operation of the Schottky barrier diode of FIG.
【図3】図1のショットキバリアダイオードの要部拡大
断面図である。FIG. 3 is an enlarged cross-sectional view of a main part of the Schottky barrier diode shown in FIG.
【図4】ショットキバリアダイオードの製造工程中にお
ける化合物半導体基板の要部断面図である。FIG. 4 is a fragmentary cross-sectional view of a compound semiconductor substrate during a manufacturing process of a Schottky barrier diode.
【図5】図4に続くショットキバリアダイオードの製造
工程中における化合物半導体基板の要部断面図である。FIG. 5 is a cross-sectional view of an essential part of the compound semiconductor substrate during the manufacturing process of the Schottky barrier diode following FIG.
【図6】図5に続くショットキバリアダイオードの製造
工程中における化合物半導体基板の要部断面図である。FIG. 6 is a cross-sectional view of an essential part of the compound semiconductor substrate during the manufacturing process of the Schottky barrier diode subsequent to FIG.
【図7】図6に続くショットキバリアダイオードの製造
工程中における化合物半導体基板の要部断面図である。FIG. 7 is a cross-sectional view of an essential part of the compound semiconductor substrate during the manufacturing process of the Schottky barrier diode subsequent to FIG.
【図8】他の製造方法によるショットキバリアダイオー
ドの製造工程中における化合物半導体基板の要部断面図
である。FIG. 8 is a fragmentary cross-sectional view of the compound semiconductor substrate during a manufacturing process of a Schottky barrier diode by another manufacturing method.
【図9】図8に続く他の製造方法によるショットキバリ
アダイオードの製造工程中における化合物半導体基板の
要部断面図である。9 is a fragmentary cross-sectional view of the compound semiconductor substrate during a manufacturing step of a Schottky barrier diode by another manufacturing method following FIG. 8. FIG.
【図10】図9に続く他の製造方法によるショットキバ
リアダイオードの製造工程中における化合物半導体基板
の要部断面図である。10 is a fragmentary cross-sectional view of the compound semiconductor substrate during a manufacturing step of a Schottky barrier diode by another manufacturing method following FIG. 9. FIG.
【図11】図10に続く他の製造方法によるショットキ
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。11 is a fragmentary cross-sectional view of the compound semiconductor substrate during a manufacturing step of a Schottky barrier diode by another manufacturing method following FIG. 10. FIG.
【図12】図11に続く他の製造方法によるショットキ
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。12 is a fragmentary cross-sectional view of the compound semiconductor substrate during a manufacturing step of a Schottky barrier diode by another manufacturing method subsequent to FIG. 11. FIG.
【図13】図12に続く他の製造方法によるショットキ
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。13 is a fragmentary cross-sectional view of the compound semiconductor substrate during a manufacturing step of a Schottky barrier diode by another manufacturing method following FIG. 12. FIG.
【図14】従来のショットキバリアダイオードの説明図
である。FIG. 14 is an explanatory diagram of a conventional Schottky barrier diode.
1 化合物半導体基板 1a 基板層 1b 第1成長層 1c 第2成長層 2 ショットキバリアダイオード(SBD) 3 凹溝 3a 第1の凹溝 3b 第2の凹溝 4 ショットキ電極 5 オーミック電極 6 突起 7 絶縁膜パターン 8a 導体膜 8b 導体膜 8b1 導体膜パターン 8c 導体膜 9a フォトレジストパターン 9b フォトレジストパターン1 Compound Semiconductor Substrate 1a Substrate Layer 1b First Growth Layer 1c Second Growth Layer 2 Schottky Barrier Diode (SBD) 3 Recessed Groove 3a First Recessed Groove 3b Second Recessed Groove 4 Schottky Electrode 5 Ohmic Electrode 6 Protrusion 7 Insulation Film Pattern 8a Conductor film 8b Conductor film 8b 1 Conductor film pattern 8c Conductor film 9a Photoresist pattern 9b Photoresist pattern
Claims (4)
凹溝とを所定の間隔をおいて互いに隣接するように設
け、前記第1の凹溝の内面にショットキ電極を設け、前
記第2の凹溝の内面にオーミック電極を設けたことを特
徴とするショットキバリアダイオード。1. A compound semiconductor substrate is provided with a first groove and a second groove so as to be adjacent to each other at a predetermined distance, and a Schottky electrode is provided on an inner surface of the first groove, A Schottky barrier diode characterized in that an ohmic electrode is provided on the inner surface of the second groove.
における少なくとも一部に化合物半導体からなる突起を
設けたことを特徴とする請求項1記載のショットキバリ
アダイオード。2. The Schottky barrier diode according to claim 1, wherein a projection made of a compound semiconductor is provided on at least a part of the inner surfaces of the first groove and the second groove.
面にショットキ電極を設けたショットキバリアダイオー
ドを有することを特徴とする半導体集積回路装置。3. A semiconductor integrated circuit device comprising a Schottky barrier diode in which a Schottky electrode is provided on an inner surface of a groove provided in a compound semiconductor substrate.
に化合物半導体からなる突起を設けたことを特徴とする
請求項3記載の半導体集積回路装置。4. The semiconductor integrated circuit device according to claim 3, wherein a projection made of a compound semiconductor is provided on at least a part of the inner surface of the groove.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06196683A (en) | 1992-12-22 | 1992-12-22 | Schottky barrier diode and semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06196683A (en) | 1992-12-22 | 1992-12-22 | Schottky barrier diode and semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196683A true JPH06196683A (en) | 1994-07-15 |
Family
ID=18356712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06196683A (en) | 1992-12-22 | 1992-12-22 | Schottky barrier diode and semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196683A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335927B2 (en) | 2006-01-30 | 2008-02-26 | Internatioanl Business Machines Corporation | Lateral silicided diodes |
| JP2009253122A (en) * | 2008-04-09 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | Rectifier element |
| JP2010206014A (en) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | Semiconductor device |
| JP2012533192A (en) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | Schottky diode switch and memory unit including the same |
-
1992
- 1992-12-22 JP JP43A patent/JPH06196683A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335927B2 (en) | 2006-01-30 | 2008-02-26 | Internatioanl Business Machines Corporation | Lateral silicided diodes |
| JP2009253122A (en) * | 2008-04-09 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | Rectifier element |
| JP2010206014A (en) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | Semiconductor device |
| JP2012533192A (en) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | Schottky diode switch and memory unit including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274893B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| US6146931A (en) | Method of forming a semiconductor device having a barrier layer interposed between the ohmic contact and the schottky contact | |
| EP0725432B1 (en) | Refractory gate heterostructure field effect transistor and method | |
| JP2001015526A (en) | Field effect transistor | |
| EP0614230A2 (en) | Semiconductor device with recessed gate and production method thereof | |
| US6730586B2 (en) | Semiconductor device having an overhanging structure and method for fabricating the same | |
| US5885847A (en) | Method of fabricating a compound semiconductor device | |
| EP0274866B1 (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| US6664610B2 (en) | Bipolar transistor and the method of manufacturing the same | |
| US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
| JPH0580157B2 (en) | ||
| JP7625767B2 (en) | Semiconductor device and method for manufacturing the same | |
| US12622011B2 (en) | Semiconductor device with diffusion barrier layer and method of fabrication therefor | |
| JPH10261658A (en) | Method for manufacturing semiconductor device | |
| JP3767759B2 (en) | Field effect semiconductor device | |
| EP0805498B1 (en) | High electron mobility transistor and method of manufacturing same | |
| US5234849A (en) | Method of preparing a high electron mobility field effect transistor | |
| JPH05129345A (en) | Manufacturing method of microwave integrated circuit | |
| US20160260676A1 (en) | Semiconductor device having guard metal that suppress invasion of moisture | |
| JPS5842631B2 (en) | Method for manufacturing junction gate field effect transistor | |
| JP2003045898A (en) | Semiconductor device and method of manufacturing the same | |
| JP2661235B2 (en) | Method for manufacturing semiconductor device | |
| US5177026A (en) | Method for producing a compound semiconductor MIS FET | |
| JPH0831481B2 (en) | Field effect transistor | |
| JP2910913B2 (en) | Field effect transistor and method of manufacturing the same |