JPH06196683A - ショットキバリアダイオードおよび半導体集積回路装置 - Google Patents
ショットキバリアダイオードおよび半導体集積回路装置Info
- Publication number
- JPH06196683A JPH06196683A JP34281692A JP34281692A JPH06196683A JP H06196683 A JPH06196683 A JP H06196683A JP 34281692 A JP34281692 A JP 34281692A JP 34281692 A JP34281692 A JP 34281692A JP H06196683 A JPH06196683 A JP H06196683A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- sbd
- compound semiconductor
- barrier diode
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ショットキバリアダイオードの占有面積を増
大させることなく、ショットキバリアダイオードの許容
電流を増大させる。 【構成】 化合物半導体基板１に、第１の凹溝３ａと、
第２の凹溝３ｂとを互いに隣接するように所定の間隔を
おいて設け、第１の凹溝３ａにショットキ電極４を設
け、第２の凹溝３ｂにオーミック電極５を設けてショッ
トキバリアダイオード２を構成した。
大させることなく、ショットキバリアダイオードの許容
電流を増大させる。 【構成】 化合物半導体基板１に、第１の凹溝３ａと、
第２の凹溝３ｂとを互いに隣接するように所定の間隔を
おいて設け、第１の凹溝３ａにショットキ電極４を設
け、第２の凹溝３ｂにオーミック電極５を設けてショッ
トキバリアダイオード２を構成した。
Description
【０００１】
【産業上の利用分野】本発明は、ショットキバリアダイ
オードおよび半導体集積回路装置技術に関し、特に、基
板として化合物半導体基板を用いるショットキバリアダ
イオード（Schottky Barrier Diode；以下、ＳＢＤとい
う）に適用して有効な技術に関するものである。
オードおよび半導体集積回路装置技術に関し、特に、基
板として化合物半導体基板を用いるショットキバリアダ
イオード（Schottky Barrier Diode；以下、ＳＢＤとい
う）に適用して有効な技術に関するものである。
【０００２】
【従来の技術】ＳＢＤは、金属と半導体とを接触させた
際に半導体においてその接触面に形成されるショットキ
障壁と呼ばれる電位障壁の性質を利用したダイオードで
ある。
際に半導体においてその接触面に形成されるショットキ
障壁と呼ばれる電位障壁の性質を利用したダイオードで
ある。
【０００３】化合物半導体基板を用いた従来のＳＢＤ
は、ＳＢＤを構成するショットキ電極およびオーミック
電極を、化合物半導体基板のほぼ平坦な面に形成してい
た。
は、ＳＢＤを構成するショットキ電極およびオーミック
電極を、化合物半導体基板のほぼ平坦な面に形成してい
た。
【０００４】なお、ショットキ接合については、例えば
株式会社オーム社、昭和５９年１１月３０日発行、「Ｌ
ＳＩハンドブック」Ｐ５０〜Ｐ５２に記載があり、通常
のシリコン（Ｓｉ）等からなる半導体基板に形成された
ショットキ接合におけるエネルギバンド構造や電流−電
圧特性等について説明されている。
株式会社オーム社、昭和５９年１１月３０日発行、「Ｌ
ＳＩハンドブック」Ｐ５０〜Ｐ５２に記載があり、通常
のシリコン（Ｓｉ）等からなる半導体基板に形成された
ショットキ接合におけるエネルギバンド構造や電流−電
圧特性等について説明されている。
【０００５】
【発明が解決しようとする課題】ところが、上記従来の
ＳＢＤ構造においては、以下の問題があることを本発明
者は見い出した。
ＳＢＤ構造においては、以下の問題があることを本発明
者は見い出した。
【０００６】すなわち、従来のＳＢＤ構造においては、
ショットキ電極およびオーミック電極の端部に電界が集
中し、この部分で破壊等が発生するおそれがあるので、
あまり大きな電流を流すことができず、ＳＢＤを有する
半導体集積回路装置の動作速度の向上が阻害される問題
があった。
ショットキ電極およびオーミック電極の端部に電界が集
中し、この部分で破壊等が発生するおそれがあるので、
あまり大きな電流を流すことができず、ＳＢＤを有する
半導体集積回路装置の動作速度の向上が阻害される問題
があった。
【０００７】ショットキ電極の端部に電界が集中する理
由は、従来は、図１４に示すように、ショットキ電極４
０と、オーミック電極４１とが、化合物半導体基板４２
の同一平坦面に形成されているので、ＳＢＤの動作に寄
与する電流Ｉが、ショットキ電極４０およびオーミック
電極４１の端部に集中することによる。
由は、従来は、図１４に示すように、ショットキ電極４
０と、オーミック電極４１とが、化合物半導体基板４２
の同一平坦面に形成されているので、ＳＢＤの動作に寄
与する電流Ｉが、ショットキ電極４０およびオーミック
電極４１の端部に集中することによる。
【０００８】一方、ＳＢＤに流せる電流の量を増大させ
るには、ショットキ電極およびオーミック電極の面積を
大きくすれば良いが、そのようにすると、半導体チップ
の面積が増大する上、素子集積度の向上が阻害される問
題があった。
るには、ショットキ電極およびオーミック電極の面積を
大きくすれば良いが、そのようにすると、半導体チップ
の面積が増大する上、素子集積度の向上が阻害される問
題があった。
【０００９】本発明は上記課題に着目してなされたもの
であり、その目的は、ＳＢＤの占有面積を増大させるこ
となく、ＳＢＤの許容電流を増大させることのできる技
術を提供することにある。
であり、その目的は、ＳＢＤの占有面積を増大させるこ
となく、ＳＢＤの許容電流を増大させることのできる技
術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、請求項１記載の発明は、化合物
半導体基板に第１の凹溝と第２の凹溝とを所定の間隔を
おいて互いに隣接するように設け、前記第１の凹溝の内
面にショットキ電極を設け、前記第２の凹溝の内面にオ
ーミック電極を設けたショットキバリアダイード構造と
するものである。
半導体基板に第１の凹溝と第２の凹溝とを所定の間隔を
おいて互いに隣接するように設け、前記第１の凹溝の内
面にショットキ電極を設け、前記第２の凹溝の内面にオ
ーミック電極を設けたショットキバリアダイード構造と
するものである。
【００１３】請求項２記載の発明は、前記第１の凹溝お
よび第２の凹溝の内面における少なくとも一部に化合物
半導体からなる突起を設けたショットキバリアダイオー
ド構造とするものである。
よび第２の凹溝の内面における少なくとも一部に化合物
半導体からなる突起を設けたショットキバリアダイオー
ド構造とするものである。
【００１４】
【作用】上記した請求項１記載の発明によれば、ＳＢＤ
を構成するショットキ電極およびオーミック電極が形成
されたそれぞれ第１の凹溝および第２の凹溝における互
いに対向する側面の間にチャネルが形成され、ＳＢＤの
動作に寄与する電流が主としてその対向する側面から側
面に対して流れるので、ショットキ電極の端部に電界が
集中するのを抑制することが可能となる。この結果、Ｓ
ＢＤの占有面積を増大させることなく、ＳＢＤの電極面
積当たりの許容電流を従来よりも増大させることが可能
となる。
を構成するショットキ電極およびオーミック電極が形成
されたそれぞれ第１の凹溝および第２の凹溝における互
いに対向する側面の間にチャネルが形成され、ＳＢＤの
動作に寄与する電流が主としてその対向する側面から側
面に対して流れるので、ショットキ電極の端部に電界が
集中するのを抑制することが可能となる。この結果、Ｓ
ＢＤの占有面積を増大させることなく、ＳＢＤの電極面
積当たりの許容電流を従来よりも増大させることが可能
となる。
【００１５】上記した請求項２記載の発明によれば、シ
ョットキ接合面の面積を大きくすることができるので、
ＳＢＤの電極面積当たりの許容電流をさらに増大させる
ことが可能となる。
ョットキ接合面の面積を大きくすることができるので、
ＳＢＤの電極面積当たりの許容電流をさらに増大させる
ことが可能となる。
【００１６】
【実施例】図１は本発明の一実施例である半導体集積回
路装置におけるＳＢＤの形成された部分の断面図、図２
は図１のＳＢＤの動作を説明するための説明図、図３は
図１のＳＢＤの要部拡大断面図、図４〜図１３はＳＢＤ
の製造工程中における化合物半導体基板の要部断面図で
ある。
路装置におけるＳＢＤの形成された部分の断面図、図２
は図１のＳＢＤの動作を説明するための説明図、図３は
図１のＳＢＤの要部拡大断面図、図４〜図１３はＳＢＤ
の製造工程中における化合物半導体基板の要部断面図で
ある。
【００１７】本実施例の半導体集積回路装置において
は、図１に示すように、化合物半導体基板１上に後述す
る複数のＳＢＤ２が形成されている。なお、図示はしな
いが、化合物半導体基板１上には、ＭＥＳ・ＦＥＴ等の
ような他の半導体集積回路素子が形成されている。
は、図１に示すように、化合物半導体基板１上に後述す
る複数のＳＢＤ２が形成されている。なお、図示はしな
いが、化合物半導体基板１上には、ＭＥＳ・ＦＥＴ等の
ような他の半導体集積回路素子が形成されている。
【００１８】化合物半導体基板１は、基板層１ａと、基
板層１ａ上に堆積された第１成長層１ｂと、第１成長層
１ｂ上に堆積された第２成長層１ｃとから構成されてい
る。
板層１ａ上に堆積された第１成長層１ｂと、第１成長層
１ｂ上に堆積された第２成長層１ｃとから構成されてい
る。
【００１９】基板層１ａは、例えばガリウム・ヒ素（Ｇ
ａＡｓ）またはインジウムリン（ＩｎＰ）等のような化
合物半導体からなる。
ａＡｓ）またはインジウムリン（ＩｎＰ）等のような化
合物半導体からなる。
【００２０】第１成長層１ｂは、第２成長層１ｃよりも
エッチングレートの小さい材料からなり、例えばアルミ
ニウム・ガリウム・ヒ素（ＡｌＧａＡｓ）またはインジ
ウム・ガリウム・ヒ素（ＩｎＧａＡｓ）等からなる。こ
れは、第２成長層１ｃに後述する凹溝３を形成する際
に、第１成長層１ｂをエッチングストッパ層として機能
させるためである。
エッチングレートの小さい材料からなり、例えばアルミ
ニウム・ガリウム・ヒ素（ＡｌＧａＡｓ）またはインジ
ウム・ガリウム・ヒ素（ＩｎＧａＡｓ）等からなる。こ
れは、第２成長層１ｃに後述する凹溝３を形成する際
に、第１成長層１ｂをエッチングストッパ層として機能
させるためである。
【００２１】第２成長層１ｃは、ＳＢＤ２の主能動層と
なる化合物半導体層であり、例えばＧａＡｓ等のような
化合物半導体にＳｉ等のようなｎ形不純物が導入されて
形成されている。第２成長層１ｃには、第１の凹溝３ａ
と、第２の凹溝３ｂとが、互いに隣接するように所定の
間隔をおいて形成されている。凹溝３の側面と底面との
なす角θは、例えば９０度〜１７０度である。
なる化合物半導体層であり、例えばＧａＡｓ等のような
化合物半導体にＳｉ等のようなｎ形不純物が導入されて
形成されている。第２成長層１ｃには、第１の凹溝３ａ
と、第２の凹溝３ｂとが、互いに隣接するように所定の
間隔をおいて形成されている。凹溝３の側面と底面との
なす角θは、例えば９０度〜１７０度である。
【００２２】そして、第１の凹溝３ａには、ショットキ
電極４が形成されている。ショットキ電極４は、例えば
ＷＳｉ2 、ＭｏＳｉ2 またはＴａＳｉ2 等のような高融
点金属シリサイドからなる。また、第２の凹溝３ｂに
は、オーミック電極５が形成されている。オーミック電
極５は、例えば金・ゲルマニウム（ＡｕＧｅ）合金、ニ
ッケル（Ｎｉ）またはＡｕ等からなる。
電極４が形成されている。ショットキ電極４は、例えば
ＷＳｉ2 、ＭｏＳｉ2 またはＴａＳｉ2 等のような高融
点金属シリサイドからなる。また、第２の凹溝３ｂに
は、オーミック電極５が形成されている。オーミック電
極５は、例えば金・ゲルマニウム（ＡｕＧｅ）合金、ニ
ッケル（Ｎｉ）またはＡｕ等からなる。
【００２３】すなわち、本実施例においては、ＳＢＤ２
が、第１の凹溝３ａに形成されたショットキ電極４と、
これに隣接する第２の凹溝３ｂに形成されたオーミック
電極５と、これらの電極４，５間に挟まれた第２成長層
１ｃによって構成されている。
が、第１の凹溝３ａに形成されたショットキ電極４と、
これに隣接する第２の凹溝３ｂに形成されたオーミック
電極５と、これらの電極４，５間に挟まれた第２成長層
１ｃによって構成されている。
【００２４】本実施例のＳＢＤ２においては、ショット
キ電極４が形成された第１の凹溝３ａの側面と、オーミ
ック電極５が形成された第２の凹溝３ｂの側面との間に
挟まれた第２成長層１ｃにチャネルが形成されるように
なっている。
キ電極４が形成された第１の凹溝３ａの側面と、オーミ
ック電極５が形成された第２の凹溝３ｂの側面との間に
挟まれた第２成長層１ｃにチャネルが形成されるように
なっている。
【００２５】そして、図２に示すように、ＳＢＤ２の動
作に寄与する電流Ｉが、第１の凹溝３ａと第２の凹溝３
ｂとの互いに対向する側面から側面に対して流れるよう
になっている。
作に寄与する電流Ｉが、第１の凹溝３ａと第２の凹溝３
ｂとの互いに対向する側面から側面に対して流れるよう
になっている。
【００２６】このため、ショットキ電極４の端部に電界
が集中するのを抑制することができるので、ＳＢＤ２の
電極面積当たりの許容電流を従来よりも増大させること
が可能となっている。なお、図２においては、電流Ｉを
見易くするために、第２成長層１ｃのハッチングが省略
してある。
が集中するのを抑制することができるので、ＳＢＤ２の
電極面積当たりの許容電流を従来よりも増大させること
が可能となっている。なお、図２においては、電流Ｉを
見易くするために、第２成長層１ｃのハッチングが省略
してある。
【００２７】また、本実施例においては、図３に示すよ
うに、凹溝３の底面および側面に、化合物半導体からな
る突起６が形成されている。これにより、ショットキ接
合面の面積を大きくすることができるので、ＳＢＤ２の
電極面積当たりの許容電流をさらに増大させることが可
能となっている。
うに、凹溝３の底面および側面に、化合物半導体からな
る突起６が形成されている。これにより、ショットキ接
合面の面積を大きくすることができるので、ＳＢＤ２の
電極面積当たりの許容電流をさらに増大させることが可
能となっている。
【００２８】次に、本実施例のＳＢＤの形成方法例を図
４〜図７および図８〜図１３によって説明する。
４〜図７および図８〜図１３によって説明する。
【００２９】まず、図４に示すように、化合物半導体基
板１の主面上に、凹溝３（図１参照）の形成領域が露出
するような絶縁膜パターン７を形成する。なお、第１成
長層１ｂおよび第２成長層１ｃは、例えばエピタキシャ
ル成長法により形成されている。
板１の主面上に、凹溝３（図１参照）の形成領域が露出
するような絶縁膜パターン７を形成する。なお、第１成
長層１ｂおよび第２成長層１ｃは、例えばエピタキシャ
ル成長法により形成されている。
【００３０】続いて、図５に示すように、絶縁膜パター
ン７をエッチングマスクとして、第２成長層１ｃに第１
成長層１ｂの上面に達するような凹溝３をウエットエッ
チング法等によって形成する。この時、第１成長層１ｂ
をエッチングストッパとして機能させる。
ン７をエッチングマスクとして、第２成長層１ｃに第１
成長層１ｂの上面に達するような凹溝３をウエットエッ
チング法等によって形成する。この時、第１成長層１ｂ
をエッチングストッパとして機能させる。
【００３１】その後、図６に示すように、ＭＯＣＶＤ
（Metal Organic CVD)法等によって凹溝３の内面に化合
物半導体からなる突起６を形成する。
（Metal Organic CVD)法等によって凹溝３の内面に化合
物半導体からなる突起６を形成する。
【００３２】次いで、絶縁膜パターン７を除去した後、
図７に示すように、化合物半導体基板１上に電極形成用
の導体膜８ａを蒸着法またはスパッタリング法等によっ
て堆積する。
図７に示すように、化合物半導体基板１上に電極形成用
の導体膜８ａを蒸着法またはスパッタリング法等によっ
て堆積する。
【００３３】その後、導体膜８ａ上において、電極（図
７には図示せず）を形成する領域上にフォトレジストパ
ターン９ａを形成した後、導体膜８ａをフォトレジスト
パターン９ａをエッチングマスクとしてパターニングし
て電極を形成し、図１に示したＳＢＤ２を形成する。
７には図示せず）を形成する領域上にフォトレジストパ
ターン９ａを形成した後、導体膜８ａをフォトレジスト
パターン９ａをエッチングマスクとしてパターニングし
て電極を形成し、図１に示したＳＢＤ２を形成する。
【００３４】また、例えば次のようにしてＳＢＤ２を形
成しても良い。
成しても良い。
【００３５】まず、図８に示すように、基板層１ａ上に
エピタキシャル法等によって第１成長層１ｂを形成した
後、その第１成長層１ｂ上に、電極形成領域のみが露出
するような絶縁膜パターン７を形成する。
エピタキシャル法等によって第１成長層１ｂを形成した
後、その第１成長層１ｂ上に、電極形成領域のみが露出
するような絶縁膜パターン７を形成する。
【００３６】続いて、図９に示すように、絶縁膜パター
ン７をマスクとして、第１成長層１ｂの露出面に化合物
半導体からなる突起６をＭＯＣＶＤ法等により形成す
る。
ン７をマスクとして、第１成長層１ｂの露出面に化合物
半導体からなる突起６をＭＯＣＶＤ法等により形成す
る。
【００３７】その後、絶縁膜パターン７を除去した後、
図１０に示すように、第１成長層１ｂ上に導体膜８ｂを
蒸着法またはスパッタリング法等によって堆積した後、
導体膜８ｂ上において、電極形成領域にフォトレジスト
パターン９ｂを形成する。
図１０に示すように、第１成長層１ｂ上に導体膜８ｂを
蒸着法またはスパッタリング法等によって堆積した後、
導体膜８ｂ上において、電極形成領域にフォトレジスト
パターン９ｂを形成する。
【００３８】次いで、そのフォトレジストパターン９ｂ
をエッチングマスクとして、図１１に示すように、導体
膜パターン８ｂ1 を第１成長層１ｂ上にパターン形成す
る。
をエッチングマスクとして、図１１に示すように、導体
膜パターン８ｂ1 を第１成長層１ｂ上にパターン形成す
る。
【００３９】続いて、その導体膜パターン８ｂ1 をマス
クとして、図１２に示すように、導体膜パターン８ｂ1
の周囲に第２成長層１ｃをエピタキシャル法等によって
形成した後、図１３に示すように、化合物半導体基板１
上に導体膜８ｃを蒸着法またはスパッタリング法等によ
って堆積する。
クとして、図１２に示すように、導体膜パターン８ｂ1
の周囲に第２成長層１ｃをエピタキシャル法等によって
形成した後、図１３に示すように、化合物半導体基板１
上に導体膜８ｃを蒸着法またはスパッタリング法等によ
って堆積する。
【００４０】その後、その導体膜８ｃ上の電極形成領域
にフォトレジストパターン（図示せず）を形成した後、
そのフォトレジストパターンをエッチングマスクとして
導体膜８ｃをパターニングして電極を形成し、図１に示
したＳＢＤ２を形成する。
にフォトレジストパターン（図示せず）を形成した後、
そのフォトレジストパターンをエッチングマスクとして
導体膜８ｃをパターニングして電極を形成し、図１に示
したＳＢＤ２を形成する。
【００４１】このように、本実施例によれば、以下の効
果を得ることが可能となる。
果を得ることが可能となる。
【００４２】(1).化合物半導体基板１に第１の凹溝３ａ
および第２の凹溝３ｂを所定の間隔をおいて互いに隣接
するように設け、第１の凹溝３ａにショットキ電極４を
設け、第２の凹溝３ｂにオーミック電極５を設けてＳＢ
Ｄ２を構成したことにより、ＳＢＤ２の動作に寄与する
電流Ｉが、第１の凹溝３ａと第２の凹溝３ｂとの互いに
対向する側面から側面に対して流れるようになるため、
ショットキ電極４の端部に電界が集中するのを抑制する
ことが可能となる。この結果、ＳＢＤ２の占有面積を増
大させることなく、ＳＢＤ２の電極面積当たりの許容電
流を従来よりも増大させることが可能となる。
および第２の凹溝３ｂを所定の間隔をおいて互いに隣接
するように設け、第１の凹溝３ａにショットキ電極４を
設け、第２の凹溝３ｂにオーミック電極５を設けてＳＢ
Ｄ２を構成したことにより、ＳＢＤ２の動作に寄与する
電流Ｉが、第１の凹溝３ａと第２の凹溝３ｂとの互いに
対向する側面から側面に対して流れるようになるため、
ショットキ電極４の端部に電界が集中するのを抑制する
ことが可能となる。この結果、ＳＢＤ２の占有面積を増
大させることなく、ＳＢＤ２の電極面積当たりの許容電
流を従来よりも増大させることが可能となる。
【００４３】(2).凹溝３の底面および側面に、化合物半
導体からなる突起６を形成したことにより、ショットキ
接合面の面積を大きくすることができるので、ＳＢＤ２
の電極面積当たりの許容電流をさらに増大させることが
可能となる。
導体からなる突起６を形成したことにより、ショットキ
接合面の面積を大きくすることができるので、ＳＢＤ２
の電極面積当たりの許容電流をさらに増大させることが
可能となる。
【００４４】(3).上記(1),(2) により、ＳＢＤ２を有す
る半導体集積回路装置の動作速度の向上を図ることが可
能となる。
る半導体集積回路装置の動作速度の向上を図ることが可
能となる。
【００４５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４６】例えば前記実施例においては、基板層を化
合物半導体とした場合について説明したが、これに限定
されるものではなく、例えば基板層をＳｉ等のような半
導体によって構成しても良い。
合物半導体とした場合について説明したが、これに限定
されるものではなく、例えば基板層をＳｉ等のような半
導体によって構成しても良い。
【００４７】また、前記実施例においては、基板層と第
２成長層との間にエッチングストッパとして機能する第
１成長層を介在させた場合について説明したが、これに
限定されるものではなく、第１成長層を介在させなくて
も良い。
２成長層との間にエッチングストッパとして機能する第
１成長層を介在させた場合について説明したが、これに
限定されるものではなく、第１成長層を介在させなくて
も良い。
【００４８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４９】(1).請求項１記載の発明によれば、ＳＢＤ
を構成するショットキ電極およびオーミック電極の形成
されたそれぞれ第１の凹溝および第２の凹溝における互
いに対向する側面の間にチャネルが形成され、ＳＢＤの
動作に寄与する電流が、主としてその対向する側面から
側面に流れるので、ショットキ電極の端部に電界が集中
するのを抑制することが可能となる。この結果、ＳＢＤ
の占有面積を増大させることなく、ＳＢＤの電極面積当
たりの許容電流を従来よりも増大させることが可能とな
る。したがって、このＳＢＤを用いた半導体集積回路装
置の動作速度の向上を図ることが可能となる。
を構成するショットキ電極およびオーミック電極の形成
されたそれぞれ第１の凹溝および第２の凹溝における互
いに対向する側面の間にチャネルが形成され、ＳＢＤの
動作に寄与する電流が、主としてその対向する側面から
側面に流れるので、ショットキ電極の端部に電界が集中
するのを抑制することが可能となる。この結果、ＳＢＤ
の占有面積を増大させることなく、ＳＢＤの電極面積当
たりの許容電流を従来よりも増大させることが可能とな
る。したがって、このＳＢＤを用いた半導体集積回路装
置の動作速度の向上を図ることが可能となる。
【００５０】(2).請求項２記載の発明によれば、ショッ
トキ接合面の面積を大きくすることができるので、ＳＢ
Ｄの電極面積当たりの許容電流をさらに増大させること
が可能となる。したがって、このＳＢＤを用いた半導体
集積回路装置の動作速度の向上を図ることが可能とな
る。
トキ接合面の面積を大きくすることができるので、ＳＢ
Ｄの電極面積当たりの許容電流をさらに増大させること
が可能となる。したがって、このＳＢＤを用いた半導体
集積回路装置の動作速度の向上を図ることが可能とな
る。
【図１】本発明の一実施例である半導体集積回路装置に
おけるＳＢＤの形成された部分の断面図である。
おけるＳＢＤの形成された部分の断面図である。
【図２】図１のショットキバリアダイオードの動作を説
明するための説明図である。
明するための説明図である。
【図３】図１のショットキバリアダイオードの要部拡大
断面図である。
断面図である。
【図４】ショットキバリアダイオードの製造工程中にお
ける化合物半導体基板の要部断面図である。
ける化合物半導体基板の要部断面図である。
【図５】図４に続くショットキバリアダイオードの製造
工程中における化合物半導体基板の要部断面図である。
工程中における化合物半導体基板の要部断面図である。
【図６】図５に続くショットキバリアダイオードの製造
工程中における化合物半導体基板の要部断面図である。
工程中における化合物半導体基板の要部断面図である。
【図７】図６に続くショットキバリアダイオードの製造
工程中における化合物半導体基板の要部断面図である。
工程中における化合物半導体基板の要部断面図である。
【図８】他の製造方法によるショットキバリアダイオー
ドの製造工程中における化合物半導体基板の要部断面図
である。
ドの製造工程中における化合物半導体基板の要部断面図
である。
【図９】図８に続く他の製造方法によるショットキバリ
アダイオードの製造工程中における化合物半導体基板の
要部断面図である。
アダイオードの製造工程中における化合物半導体基板の
要部断面図である。
【図１０】図９に続く他の製造方法によるショットキバ
リアダイオードの製造工程中における化合物半導体基板
の要部断面図である。
リアダイオードの製造工程中における化合物半導体基板
の要部断面図である。
【図１１】図１０に続く他の製造方法によるショットキ
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。
【図１２】図１１に続く他の製造方法によるショットキ
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。
【図１３】図１２に続く他の製造方法によるショットキ
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。
バリアダイオードの製造工程中における化合物半導体基
板の要部断面図である。
【図１４】従来のショットキバリアダイオードの説明図
である。
である。
１ 化合物半導体基板 １ａ 基板層 １ｂ 第１成長層 １ｃ 第２成長層 ２ ショットキバリアダイオード（ＳＢＤ） ３ 凹溝 ３ａ 第１の凹溝 ３ｂ 第２の凹溝 ４ ショットキ電極 ５ オーミック電極 ６ 突起 ７ 絶縁膜パターン ８ａ 導体膜 ８ｂ 導体膜 ８ｂ1 導体膜パターン ８ｃ 導体膜 ９ａ フォトレジストパターン ９ｂ フォトレジストパターン
Claims (4)
- 【請求項１】 化合物半導体基板に第１の凹溝と第２の
凹溝とを所定の間隔をおいて互いに隣接するように設
け、前記第１の凹溝の内面にショットキ電極を設け、前
記第２の凹溝の内面にオーミック電極を設けたことを特
徴とするショットキバリアダイオード。 - 【請求項２】 前記第１の凹溝および第２の凹溝の内面
における少なくとも一部に化合物半導体からなる突起を
設けたことを特徴とする請求項１記載のショットキバリ
アダイオード。 - 【請求項３】 化合物半導体基板に設けられた凹溝の内
面にショットキ電極を設けたショットキバリアダイオー
ドを有することを特徴とする半導体集積回路装置。 - 【請求項４】 前記凹溝の内面における少なくとも一部
に化合物半導体からなる突起を設けたことを特徴とする
請求項３記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34281692A JPH06196683A (ja) | 1992-12-22 | 1992-12-22 | ショットキバリアダイオードおよび半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34281692A JPH06196683A (ja) | 1992-12-22 | 1992-12-22 | ショットキバリアダイオードおよび半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196683A true JPH06196683A (ja) | 1994-07-15 |
Family
ID=18356712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34281692A Pending JPH06196683A (ja) | 1992-12-22 | 1992-12-22 | ショットキバリアダイオードおよび半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196683A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335927B2 (en) | 2006-01-30 | 2008-02-26 | Internatioanl Business Machines Corporation | Lateral silicided diodes |
| JP2009253122A (ja) * | 2008-04-09 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 整流素子 |
| JP2010206014A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| JP2012533192A (ja) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | ショットキーダイオードスイッチおよびそれを含むメモリユニット |
-
1992
- 1992-12-22 JP JP34281692A patent/JPH06196683A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335927B2 (en) | 2006-01-30 | 2008-02-26 | Internatioanl Business Machines Corporation | Lateral silicided diodes |
| JP2009253122A (ja) * | 2008-04-09 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 整流素子 |
| JP2010206014A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| JP2012533192A (ja) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | ショットキーダイオードスイッチおよびそれを含むメモリユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274893B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| US6146931A (en) | Method of forming a semiconductor device having a barrier layer interposed between the ohmic contact and the schottky contact | |
| EP0725432B1 (en) | Refractory gate heterostructure field effect transistor and method | |
| JP2001015526A (ja) | 電界効果トランジスタ | |
| EP0614230A2 (en) | Semiconductor device with recessed gate and production method thereof | |
| JPH06196683A (ja) | ショットキバリアダイオードおよび半導体集積回路装置 | |
| US6730586B2 (en) | Semiconductor device having an overhanging structure and method for fabricating the same | |
| US5885847A (en) | Method of fabricating a compound semiconductor device | |
| EP0274866B1 (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| US6664610B2 (en) | Bipolar transistor and the method of manufacturing the same | |
| US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
| JPH0580157B2 (ja) | ||
| JP7625767B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10261658A (ja) | 半導体装置の製造方法 | |
| JP3767759B2 (ja) | 電界効果型半導体素子 | |
| US20240347628A1 (en) | Semiconductor device with diffusion barrier layer and method of fabrication therefor | |
| EP0805498B1 (en) | High electron mobility transistor and method of manufacturing same | |
| US5234849A (en) | Method of preparing a high electron mobility field effect transistor | |
| US20160260676A1 (en) | Semiconductor device having guard metal that suppress invasion of moisture | |
| JPH05129345A (ja) | マイクロ波集積回路の製造方法 | |
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2003045898A (ja) | 半導体装置およびその製造方法 | |
| US5177026A (en) | Method for producing a compound semiconductor MIS FET | |
| KR100279250B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| JPH0831481B2 (ja) | 電界効果型トランジスタ |