JPH0619686B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH0619686B2 JPH0619686B2 JP15650683A JP15650683A JPH0619686B2 JP H0619686 B2 JPH0619686 B2 JP H0619686B2 JP 15650683 A JP15650683 A JP 15650683A JP 15650683 A JP15650683 A JP 15650683A JP H0619686 B2 JPH0619686 B2 JP H0619686B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- circuit
- npn
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、例えば電話機のように、給電線から電源電圧
の供給を受け、かつこの給電線を信号伝送路として信号
を重畳し送受する機器の電源回路の改良に関する。
の供給を受け、かつこの給電線を信号伝送路として信号
を重畳し送受する機器の電源回路の改良に関する。
従来、この種の回路として、例えば第１図に示す如く構
成されたものがある。この回路は、先ず一対の給電線１
ａ，１ｂ間に、機器の電源電圧VCCを発生する電源電圧
発生回路２と、定電流制御回路３により定電流動作する
PNP形トランジスタ４と、抵抗５ａとともにスイッチ回
路５を構成するPNP形トランジスタ５ｂとを相互に直列
に接続し、上記PNP形トランジスタ４により信号を分離
するとともに、PNP形トランジスタ５ｂにより電源電圧
発生回路２への給電線１ａ，１ｂの直流電流供給を制御
している。また、給電線１ａ，１ｂ間にその直流電圧VL
の低下を検出する電圧低下検出回路６を設け、この回路
６により保護用のPNP形トランジスタ７を動作させてい
る。
成されたものがある。この回路は、先ず一対の給電線１
ａ，１ｂ間に、機器の電源電圧VCCを発生する電源電圧
発生回路２と、定電流制御回路３により定電流動作する
PNP形トランジスタ４と、抵抗５ａとともにスイッチ回
路５を構成するPNP形トランジスタ５ｂとを相互に直列
に接続し、上記PNP形トランジスタ４により信号を分離
するとともに、PNP形トランジスタ５ｂにより電源電圧
発生回路２への給電線１ａ，１ｂの直流電流供給を制御
している。また、給電線１ａ，１ｂ間にその直流電圧VL
の低下を検出する電圧低下検出回路６を設け、この回路
６により保護用のPNP形トランジスタ７を動作させてい
る。
このような構成であるから、給電線１ａ，１ｂ間の電圧
VLが電源電圧VCCとトランジスタ４および５ｂの飽和電
圧との合計値よりも高いときには、トランジスタ５ｂは
導通するため、給電線１ａの直流電流は定電流動作する
トランジスタ４を介して電源電圧発生回路２に供給され
る。
VLが電源電圧VCCとトランジスタ４および５ｂの飽和電
圧との合計値よりも高いときには、トランジスタ５ｂは
導通するため、給電線１ａの直流電流は定電流動作する
トランジスタ４を介して電源電圧発生回路２に供給され
る。
一方、給電線１ａ，１ｂに重畳された信号により電圧VL
が電源電圧VCCとトランジスタ４，５ｂの飽和電圧との
合計値よりも低下すると、トランジスタ５ｂは非導通状
態となる。しかるに、このときトランジスタ７のベース
電位が電圧低下検出回路６のコンデンサ６ａにより低下
するため、トランジスタ７は導通状態となり、この結果
このトランジスタ７を介して給電線１ａからの直流電流
が側流され、トランジスタ４の定電流動作は保持され
る。なお、このとき電源電圧発生回路２の出力電圧VCC
は、電源コンデンサ２ａにより略一定に保持される。し
たがって、以上のような構成であれば、給電線１ａ，１
ｂに重畳された信号波形に歪みが発生することはない。
また、PNP形トランジスタ４および５ｂが互いに直列に
なっているため、給電線１ａ，１ｂの電圧が１Ｖ程度に
低下しても、トランジスタ４の定電流動作は保持され
る。
が電源電圧VCCとトランジスタ４，５ｂの飽和電圧との
合計値よりも低下すると、トランジスタ５ｂは非導通状
態となる。しかるに、このときトランジスタ７のベース
電位が電圧低下検出回路６のコンデンサ６ａにより低下
するため、トランジスタ７は導通状態となり、この結果
このトランジスタ７を介して給電線１ａからの直流電流
が側流され、トランジスタ４の定電流動作は保持され
る。なお、このとき電源電圧発生回路２の出力電圧VCC
は、電源コンデンサ２ａにより略一定に保持される。し
たがって、以上のような構成であれば、給電線１ａ，１
ｂに重畳された信号波形に歪みが発生することはない。
また、PNP形トランジスタ４および５ｂが互いに直列に
なっているため、給電線１ａ，１ｂの電圧が１Ｖ程度に
低下しても、トランジスタ４の定電流動作は保持され
る。
ところが、このような従来の回路にあっては集積化する
場合、給電用のPNP形トランジスタ４，５ｂは通常横方
向PNP形トランジスタで構成せざるを得ない。この給電
用のトランジスタ４，５ｂには例えば１０mAといった比
較的大きな電流が流れる。しかし、このように横方向PN
P形トランジスタは電流容量が同サイズのNPN形トランジ
スタの約1/20しかないためこの給電用PNP形トランジス
タ４，５ｂを集積化するとチップサイズが非常に大きく
なるという欠点があった。
場合、給電用のPNP形トランジスタ４，５ｂは通常横方
向PNP形トランジスタで構成せざるを得ない。この給電
用のトランジスタ４，５ｂには例えば１０mAといった比
較的大きな電流が流れる。しかし、このように横方向PN
P形トランジスタは電流容量が同サイズのNPN形トランジ
スタの約1/20しかないためこの給電用PNP形トランジス
タ４，５ｂを集積化するとチップサイズが非常に大きく
なるという欠点があった。
本発明は、給電用および側流用の各トランジスタにＮＰ
Ｎ形のトランジスタを使用しながら、給電線電圧の低い
値まで安定な定電流動作を行なうことができる電源回路
を提供することを目的とする。
Ｎ形のトランジスタを使用しながら、給電線電圧の低い
値まで安定な定電流動作を行なうことができる電源回路
を提供することを目的とする。
本発明は、上記目的を達成するために、給電用の第１の
ＮＰＮ形トランジスタに対し並列に側流用の第２のＮＰ
Ｎ形トランジスタを設けるとともに、電圧低下検出回路
を設けている。そして、この電圧低下検出回路により、
上記第１のＮＰＮ形トランジスタのベース電位が所定電
位を越えている場合には上記第１のＮＰＮ形トランジス
タを導通させ、一方上記給電線の直流電圧の低下により
上記第１のＮＰＮ形トランジスタのベース電位が上記所
定電位以下に低下した場合には上記第１のＮＰＮ形トラ
ンジスタに代わり上記第２のＮＰＮ形トランジスタを導
通させて上記給電線からの直流電流を側流させるように
している。
ＮＰＮ形トランジスタに対し並列に側流用の第２のＮＰ
Ｎ形トランジスタを設けるとともに、電圧低下検出回路
を設けている。そして、この電圧低下検出回路により、
上記第１のＮＰＮ形トランジスタのベース電位が所定電
位を越えている場合には上記第１のＮＰＮ形トランジス
タを導通させ、一方上記給電線の直流電圧の低下により
上記第１のＮＰＮ形トランジスタのベース電位が上記所
定電位以下に低下した場合には上記第１のＮＰＮ形トラ
ンジスタに代わり上記第２のＮＰＮ形トランジスタを導
通させて上記給電線からの直流電流を側流させるように
している。
したがって、給電線の直流電圧の低下により給電用の第
１のＮＰＮ形トランジスタが遮断しても、その代わりに
側流用の第２のＮＰＮ形トランジスタ導通するために電
流路は常に確保されることになり、これにより給電線電
圧の低い値まで安定な定電流動作を行なうことができ
る。
１のＮＰＮ形トランジスタが遮断しても、その代わりに
側流用の第２のＮＰＮ形トランジスタ導通するために電
流路は常に確保されることになり、これにより給電線電
圧の低い値まで安定な定電流動作を行なうことができ
る。
また帰還回路を設け、この帰還回路により、給電線の直
流電圧と、上記第１のＮＰＮ形トランジスタと上記第２
のＮＰＮ形トランジスタとの並列接続点の直流電圧とを
監視してその変化情報を得、上記第１のＮＰＮ形トラン
ジスタが導通している状態では上位変化情報を上記第１
のＮＰＮ形トランジスタに帰還してこのトランジスタに
定電流動作を行なわせ、一方上記第２のＮＰＮ形トラン
ジスタが導通している状態では上記変化情報を上記第２
のＮＰＮ形トランジスタに帰還してこのトランジスタに
定電流動作を行なわせるようにしている。
流電圧と、上記第１のＮＰＮ形トランジスタと上記第２
のＮＰＮ形トランジスタとの並列接続点の直流電圧とを
監視してその変化情報を得、上記第１のＮＰＮ形トラン
ジスタが導通している状態では上位変化情報を上記第１
のＮＰＮ形トランジスタに帰還してこのトランジスタに
定電流動作を行なわせ、一方上記第２のＮＰＮ形トラン
ジスタが導通している状態では上記変化情報を上記第２
のＮＰＮ形トランジスタに帰還してこのトランジスタに
定電流動作を行なわせるようにしている。
したがって、給電用トランジスタおよび側流用トランジ
スタをＮＰＮ形トランジスタにより構成しているにも拘
らず、これら給電用トランジスタおよび側流用トランジ
スタの定電流性を帰還回路により常に保持することがで
きる。
スタをＮＰＮ形トランジスタにより構成しているにも拘
らず、これら給電用トランジスタおよび側流用トランジ
スタの定電流性を帰還回路により常に保持することがで
きる。
第２図は、本発明の一実施例における電源回路の回路構
成図で、前記第１図と同一部分には同一符号を付してあ
る。
成図で、前記第１図と同一部分には同一符号を付してあ
る。
同図において、電源電圧発生回路２と一方の給電線１ａ
との間には、抵抗１１と、第１のＮＰＮ形トランジスタ
としての給電用のＮＰＮ形トランジスタ１２とを直列に
接続した給電回路１０が設けられている。上記NPN形ト
ランジスタ１２は、給電線１ａから電源電圧発生回路２
へ供給する電流（例えば１０mA）に耐え得る容量を有す
る。この給電用のNPN形トランジスタ１２のコレクタと
給電線１ｂとの間には、第２のＮＰＮ形トランジスタと
しての側流用のＮＰＮ形トランジスタ２１が挿入されて
いる。このＮＰＮ形トランジスタ２１は、側流回路を構
成するもので、そのオンオフ動作を制御する電圧低下検
出回路２２とともに保護回路２０を構成している。すな
わち、上記電圧低下検出回路２２は、給電線１ａ，１ｂ
との間に、抵抗２３、ダイオード接続のPNP形トランジ
スタ２４および定電流回路２５の直列回路を接続し、か
つ上記PNP形トランジスタ２４のコレクタにPNP形トラン
ジスタ２６のベースを接続したものからなっている。こ
のPNP形トランジスタ２６は、コレクタを前記側流用のN
PN形トランジスタ２１のベースに接続するとともに、エ
ミッタを前記給電回路１０の給電用NPNトランジスタ１
２のベースに接続したもので、この給電用NPNトランジ
スタ１２のベース電位が自己のエミッタ電位＋VBEより
も低下したとき、即ち、PNPトランジスタ２６のベース
電位がNPNトランジスタ１２のエミッタ電位より低下し
たときにトランジスタ２６は導通して、前記側流用NPN
形トランジスタ２１を導通させるべく動作する。
との間には、抵抗１１と、第１のＮＰＮ形トランジスタ
としての給電用のＮＰＮ形トランジスタ１２とを直列に
接続した給電回路１０が設けられている。上記NPN形ト
ランジスタ１２は、給電線１ａから電源電圧発生回路２
へ供給する電流（例えば１０mA）に耐え得る容量を有す
る。この給電用のNPN形トランジスタ１２のコレクタと
給電線１ｂとの間には、第２のＮＰＮ形トランジスタと
しての側流用のＮＰＮ形トランジスタ２１が挿入されて
いる。このＮＰＮ形トランジスタ２１は、側流回路を構
成するもので、そのオンオフ動作を制御する電圧低下検
出回路２２とともに保護回路２０を構成している。すな
わち、上記電圧低下検出回路２２は、給電線１ａ，１ｂ
との間に、抵抗２３、ダイオード接続のPNP形トランジ
スタ２４および定電流回路２５の直列回路を接続し、か
つ上記PNP形トランジスタ２４のコレクタにPNP形トラン
ジスタ２６のベースを接続したものからなっている。こ
のPNP形トランジスタ２６は、コレクタを前記側流用のN
PN形トランジスタ２１のベースに接続するとともに、エ
ミッタを前記給電回路１０の給電用NPNトランジスタ１
２のベースに接続したもので、この給電用NPNトランジ
スタ１２のベース電位が自己のエミッタ電位＋VBEより
も低下したとき、即ち、PNPトランジスタ２６のベース
電位がNPNトランジスタ１２のエミッタ電位より低下し
たときにトランジスタ２６は導通して、前記側流用NPN
形トランジスタ２１を導通させるべく動作する。
すなわち、上記ＰＮＰ形トランジスタ２６は、給電線の
直流電圧の低下により第１のＮＰＮ形トランジスタとし
ての上記給電用のＮＰＮ形トランジスタ１２のベース電
位が所定電位以下に低下した場合に、第２のＮＰＮ形ト
ランジスタとしての上記側流用のＮＰＮ形トランジスタ
２１を導通させて上記給電線からの直流電流を側流させ
る制御用トランジスタ回路として機能する。
直流電圧の低下により第１のＮＰＮ形トランジスタとし
ての上記給電用のＮＰＮ形トランジスタ１２のベース電
位が所定電位以下に低下した場合に、第２のＮＰＮ形ト
ランジスタとしての上記側流用のＮＰＮ形トランジスタ
２１を導通させて上記給電線からの直流電流を側流させ
る制御用トランジスタ回路として機能する。
また抵抗２３は、上記側流制御用トランジスタ回路とし
てのＰＮＰ形トランジスタ２６の特性を補償するための
抵抗回路として機能する。
てのＰＮＰ形トランジスタ２６の特性を補償するための
抵抗回路として機能する。
ところで、本実施例の回路では、前記給電回路１０のNP
N形トランジスタ１２および側流用NPN形トランジスタ２
１をそれぞれ定電流動作させるための帰還回路３０が設
けてある。この帰還回路３０は、給電線１ａ，１ｂ間に
接続した抵抗３１と定電流回路３２との直列回路の接続
点を差動増幅器３３の非反転入力端子(+)に接続すると
ともに、この差動増幅器３３の反転入力端子(-)に抵抗
３４を介して給電用NPN形トランジスタ１２のコレクタ
を接続し、かつ差動増幅器３３の出力端子をPNP形トラ
ンジスタ３５のベースに接続している。そして、このPN
P形トランジスタ３５のエミッタを給電線１ａに接続す
るとともに、コレクタを前記電圧低下検出回路２２の制
御用PNP形トランジスタ２６のエミッタに接続してい
る。
N形トランジスタ１２および側流用NPN形トランジスタ２
１をそれぞれ定電流動作させるための帰還回路３０が設
けてある。この帰還回路３０は、給電線１ａ，１ｂ間に
接続した抵抗３１と定電流回路３２との直列回路の接続
点を差動増幅器３３の非反転入力端子(+)に接続すると
ともに、この差動増幅器３３の反転入力端子(-)に抵抗
３４を介して給電用NPN形トランジスタ１２のコレクタ
を接続し、かつ差動増幅器３３の出力端子をPNP形トラ
ンジスタ３５のベースに接続している。そして、このPN
P形トランジスタ３５のエミッタを給電線１ａに接続す
るとともに、コレクタを前記電圧低下検出回路２２の制
御用PNP形トランジスタ２６のエミッタに接続してい
る。
第３図は、以上の電源回路のさらに具体的な構成を示す
回路図である。同図において、差動増幅器３３は、定電
流源をなすトランジスタ４０とともに差動増幅回路を構
成する一対のNPN形トランジスタ４１，４２を有し、こ
れらのNPN形トランジスタ４１，４２の各コレクタをカ
レントミラー回路を構成する一対のPNP形トランジスタ
４３，４４を介して給電線１ａに接続したものからなっ
ている。なお、図中５０はトランジスタ４０，３２およ
び５１にそれぞれ定電流動作させるための固定バイアス
回路である。
回路図である。同図において、差動増幅器３３は、定電
流源をなすトランジスタ４０とともに差動増幅回路を構
成する一対のNPN形トランジスタ４１，４２を有し、こ
れらのNPN形トランジスタ４１，４２の各コレクタをカ
レントミラー回路を構成する一対のPNP形トランジスタ
４３，４４を介して給電線１ａに接続したものからなっ
ている。なお、図中５０はトランジスタ４０，３２およ
び５１にそれぞれ定電流動作させるための固定バイアス
回路である。
次に、以上のように構成された回路の作用を説明する。
先ず、抵抗２３および３１はその電圧降下がそれぞれΔ
Eになるべく値が定められており、また抵抗１１は差動
増幅器３３およびPNP形トランジスタ３５により給電用N
PN形トランジスタ１２に与えられる負帰還によって、そ
の電圧降下がΔEになるように値が設定されている。
先ず、抵抗２３および３１はその電圧降下がそれぞれΔ
Eになるべく値が定められており、また抵抗１１は差動
増幅器３３およびPNP形トランジスタ３５により給電用N
PN形トランジスタ１２に与えられる負帰還によって、そ
の電圧降下がΔEになるように値が設定されている。
このような構成であるから、制御用PNP形トランジスタ
２６のベース電位VBは、 VB＝VL−ΔE−VBE24 となる。ただし、 VL：給電線１ａ，１ｂ間の直流電圧 VBE24：トランジスタ２４のベース・エミッタ間電圧で
ある。一方上記制御用トランジスタ２６のエミッタ電位
VEは VE＝VCC＋VBE12 か、もしくは VE＝VL−ΔE のいずれか低い電位にクランプされる。ただし、 VCC：電源電圧発生回路２の出力電圧 VBE12：給電用NPN形トランジスタ１２のベース・エミッ
タ間電圧 である。
２６のベース電位VBは、 VB＝VL−ΔE−VBE24 となる。ただし、 VL：給電線１ａ，１ｂ間の直流電圧 VBE24：トランジスタ２４のベース・エミッタ間電圧で
ある。一方上記制御用トランジスタ２６のエミッタ電位
VEは VE＝VCC＋VBE12 か、もしくは VE＝VL−ΔE のいずれか低い電位にクランプされる。ただし、 VCC：電源電圧発生回路２の出力電圧 VBE12：給電用NPN形トランジスタ１２のベース・エミッ
タ間電圧 である。
したがって、例えば給電線１ａ，１ｂ間の直流電圧VLが
高く、 VB＞VE−VBE26 の場合、すなわち VL＞VCC＋ΔE＋VBE12 である場合は、制御用のPNP形トランジスタ２６が遮断
状態となり、この結果給電用NPN形トランジスタ１２は
導通状態、側流用NPN形トランジスタ２１は遮断状態と
なるため、上記給電用トランジスタ１２を介して電源電
圧発生回路２に給電線１ａから電流が供給される。この
とき、給電用NPNトランジスタ１２のコレクタ電位と基
準電位（VL−ΔE）との差に相当する電流が差動増幅器
３３よりトランジスタ３５を経て給電用NPN形トランジ
スタ１２に帰還される。このため、抵抗１１の電圧降下
はΔEに保持される。つまり、本実施例の回路では、帰
還回路３０により抵抗１１の電圧降下ΔEが常に一定と
なるように負帰還がかかる。したがって、給電用NPN形
トランジスタ１２の定電流性は確実に保持される。
高く、 VB＞VE−VBE26 の場合、すなわち VL＞VCC＋ΔE＋VBE12 である場合は、制御用のPNP形トランジスタ２６が遮断
状態となり、この結果給電用NPN形トランジスタ１２は
導通状態、側流用NPN形トランジスタ２１は遮断状態と
なるため、上記給電用トランジスタ１２を介して電源電
圧発生回路２に給電線１ａから電流が供給される。この
とき、給電用NPNトランジスタ１２のコレクタ電位と基
準電位（VL−ΔE）との差に相当する電流が差動増幅器
３３よりトランジスタ３５を経て給電用NPN形トランジ
スタ１２に帰還される。このため、抵抗１１の電圧降下
はΔEに保持される。つまり、本実施例の回路では、帰
還回路３０により抵抗１１の電圧降下ΔEが常に一定と
なるように負帰還がかかる。したがって、給電用NPN形
トランジスタ１２の定電流性は確実に保持される。
さて、この状態で給電線１ａ，１ｂの直流電圧VLが信号
の重畳により一時的に降下し、 VB＜VE−VBE26 となると、すなわち VL＜VCC＋ΔE＋VBE12 となると、給電用NPN形トランジスタ１２は遮断状態と
なる。しかるに、これと同時に、制御トランジスタ２６
が導通状態となって側流用NPN形トランジスタ２１が導
通し、これにより前記給電電流は上記側流用トランジス
タ２１を介して側流される。
の重畳により一時的に降下し、 VB＜VE−VBE26 となると、すなわち VL＜VCC＋ΔE＋VBE12 となると、給電用NPN形トランジスタ１２は遮断状態と
なる。しかるに、これと同時に、制御トランジスタ２６
が導通状態となって側流用NPN形トランジスタ２１が導
通し、これにより前記給電電流は上記側流用トランジス
タ２１を介して側流される。
またこのとき、帰還回路３０からの差信号がトランジス
タ２６を介して側流用トランジスタ２１に帰還されるた
め、前記抵抗１１の電圧降下ΔEは、前記給電用NPNトラ
ンジスタ１２が導通状態のとき同様に一定に保持され
る。したがって、この場合にも、給電電流の定電流性は
保持される。
タ２６を介して側流用トランジスタ２１に帰還されるた
め、前記抵抗１１の電圧降下ΔEは、前記給電用NPNトラ
ンジスタ１２が導通状態のとき同様に一定に保持され
る。したがって、この場合にも、給電電流の定電流性は
保持される。
このように本実施例の回路であれば、給電線VLの低い電
圧まで給電用トランジスタ１２および側流用のＮＰＮ形
トランジスタ２１の定電流性を保持することができ、こ
の結果給電線１ａ，１ｂと電源回路とは交流的に確実に
分離されるので、給電線１ａ，１ｂに重畳された信号波
形を歪ませることはない。
圧まで給電用トランジスタ１２および側流用のＮＰＮ形
トランジスタ２１の定電流性を保持することができ、こ
の結果給電線１ａ，１ｂと電源回路とは交流的に確実に
分離されるので、給電線１ａ，１ｂに重畳された信号波
形を歪ませることはない。
また、本実施例の回路であれば、給電用トランジスタ１
２はNPN形であるため、集積化した場合（LSI化）に、PN
P形トランジスタ４，５ｂを用いた従来回路に比べて、
同一電流容量を確保した上でチップの面積を1/40程度に
縮小することができる。この結果電源回路全体のチップ
面積も小さくできるので、回路基板の大きさを縮小する
ことが可能となって機器の小形化をはかることができ
る。さらに、給電用トランジスタをNPNにより構成した
ことにより、NPN形は電流増幅率がPNP形に比べて大きい
ため、素子の特性のバラツキが少なくて済むので、動作
安定性の高い回路を提供できる利点がある。
２はNPN形であるため、集積化した場合（LSI化）に、PN
P形トランジスタ４，５ｂを用いた従来回路に比べて、
同一電流容量を確保した上でチップの面積を1/40程度に
縮小することができる。この結果電源回路全体のチップ
面積も小さくできるので、回路基板の大きさを縮小する
ことが可能となって機器の小形化をはかることができ
る。さらに、給電用トランジスタをNPNにより構成した
ことにより、NPN形は電流増幅率がPNP形に比べて大きい
ため、素子の特性のバラツキが少なくて済むので、動作
安定性の高い回路を提供できる利点がある。
また本実施例であれば、制御用トランジスタ２６のベー
スに、抵抗２３、ダイオード接続のトランジスタ２４お
よび定電流回路２５からなる直流回路を接続している。
このため、仮に制御用トランジスタ２６に電流増幅率等
の特性のばらつきがあったとしても、このばらつきを抵
抗２３の抵抗値を適宜選択することにより補償すること
ができ、さらには制御用トランジスタの動作点を正確に
設定することができる。
スに、抵抗２３、ダイオード接続のトランジスタ２４お
よび定電流回路２５からなる直流回路を接続している。
このため、仮に制御用トランジスタ２６に電流増幅率等
の特性のばらつきがあったとしても、このばらつきを抵
抗２３の抵抗値を適宜選択することにより補償すること
ができ、さらには制御用トランジスタの動作点を正確に
設定することができる。
以上詳述したように本発明では、給電用の第１のＮＰＮ
形トランジスタに対し並列に側流用の第２のＮＰＮ形ト
ランジスタを設けるとともに、電圧低下検出回路を設け
ている。そして、この電圧低下検出回路により、上記第
１のＮＰＮ形トランジスタのベース電位が所定電位を越
えている場合には上記第１のＮＰＮ形トランジスタを導
通させ、一方上記給電線の直流電圧の低下により上記第
１のＮＰＮ形トランジスタのベース電位が上記所定電位
以下に低下した場合には上記第１のＮＰＮ形トランジス
タに代わり上記第２のＮＰＮ形トランジスタを導通させ
て上記給電線からの直流電流を側流させるようにしてい
る。
形トランジスタに対し並列に側流用の第２のＮＰＮ形ト
ランジスタを設けるとともに、電圧低下検出回路を設け
ている。そして、この電圧低下検出回路により、上記第
１のＮＰＮ形トランジスタのベース電位が所定電位を越
えている場合には上記第１のＮＰＮ形トランジスタを導
通させ、一方上記給電線の直流電圧の低下により上記第
１のＮＰＮ形トランジスタのベース電位が上記所定電位
以下に低下した場合には上記第１のＮＰＮ形トランジス
タに代わり上記第２のＮＰＮ形トランジスタを導通させ
て上記給電線からの直流電流を側流させるようにしてい
る。
したがって、給電線の直流電圧の低下により給電用の第
１のＮＰＮ形トランジスタが遮断しても、その代わりに
側流用の第２のＮＰＮ形トランジスタが導通するために
電流路は常に確保されることになり、これにより給電線
電圧の低い値まで安定な定電流動作を行なうことができ
る。
１のＮＰＮ形トランジスタが遮断しても、その代わりに
側流用の第２のＮＰＮ形トランジスタが導通するために
電流路は常に確保されることになり、これにより給電線
電圧の低い値まで安定な定電流動作を行なうことができ
る。
また、帰還回路を設け、この帰還回路により、給電線の
直流電圧と、上記第１のＮＰＮ形トランジスタと上記第
２のＮＰＮ形トランジスタとの並列接続点の直流電圧と
を監視してその変化情報を得、上記第１のＮＰＮ形トラ
ンジスタが導通している状態では上記変化情報を上記第
１のＮＰＮ形トランジスタに帰還してこのトランジスタ
に定電流動作を行なわせ、一方上記第２のＮＰＮ形トラ
ンジスタが導通している状態では上記変化情報を上記第
２のＮＰＮ形トランジスタに帰還してこのトランジスタ
に定電流動作を行なわせるようにしている。
直流電圧と、上記第１のＮＰＮ形トランジスタと上記第
２のＮＰＮ形トランジスタとの並列接続点の直流電圧と
を監視してその変化情報を得、上記第１のＮＰＮ形トラ
ンジスタが導通している状態では上記変化情報を上記第
１のＮＰＮ形トランジスタに帰還してこのトランジスタ
に定電流動作を行なわせ、一方上記第２のＮＰＮ形トラ
ンジスタが導通している状態では上記変化情報を上記第
２のＮＰＮ形トランジスタに帰還してこのトランジスタ
に定電流動作を行なわせるようにしている。
したがって、給電用トランジスタおよび側流用トランジ
スタをＮＰＮ形トランジスタにより構成しているにも拘
らず、これら給電用トランジスタおよび側流用トランジ
スタの定電流性を帰還回路により常に保持することがで
きる。
スタをＮＰＮ形トランジスタにより構成しているにも拘
らず、これら給電用トランジスタおよび側流用トランジ
スタの定電流性を帰還回路により常に保持することがで
きる。
第１図は従来における電源回路の回路構成図、第２図は
本発明の一実施例における電源回路の回路構成図、第３
図は第２図に示した回路をさらに具体化して示した回路
構成図である。 １ａ，１ｂ……給電線、２……電源電圧発生回路、１０
……給電回路、１２……給電用NPN形トランジスタ、２
０……保護回路、２１……側流用NPN形トランジスタ、
２２……電圧低下検出回路、２６……制御用PNP形トラ
ンジスタ、３０……帰還回路、３３……差動増幅器。
本発明の一実施例における電源回路の回路構成図、第３
図は第２図に示した回路をさらに具体化して示した回路
構成図である。 １ａ，１ｂ……給電線、２……電源電圧発生回路、１０
……給電回路、１２……給電用NPN形トランジスタ、２
０……保護回路、２１……側流用NPN形トランジスタ、
２２……電圧低下検出回路、２６……制御用PNP形トラ
ンジスタ、３０……帰還回路、３３……差動増幅器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐伯 隆 東京都日野市旭が丘３丁目１番地の１ 東 京芝浦電気株式会社日野工場内 (72)発明者 山田 尚志 神奈川県川崎市幸区小向東芝町１番地 東 京芝浦電気株式会社総合研究所内
Claims (1)
- 【請求項１】一対の給電線から直流電圧の供給を受け、
かつこの給電線を伝送路として信号を重畳し送受する機
器の電源回路において、 機器の電源電圧を発生する電源電圧発生回路と、 この電源電圧発生回路に前記給電線の直流電圧を信号と
分離して供給する第１のＮＰＮ形トランジスタを有する
給電回路と、 この給電回路の第１のＮＰＮ形トランジスタに対し並列
に設けられた第２のＮＰＮ形トランジスタを有する側流
回路と、 前記第１のＮＰＮ形トランジスタのベース電位が前記給
電線の直流電圧値に設定された所定電位以上の状態では
前記第１のＮＰＮ形トランジスタを導通させ、一方前記
給電線の直流電圧の低下により前記第１のＮＰＮ形トラ
ンジスタのベース電位が前記所定電位未満に低下した状
態では前記第１のＮＰＮ形トランジスタに代わり前記第
２のＮＰＮ形トランジスタを導通させて前記給電線から
の直流電流を側流させる制御用トランジスタ回路を備え
た電圧低下検出回路と、 前記給電線の直流電圧と、前記第１のＮＰＮ形トランジ
スタと前記第２のＮＰＮ形トランジスタとの並列接続点
の直流電圧とを監視してその変化情報を得、前記第１の
ＮＰＮ形トランジスタが導通している状態では前記変化
情報を前記第１のＮＰＮ形トランジスタに帰還してこの
トランジスタに定電流動作を行なわせ、一方前記第２の
ＮＰＮ形トランジスタが導通している状態では前記変化
情報を前記第２のＮＰＮ形トランジスタに帰還してこの
トランジスタに定電流動作を行なわせる帰還回路とを具
備したことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15650683A JPH0619686B2 (ja) | 1983-08-29 | 1983-08-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15650683A JPH0619686B2 (ja) | 1983-08-29 | 1983-08-29 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6049415A JPS6049415A (ja) | 1985-03-18 |
| JPH0619686B2 true JPH0619686B2 (ja) | 1994-03-16 |
Family
ID=15629246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15650683A Expired - Lifetime JPH0619686B2 (ja) | 1983-08-29 | 1983-08-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619686B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1247415A (en) * | 1984-03-02 | 1988-12-28 | Isao Sasaki | Light-transmitting fiber |
| JP2901434B2 (ja) * | 1992-09-30 | 1999-06-07 | シャープ株式会社 | 直流安定化電源装置 |
| JP5203086B2 (ja) * | 2007-08-10 | 2013-06-05 | セイコーインスツル株式会社 | 電源電圧低下検出回路 |
-
1983
- 1983-08-29 JP JP15650683A patent/JPH0619686B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6049415A (ja) | 1985-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549147A (en) | Load impedance detector for audio power amplifiers | |
| US3939399A (en) | Power circuit with shunt transistor | |
| GB1467057A (en) | Amplifier with over-current protection | |
| US5099381A (en) | Enable circuit with embedded thermal turn-off | |
| JPH0474731B2 (ja) | ||
| US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| GB2030808A (en) | Protecting transistors | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| US4771228A (en) | Output stage current limit circuit | |
| US4319094A (en) | Three-terminal power supply circuit for telephone set | |
| US3786200A (en) | Amplifier for use in communication systems | |
| JPH0619686B2 (ja) | 電源回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| US4521739A (en) | Low offset voltage transistor bridge transconductance amplifier | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPS6051806B2 (ja) | 可聴周波増幅器 | |
| US3989997A (en) | Absolute-value circuit | |
| JPH0669197B2 (ja) | 電源回路 | |
| JPH0413692Y2 (ja) | ||
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPH0360222B2 (ja) | ||
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPH02118810A (ja) | ドロッパ型定電圧回路 | |
| JP2702271B2 (ja) | 電源回路 | |
| JP2590977B2 (ja) | 過電流検出回路 |