JPH06196982A - 発振装置のノイズ除去回路 - Google Patents
発振装置のノイズ除去回路Info
- Publication number
- JPH06196982A JPH06196982A JP4346441A JP34644192A JPH06196982A JP H06196982 A JPH06196982 A JP H06196982A JP 4346441 A JP4346441 A JP 4346441A JP 34644192 A JP34644192 A JP 34644192A JP H06196982 A JPH06196982 A JP H06196982A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- circuit
- schmitt
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 発振回路から出力される源発振周波数に応じ
て除去できるノイズのパルス幅を広範囲に調節可能とす
る。 【構成】 クロック入力端子６に連なるインバータ１，
２の出力端を抵抗3a,3b 〜3nと抵抗3a〜3nのうちのいず
れか１又は複数を選択する選択スイッチ回路3sとで構成
される可変抵抗器に接続すると共に、前記選択スイッチ
回路3s, 地面GND に接続したコンデンサ４，システムク
ロックの出力端子８に接続したシュミットインバータ５
に接続する。
て除去できるノイズのパルス幅を広範囲に調節可能とす
る。 【構成】 クロック入力端子６に連なるインバータ１，
２の出力端を抵抗3a,3b 〜3nと抵抗3a〜3nのうちのいず
れか１又は複数を選択する選択スイッチ回路3sとで構成
される可変抵抗器に接続すると共に、前記選択スイッチ
回路3s, 地面GND に接続したコンデンサ４，システムク
ロックの出力端子８に接続したシュミットインバータ５
に接続する。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ等
に用いられるクロック発振装置のノイズ除去回路に関す
る。
に用いられるクロック発振装置のノイズ除去回路に関す
る。
【０００２】
【従来の技術】図７は従来のマイクロコンピュータ等に
おけるクロック発振装置におけるノイズ除去回路の構成
を示す回路図であり、図中１，２はインバータ、３は抵
抗、４はコンデンサ、５はシュミットインバータであ
る。インバータ１，２、抵抗３、シュミットインバータ
５はこの順序で直列に接続されており、前記インバータ
１の入力端にはクロック入力端子６が、またその出力端
にはクロック出力端子７が夫々接続され、更にシュミッ
トインバータ５の出力端にはシステムクロックの出力端
子８を接続してある。前記コンデンサ４は抵抗３とシュ
ミットインバータ５との中間点と地面GND との間に介装
されている。前記クロック入力端子６、クロック出力端
子７には図示しない発振回路が外付けされる。
おけるクロック発振装置におけるノイズ除去回路の構成
を示す回路図であり、図中１，２はインバータ、３は抵
抗、４はコンデンサ、５はシュミットインバータであ
る。インバータ１，２、抵抗３、シュミットインバータ
５はこの順序で直列に接続されており、前記インバータ
１の入力端にはクロック入力端子６が、またその出力端
にはクロック出力端子７が夫々接続され、更にシュミッ
トインバータ５の出力端にはシステムクロックの出力端
子８を接続してある。前記コンデンサ４は抵抗３とシュ
ミットインバータ５との中間点と地面GND との間に介装
されている。前記クロック入力端子６、クロック出力端
子７には図示しない発振回路が外付けされる。
【０００３】次にこのような従来のノイズ除去回路の動
作を説明する。クロック入力端子６、クロック出力端子
７に外付けされた発振回路からの波形はインバータ１に
て発振波形に成形され、インバータ２にて波形整形さ
れ、その出力波形を抵抗３とコンデンサ４とからなる積
分回路にて積分した後、シュミットインバータ５にてノ
イズを除去され、出力端子８からシステムクロックとし
て他の回路へ出力される。
作を説明する。クロック入力端子６、クロック出力端子
７に外付けされた発振回路からの波形はインバータ１に
て発振波形に成形され、インバータ２にて波形整形さ
れ、その出力波形を抵抗３とコンデンサ４とからなる積
分回路にて積分した後、シュミットインバータ５にてノ
イズを除去され、出力端子８からシステムクロックとし
て他の回路へ出力される。
【０００４】
【発明が解決しようとする課題】ところでこのような従
来回路にあっては抵抗３，コンデンサ４夫々の特性値が
一定であり、またシュミットインバータ５のヒステリシ
ス幅も固定されているため除去出来るノイズのパルス幅
が一定で特定のパルス幅ノイズしか除去出来ず、ノイズ
除去範囲が狭いという問題があった。本発明はかかる事
情に鑑みてされたものであって、その目的とするところ
は発振回路から出力される源発振周波数に応じて除去で
きるノイズのパルス幅を可変とした発振装置のノイズ除
去回路を提供するにある。
来回路にあっては抵抗３，コンデンサ４夫々の特性値が
一定であり、またシュミットインバータ５のヒステリシ
ス幅も固定されているため除去出来るノイズのパルス幅
が一定で特定のパルス幅ノイズしか除去出来ず、ノイズ
除去範囲が狭いという問題があった。本発明はかかる事
情に鑑みてされたものであって、その目的とするところ
は発振回路から出力される源発振周波数に応じて除去で
きるノイズのパルス幅を可変とした発振装置のノイズ除
去回路を提供するにある。
【０００５】
【課題を解決するための手段】第１の発明に係る発振装
置のノイズ除去回路は、クロック入力端子に接続された
抵抗と、該抵抗に接続されたシュミットインバータと、
前記抵抗とシュミットインバータとの中間点と低電圧源
との間に接続されたコンデンサとを備えた発振装置のノ
イズ除去回路において、前記抵抗を可変抵抗器にて構成
し、又は前記コンデンサを可変コンデンサにて構成した
ことを特徴とする。
置のノイズ除去回路は、クロック入力端子に接続された
抵抗と、該抵抗に接続されたシュミットインバータと、
前記抵抗とシュミットインバータとの中間点と低電圧源
との間に接続されたコンデンサとを備えた発振装置のノ
イズ除去回路において、前記抵抗を可変抵抗器にて構成
し、又は前記コンデンサを可変コンデンサにて構成した
ことを特徴とする。
【０００６】第２の発明に係る発振装置のノイズ除去回
路は、クロック入力端子に接続された抵抗と、該抵抗に
接続されたシュミットインバータと、前記抵抗とシュミ
ットインバータとの中間点と低電圧源との間に接続され
たコンデンサとを備えた発振装置のノイズ除去回路にお
いて、シュミットインバータをヒステリシス幅の異なる
複数のシュミットインバータと、これら複数のシュミッ
トインバータのいずれか１つを選択する選択スイッチ回
路とを具備することを特徴とする。
路は、クロック入力端子に接続された抵抗と、該抵抗に
接続されたシュミットインバータと、前記抵抗とシュミ
ットインバータとの中間点と低電圧源との間に接続され
たコンデンサとを備えた発振装置のノイズ除去回路にお
いて、シュミットインバータをヒステリシス幅の異なる
複数のシュミットインバータと、これら複数のシュミッ
トインバータのいずれか１つを選択する選択スイッチ回
路とを具備することを特徴とする。
【０００７】
【作用】第１の発明にあっては、可変抵抗器又は可変コ
ンデンサを用いて波形の整形を行うこととしたから抵抗
値、容量値を変えることで広範囲のノイズ除去が可能と
なる。また第２の発明にあっては、ヒステリシス幅の異
なる複数のシュミットインバータを備えるから、同じく
ノイズ除去範囲を目的に応じて設定可能となる。
ンデンサを用いて波形の整形を行うこととしたから抵抗
値、容量値を変えることで広範囲のノイズ除去が可能と
なる。また第２の発明にあっては、ヒステリシス幅の異
なる複数のシュミットインバータを備えるから、同じく
ノイズ除去範囲を目的に応じて設定可能となる。
【０００８】
【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。 （実施例１）図１は本発明に係る発振装置のノイズ除去
回路の構成を示す回路図であり、図中１，２はインバー
タ、3a,3b 〜3nは夫々抵抗値の異なる抵抗、3sは選択ス
イッチ回路、４はコンデンサ、５はシュミットインバー
タを示している。インバータ１，２は直列に接続されて
おり、インバータ１の入力端はクロック入力端子６に、
また出力端はクロック出力端子７に夫々接続され、これ
らクロック入力端子６，クロック出力端子７には図示し
ない発振回路が外付けされるようになっている。
具体的に説明する。 （実施例１）図１は本発明に係る発振装置のノイズ除去
回路の構成を示す回路図であり、図中１，２はインバー
タ、3a,3b 〜3nは夫々抵抗値の異なる抵抗、3sは選択ス
イッチ回路、４はコンデンサ、５はシュミットインバー
タを示している。インバータ１，２は直列に接続されて
おり、インバータ１の入力端はクロック入力端子６に、
また出力端はクロック出力端子７に夫々接続され、これ
らクロック入力端子６，クロック出力端子７には図示し
ない発振回路が外付けされるようになっている。
【０００９】インバータ２の出力端には抵抗3a〜3nと選
択スイッチ回路3sとからなる可変抵抗器、シュミットイ
ンバータ５がこの順序で接続されている。抵抗3a〜3nは
相互に並列に接続され、その一端をインバータ２に、ま
た各他端は選択スイッチ回路3sに接続されており、選択
スイッチ回路3sにてその一つの抵抗が選択されてコンデ
ンサ４，シュミットインバータ５に接続されるようにな
っている。抵抗3a〜3nの各抵抗値ｒa ，ｒb 〜ｒn 夫々
はｒa ＜ｒb ＜…＜ｒn の関係が成立するように設定し
てある。コンデンサ４は選択スイッチ回路3sとシュミッ
トインバータ５との中間点と地面GND との間に介装され
ている。シュミットインバータ５の出力端はシステムク
ロックの出力端子８に接続されている。
択スイッチ回路3sとからなる可変抵抗器、シュミットイ
ンバータ５がこの順序で接続されている。抵抗3a〜3nは
相互に並列に接続され、その一端をインバータ２に、ま
た各他端は選択スイッチ回路3sに接続されており、選択
スイッチ回路3sにてその一つの抵抗が選択されてコンデ
ンサ４，シュミットインバータ５に接続されるようにな
っている。抵抗3a〜3nの各抵抗値ｒa ，ｒb 〜ｒn 夫々
はｒa ＜ｒb ＜…＜ｒn の関係が成立するように設定し
てある。コンデンサ４は選択スイッチ回路3sとシュミッ
トインバータ５との中間点と地面GND との間に介装され
ている。シュミットインバータ５の出力端はシステムク
ロックの出力端子８に接続されている。
【００１０】次にこのような発振装置のノイズ除去回路
の動作を説明する。このような実施例１にあっては、選
択スイッチ回路3sの操作で積分回路を構成するコンデン
サ４と抵抗3a〜3nの１つとを組合せることで遅延時間を
広範囲に変更することが可能となる。例えば抵抗3aとコ
ンデンサ４とを組合せるよりも抵抗３とコンデンサ４と
を組合せることで遅延時間をより大きくすることがで
き、より幅の広いノイズの除去が可能となる。
の動作を説明する。このような実施例１にあっては、選
択スイッチ回路3sの操作で積分回路を構成するコンデン
サ４と抵抗3a〜3nの１つとを組合せることで遅延時間を
広範囲に変更することが可能となる。例えば抵抗3aとコ
ンデンサ４とを組合せるよりも抵抗３とコンデンサ４と
を組合せることで遅延時間をより大きくすることがで
き、より幅の広いノイズの除去が可能となる。
【００１１】なお上述の実施例１においては選択スイッ
チ回路3sをいずれか１の抵抗3a〜3nを選択する構成とし
たが、複数の抵抗を並列接続した状態で選択し得る構成
としてもよく、この場合は複数の並列接続した抵抗とコ
ンデンサ４とを組合わせるよりも単一の抵抗3aとコンデ
ンサ４とを組合せる方がより幅の広いノイズを除去でき
る。
チ回路3sをいずれか１の抵抗3a〜3nを選択する構成とし
たが、複数の抵抗を並列接続した状態で選択し得る構成
としてもよく、この場合は複数の並列接続した抵抗とコ
ンデンサ４とを組合わせるよりも単一の抵抗3aとコンデ
ンサ４とを組合せる方がより幅の広いノイズを除去でき
る。
【００１２】（実施例２）図２は本発明の他の実施例の
構成を示す回路図であり、この実施例２にあっては各抵
抗3a,3b …3nの抵抗値を同じにし、これら各抵抗3a〜3n
を直列に接続し、その一端をインバータ２に接続すると
共に他端を選択スイッチ回路3sに接続するし、また各抵
抗3a,3b 、3b,3c … 3n-1 , 3n相互の各接続点を選択ス
イッチ回路3sに接続してある。選択スイッチ回路3sはい
ずれか１の接続点に連なる配線を選択してコンデンサ
４，シュミットインバータ５に接続するようになってい
る。他の構成は図１に示した実施例１のそれと実質的に
同じであり、対応する部分には同じ番号を付して説明を
省略する。
構成を示す回路図であり、この実施例２にあっては各抵
抗3a,3b …3nの抵抗値を同じにし、これら各抵抗3a〜3n
を直列に接続し、その一端をインバータ２に接続すると
共に他端を選択スイッチ回路3sに接続するし、また各抵
抗3a,3b 、3b,3c … 3n-1 , 3n相互の各接続点を選択ス
イッチ回路3sに接続してある。選択スイッチ回路3sはい
ずれか１の接続点に連なる配線を選択してコンデンサ
４，シュミットインバータ５に接続するようになってい
る。他の構成は図１に示した実施例１のそれと実質的に
同じであり、対応する部分には同じ番号を付して説明を
省略する。
【００１３】このような実施例２にあっては選択スイッ
チ回路3sの操作でコンデンサ４といずれか複数の抵抗3
a、3a,3b 、…3a〜3nの直列回路とを組合せることで遅
延時間を広範囲に設定可能となる。例えばコンデンサ４
と単一の抵抗3aとを組合せるよりもコンデンサ４と抵抗
3a〜3nの直列回路とを組合せることでより大きい遅延時
間を設定出来、より幅の広いノイズ除去が可能となる。
チ回路3sの操作でコンデンサ４といずれか複数の抵抗3
a、3a,3b 、…3a〜3nの直列回路とを組合せることで遅
延時間を広範囲に設定可能となる。例えばコンデンサ４
と単一の抵抗3aとを組合せるよりもコンデンサ４と抵抗
3a〜3nの直列回路とを組合せることでより大きい遅延時
間を設定出来、より幅の広いノイズ除去が可能となる。
【００１４】（実施例３）図３は本発明の更に他の実施
例の構成を示す回路図であり、この実施例３にあっては
抵抗３とシュミットインバータ５との中間点と地面GND
との間にはコンデンサ4a〜4nと選択スイッチ回路4sとで
構成される可変コンデンサを設けてある。各コンデンサ
4a〜4nは夫々異なる容量値をもち、相互に並列に接続さ
れ、その一端を地面GND に接続し、また各他端は選択ス
イッチ回路4sに接続されている。選択スイッチ回路4sは
前記コンデンサ4a〜4nのうちのいずれか１つを選択して
前記抵抗３とシュミットインバータ５との接続点と接続
し得るようにしてある。
例の構成を示す回路図であり、この実施例３にあっては
抵抗３とシュミットインバータ５との中間点と地面GND
との間にはコンデンサ4a〜4nと選択スイッチ回路4sとで
構成される可変コンデンサを設けてある。各コンデンサ
4a〜4nは夫々異なる容量値をもち、相互に並列に接続さ
れ、その一端を地面GND に接続し、また各他端は選択ス
イッチ回路4sに接続されている。選択スイッチ回路4sは
前記コンデンサ4a〜4nのうちのいずれか１つを選択して
前記抵抗３とシュミットインバータ５との接続点と接続
し得るようにしてある。
【００１５】各コンデンサ4a〜4n夫々の容量値Ｃa ，Ｃ
b 〜Ｃn 夫々はＣa ＜Ｃb ＜…＜Ｃn の関係が成立する
ように設定されている。このような実施例３にあっては
選択スイッチ回路4sを操作することでいずれか１のコン
デンサ4a〜4nを選択して抵抗３とで積分回路を構成する
ことが出来、例えばコンデンサ4aを選択するよりもコン
デンサ4nを選択する方がより幅の広いノイズを除去出来
ることとなる。
b 〜Ｃn 夫々はＣa ＜Ｃb ＜…＜Ｃn の関係が成立する
ように設定されている。このような実施例３にあっては
選択スイッチ回路4sを操作することでいずれか１のコン
デンサ4a〜4nを選択して抵抗３とで積分回路を構成する
ことが出来、例えばコンデンサ4aを選択するよりもコン
デンサ4nを選択する方がより幅の広いノイズを除去出来
ることとなる。
【００１６】なお上述の実施例では選択スイッチ回路4s
はコンデンサ4a〜4nのうちからいずれか１つを選択する
構成について説明したが、いずれか複数並列接続した状
態でコンデンサ4a〜4nを選択する構成としてもよく、こ
のようにすることで抵抗３と単一のコンデンサ4aとを組
合わせるよりも、抵抗３と複数の並列接続したコンデン
サとを組合わせる方がより幅の広いノイズの除去が可能
となる。
はコンデンサ4a〜4nのうちからいずれか１つを選択する
構成について説明したが、いずれか複数並列接続した状
態でコンデンサ4a〜4nを選択する構成としてもよく、こ
のようにすることで抵抗３と単一のコンデンサ4aとを組
合わせるよりも、抵抗３と複数の並列接続したコンデン
サとを組合わせる方がより幅の広いノイズの除去が可能
となる。
【００１７】（実施例４）図４は本発明の更に他の実施
例の構成を示す回路図であり、この実施例４にあっては
容量値がいずれも同じで、各コンデンサ4a〜4nを直列に
接続してその一端を地面GND に接続すると共に、他端は
選択スイッチ回路4sを介在させて前記抵抗３とシュミッ
トインバータ５との接続点に接続してある。また各コン
デンサ4a,4b 、4b,4c … 4n-1 ,4n 相互の接続点も選択
スイッチ回路4sに並列的に接続してある。選択スイッチ
回路4sはいずれか１つの接続点を選択して抵抗３とシュ
ミットインバータ５との接続点に接続するようになって
いる。他の構成は図１に示す実施例と実質的に同じであ
り、対応する部分には同じ番号を付して説明を省略す
る。
例の構成を示す回路図であり、この実施例４にあっては
容量値がいずれも同じで、各コンデンサ4a〜4nを直列に
接続してその一端を地面GND に接続すると共に、他端は
選択スイッチ回路4sを介在させて前記抵抗３とシュミッ
トインバータ５との接続点に接続してある。また各コン
デンサ4a,4b 、4b,4c … 4n-1 ,4n 相互の接続点も選択
スイッチ回路4sに並列的に接続してある。選択スイッチ
回路4sはいずれか１つの接続点を選択して抵抗３とシュ
ミットインバータ５との接続点に接続するようになって
いる。他の構成は図１に示す実施例と実質的に同じであ
り、対応する部分には同じ番号を付して説明を省略す
る。
【００１８】この実施例４にあっては選択スイッチ回路
4sを操作して、抵抗３と、コンデンサ４単独又はコンデ
ンサ4n, 4n-1 等の複数のコンデンサを直列接続した回
路とを組合せることで、積分回路の特性値を広範囲に設
定して遅延時間を調節することが可能となる。例えば抵
抗３とコンデンサ4n〜4aの直列回路とを組合せるよりも
抵抗３と単一のコンデンサ4nとを組合せた方がより遅延
時間が長くなり、幅の広いノイズの除去が可能となる。
4sを操作して、抵抗３と、コンデンサ４単独又はコンデ
ンサ4n, 4n-1 等の複数のコンデンサを直列接続した回
路とを組合せることで、積分回路の特性値を広範囲に設
定して遅延時間を調節することが可能となる。例えば抵
抗３とコンデンサ4n〜4aの直列回路とを組合せるよりも
抵抗３と単一のコンデンサ4nとを組合せた方がより遅延
時間が長くなり、幅の広いノイズの除去が可能となる。
【００１９】（実施例５）図５は本発明の更に他の実施
例の構成を示す回路図であり、この実施例５にあっては
図１に示す抵抗3a〜3nと選択スイッチ回路3sとを組合わ
せた可変抵抗器と、図３に示すコンデンサ4a〜4nと選択
スイッチ回路4sとを組合せた可変コンデンサとを組合し
た構成としてある。他の構成は図１に示す実施例と実質
的に同じであり、対応する部分には同じ番号を付して説
明を省略する。
例の構成を示す回路図であり、この実施例５にあっては
図１に示す抵抗3a〜3nと選択スイッチ回路3sとを組合わ
せた可変抵抗器と、図３に示すコンデンサ4a〜4nと選択
スイッチ回路4sとを組合せた可変コンデンサとを組合し
た構成としてある。他の構成は図１に示す実施例と実質
的に同じであり、対応する部分には同じ番号を付して説
明を省略する。
【００２０】このような実施例５にあっては各選択スイ
ッチ回路3s、4sにて抵抗3a〜3nとコンデンサ4a〜4nの組
合せを変えることで遅延時間を一層広範囲に変化させる
ことが可能となる。例えば抵抗3aとコンデンサ4aとを選
択して組合せるよりも、抵抗3nとコンデンサ4nとを選択
して組合せた方が遅延時間が大きくなり、それだけ幅の
広いノイズの除去が可能となる効果がある。
ッチ回路3s、4sにて抵抗3a〜3nとコンデンサ4a〜4nの組
合せを変えることで遅延時間を一層広範囲に変化させる
ことが可能となる。例えば抵抗3aとコンデンサ4aとを選
択して組合せるよりも、抵抗3nとコンデンサ4nとを選択
して組合せた方が遅延時間が大きくなり、それだけ幅の
広いノイズの除去が可能となる効果がある。
【００２１】（実施例６）図６は本発明の更に他の実施
例の構成を示す回路図であり、この実施例６にあっては
ヒステリシス幅が相互に異なる複数のシュミットインバ
ータ５，５〜５を並列接続し、その一端を抵抗３, コン
デンサ４の接続点と接続し、各他端を選択スイッチ回路
5sに接続してある。選択スイッチ回路5sはこれらシュミ
ットインバータ5a〜5nのいずれか１つを選択してシステ
ムクロックの出力端子８と接続するようにしてある。
例の構成を示す回路図であり、この実施例６にあっては
ヒステリシス幅が相互に異なる複数のシュミットインバ
ータ５，５〜５を並列接続し、その一端を抵抗３, コン
デンサ４の接続点と接続し、各他端を選択スイッチ回路
5sに接続してある。選択スイッチ回路5sはこれらシュミ
ットインバータ5a〜5nのいずれか１つを選択してシステ
ムクロックの出力端子８と接続するようにしてある。
【００２２】各シュミットインバータ5a〜5nのヒステリ
シス幅ｈa ，ｈb 〜ｈn はｈa ＜ｈb …＜ｈn に設定し
てある。このような実施例６にあっては抵抗３、コンデ
ンサ４の値は一定であるから遅延時間は一定であるが、
選択スイッチ回路5sによってシュミットインバータ5a〜
5nのいずれを選択するかによりヒステリシス幅が変化
し、これに応じて除去するノイズのパルス幅を変化しう
ることとなる。例えばシュミットインバータ5a〜5nのう
ち、シュミットインバータ5aを選択した場合よりも5nを
選択した方がより幅の広いノイズを除去し得ることとな
る。
シス幅ｈa ，ｈb 〜ｈn はｈa ＜ｈb …＜ｈn に設定し
てある。このような実施例６にあっては抵抗３、コンデ
ンサ４の値は一定であるから遅延時間は一定であるが、
選択スイッチ回路5sによってシュミットインバータ5a〜
5nのいずれを選択するかによりヒステリシス幅が変化
し、これに応じて除去するノイズのパルス幅を変化しう
ることとなる。例えばシュミットインバータ5a〜5nのう
ち、シュミットインバータ5aを選択した場合よりも5nを
選択した方がより幅の広いノイズを除去し得ることとな
る。
【００２３】なお実施例１〜６において抵抗３又は3a〜
3nをMOS 型のトランジスタにて構成してもよいことは勿
論である。また上述の各実施例１〜６は夫々単独に用い
た場合を示したが、１又は複数の実施例を適宜に組合わ
せて構成してもよい。
3nをMOS 型のトランジスタにて構成してもよいことは勿
論である。また上述の各実施例１〜６は夫々単独に用い
た場合を示したが、１又は複数の実施例を適宜に組合わ
せて構成してもよい。
【００２４】
【発明の効果】以上の如く第１の発明にあっては可変抵
抗及び又は可変コンデンサを用いることで信号伝達の遅
延時間を必要に応じて変更することが可能となり、除去
対象ノイズのパルス幅を広範囲に変更出来て、発振クロ
ックを使用目的に応じてノイズをより確実に除去するこ
とが可能となる。また第２の発明にあってはヒステリシ
ス幅の異なるシュミット回路を選択的に使用することで
同様に除去対象ノイズのパルス幅を広範囲に変更出来て
ノイズ除去をより確実に行い得る効果がある。
抗及び又は可変コンデンサを用いることで信号伝達の遅
延時間を必要に応じて変更することが可能となり、除去
対象ノイズのパルス幅を広範囲に変更出来て、発振クロ
ックを使用目的に応じてノイズをより確実に除去するこ
とが可能となる。また第２の発明にあってはヒステリシ
ス幅の異なるシュミット回路を選択的に使用することで
同様に除去対象ノイズのパルス幅を広範囲に変更出来て
ノイズ除去をより確実に行い得る効果がある。
【図１】本発明に係る発振装置のノイズ除去回路の構成
を示す回路図である。
を示す回路図である。
【図２】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図３】本発明の更に他の実施例の構成を示す回路図で
ある。
ある。
【図４】本発明の更に他の実施例の構成を示す回路図で
ある。
ある。
【図５】本発明の更に他の実施例の構成を示す回路図で
ある。
ある。
【図６】本発明の更に他の実施例の構成を示す回路図で
ある。
ある。
【図７】従来のノイズ除去回路の構成を示す回路図であ
る。
る。
１，２ インバータ ３，3a,3b 〜3n 抵抗 3s 選択スイッチ回路 ４，4a,4b 〜4n コンデンサ 4s 選択スイッチ回路 ５，5a,5b 〜5n シュミットインバータ 5s 選択スイッチ回路 ６ クロック入力端子 ７ クロック出力端子 ８ システムクロックの出力端子
【手続補正書】
【提出日】平成５年４月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】次にこのような発振装置のノイズ除去回路
の動作を説明する。このような実施例１にあっては、選
択スイッチ回路3sの操作で積分回路を構成するコンデン
サ４と抵抗3a〜3nの１つとを組合せることで遅延時間を
広範囲に変更することが可能となる。例えば抵抗3aとコ
ンデンサ４とを組合せるよりも抵抗3nとコンデンサ４と
を組合せることで遅延時間をより大きくすることがで
き、より幅の広いノイズの除去が可能となる。
の動作を説明する。このような実施例１にあっては、選
択スイッチ回路3sの操作で積分回路を構成するコンデン
サ４と抵抗3a〜3nの１つとを組合せることで遅延時間を
広範囲に変更することが可能となる。例えば抵抗3aとコ
ンデンサ４とを組合せるよりも抵抗3nとコンデンサ４と
を組合せることで遅延時間をより大きくすることがで
き、より幅の広いノイズの除去が可能となる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】（実施例６）図６は本発明の更に他の実施
例の構成を示す回路図であり、この実施例６にあっては
ヒステリシス幅が相互に異なる複数のシュミットインバ
ータ5a，5b〜5nを並列接続し、その一端を抵抗３, コン
デンサ４の接続点と接続し、各他端を選択スイッチ回路
5sに接続してある。選択スイッチ回路5sはこれらシュミ
ットインバータ5a〜5nのいずれか１つを選択してシステ
ムクロックの出力端子８と接続するようにしてある。
例の構成を示す回路図であり、この実施例６にあっては
ヒステリシス幅が相互に異なる複数のシュミットインバ
ータ5a，5b〜5nを並列接続し、その一端を抵抗３, コン
デンサ４の接続点と接続し、各他端を選択スイッチ回路
5sに接続してある。選択スイッチ回路5sはこれらシュミ
ットインバータ5a〜5nのいずれか１つを選択してシステ
ムクロックの出力端子８と接続するようにしてある。
Claims (2)
- 【請求項１】 クロック入力端子に接続された抵抗と、
該抵抗に接続されたシュミットインバータと、前記抵抗
とシュミットインバータとの中間点と低電圧源との間に
接続されたコンデンサとを備えた発振装置のノイズ除去
回路において、前記抵抗を可変抵抗器にて構成し、又は
前記コンデンサを可変コンデンサにて構成したことを特
徴とする発振装置のノイズ除去回路。 - 【請求項２】 クロック入力端子に接続された抵抗と、
該抵抗に接続されたシュミットインバータと、前記抵抗
とシュミットインバータとの中間点と低電圧源との間に
接続されたコンデンサとを備えた発振装置のノイズ除去
回路において、シュミットインバータをヒステリシス幅
の異なる複数のシュミットインバータと、これら複数の
シュミットインバータのいずれか１つを選択する選択ス
イッチ回路とを具備することを特徴とする発振装置のノ
イズ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4346441A JPH06196982A (ja) | 1992-12-25 | 1992-12-25 | 発振装置のノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4346441A JPH06196982A (ja) | 1992-12-25 | 1992-12-25 | 発振装置のノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196982A true JPH06196982A (ja) | 1994-07-15 |
Family
ID=18383451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4346441A Pending JPH06196982A (ja) | 1992-12-25 | 1992-12-25 | 発振装置のノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196982A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400775B1 (ko) * | 2001-06-30 | 2003-10-08 | 주식회사 하이닉스반도체 | 노이즈 제거폭 가변회로 |
| JP2015186035A (ja) * | 2014-03-24 | 2015-10-22 | 株式会社オートネットワーク技術研究所 | 信号生成装置及び周波数変調方法 |
-
1992
- 1992-12-25 JP JP4346441A patent/JPH06196982A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400775B1 (ko) * | 2001-06-30 | 2003-10-08 | 주식회사 하이닉스반도체 | 노이즈 제거폭 가변회로 |
| JP2015186035A (ja) * | 2014-03-24 | 2015-10-22 | 株式会社オートネットワーク技術研究所 | 信号生成装置及び周波数変調方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950002196A (ko) | 링발진기 및 전압제어발진기 | |
| EP0732807A2 (en) | Controllable filter arrangement | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| JP3072002B2 (ja) | アクティブバンドパスフィルタ | |
| JP3141900B2 (ja) | Ａｆｃ回路及びそのｉｃ | |
| JPH06104639A (ja) | Ｃｒ発振回路 | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| JPH057786Y2 (ja) | ||
| JPH05183406A (ja) | 自動位相補正回路 | |
| JPH0766657A (ja) | 遅延等価回路 | |
| JP2002198798A (ja) | 出力回路 | |
| JP2567361B2 (ja) | パルス遅延回路 | |
| JP2758441B2 (ja) | 周波数シンセサイザ | |
| KR910005239Y1 (ko) | 멀티시스템 tv의 주파수가변형 음성트랩회로 | |
| JP2580122B2 (ja) | Ｆｍ復調回路 | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JP3145690B2 (ja) | ジャイレータ遅延回路 | |
| JPH06120762A (ja) | 定インピーダンス移相器 | |
| JP3434697B2 (ja) | 発振回路、及びこの発振回路を具備する半導体集積回路 | |
| JPS6343411A (ja) | 移相装置 | |
| JPS60208114A (ja) | 半導体集積回路装置 | |
| JPH07174797A (ja) | ダイナミックヒス内蔵コンパレータ回路 | |
| JPH01177708A (ja) | プログラマブルアナログフィルタ | |
| JP2002100929A (ja) | 発振器 | |
| JPH05218768A (ja) | 利得切換回路 |