JPH06197011A - 周波数分周回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 ある周波数範囲で動作する１つのプリスケー
ラをより広帯域に動作させる制御回路を有するプリスケ
ーラ回路の具体例を提供する。 【構成】 ソース結合型ＦＥＴ論理（ＳＣＦＬ）または
エミッタ結合型論理（ＥＣＬ）で構成されたフリップフ
ロップの電流値を制御する電流制御端子ＶＣＳの電圧
を、入力周波数に応じて変化させる周波数−電圧変換回
路２を設けるか、あるいは分周機能を受け持つフリップ
フロップに外部制御端子によって制御可能な遅延回路を
付加し、それによる信号遅延量を入力周波数に反比例す
るようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、周波数シンセサイザ
等に用いる周波数分周回路装置（以下、プリスケーラと
称す）に関し、特にその広帯域特性の実現を図ったもの
に関するものである。

【０００２】

【従来の技術】プリスケーラは、周波数シンセサイザを
構成する電圧制御発振器（ＶＣＯ）の発振周波数を、通
常ＣＭＯＳで構成されるプログラマブルカウンタが動作
できる周波数まで分周する周波数分周器であるため、広
い入力電圧範囲かつ広い周波数範囲での高速動作が要求
される。そして、このような高速動作を可能とするた
め、通常Ｓｉバイポーラ素子を使ったエミッタ結合型論
理（ＥＣＬ）あるいはＧａＡｓ素子を使ったソース結合
型ＦＥＴ論理（ＳＣＦＬ）で構成される。

【０００３】図９のフリップフロップはソース結合型Ｆ
ＥＴ論理（ＳＣＦＬ）で構成したマスタースレーブ型の
フリップフロップであり、フリップフロップの種類でい
うとＤ−フリップフロップである。

【０００４】この図９において、Ｊ1 〜Ｊ22は電界効果
型トランジスタ（以下、ＦＥＴと称す）であり、このう
ちＪ7 ，Ｊ10，Ｊ11，Ｊ18，Ｊ21，Ｊ22はフリップフロ
ップの定電流源として動作する。また、Ｒ1 〜Ｒ4 はＦ
ＥＴの負荷抵抗、Ｄ1 〜Ｄ6はダイオード、Ｄ，／Ｄは
データ入力端子、Ｔ，／Ｔはクロック信号入力端子、
Ｑ，／Ｑは出力端子、ＶDDは電源端子、ＶＣＳはこのフ
リップフロップ回路の電流源制御用信号線であり、ＦＥ
ＴＪ7 ，Ｊ10，Ｊ11，Ｊ18，Ｊ21，Ｊ22のゲートに共通
に接続されており、フリップフロップの内部に流れる電
流をこれに印加される電圧に応じて制御するものであ
る。

【０００５】以下、この図９の構成を詳述する。この図
９において、ダイオードＤ1 はアノードが電源端子ＶDD
に接続され、カソードが抵抗Ｒ1 および抵抗Ｒ2 を介し
てそれぞれＦＥＴＪ1 ，Ｊ3 のドレインおよびＦＥＴＪ
2 ，Ｊ4 のドレインに接続される。ＦＥＴＪ1 ，Ｊ2 は
そのゲートにそれぞれデータ入力端子Ｄ，／Ｄが接続さ
れるとともに、そのソースが共通に接続されてＦＥＴＪ
5 のドレインに接続される。ＦＥＴＪ3 ，Ｊ4 はそのソ
ースが共通に接続されてＦＥＴＪ6 のドレインに接続さ
れる。また、ＦＥＴＪ5 ，Ｊ6 はそのゲートにそれぞれ
クロック信号入力端子／Ｔ，Ｔが接続されるとともに、
そのソースが共通に接続されて、フリップフロップの定
電流源として動作するＦＥＴＪ7 および抵抗Ｒ5 を介し
てグランドＧＮＤに接続される。また、上記ダイオード
Ｄ1 のカソードは上記抵抗Ｒ1 および抵抗Ｒ2 を介して
ＦＥＴＪ8 ，Ｊ9 のゲートに接続されており、このＦＥ
ＴＪ8 ，Ｊ9 はそのドレインが電源端子ＶDDに接続され
ソースがダイオードＤ2 ，Ｄ3 のアノードに接続され
る。このダイオードＤ2 ，Ｄ3 はカソードがＦＥＴＪ4
，Ｊ3 のゲートに接続されるとともに、フリップフロ
ップの定電流源として動作するＦＥＴＪ10，Ｊ11および
抵抗Ｒ6 ，Ｒ7 を介してグランドＧＮＤに接続される。
そして、以上の各回路要素によりこのフリップフロップ
回路のマスター段Ａが構成されている。

【０００６】また、この図９において、ダイオードＤ4
はアノードが電源端子ＶDDに接続され、カソードが抵抗
Ｒ3 および抵抗Ｒ4 を介してそれぞれＦＥＴＪ12，Ｊ13
のドレインおよびＦＥＴＪ14，Ｊ15のドレインに接続さ
れる。ＦＥＴＪ12，Ｊ13はそのゲートにそれぞれダイオ
ードＤ3 ，Ｄ2 のカソードが接続されるとともに、その
ソースが共通に接続されてＦＥＴＪ16のドレインに接続
される。また、ＦＥＴＪ14，Ｊ15はそのソースが共通に
接続されてＦＥＴＪ17のドレインに接続される。ＦＥＴ
Ｊ16，Ｊ17はそのゲートにそれぞれクロック信号入力端
子Ｔ，／Ｔが接続されるとともに、そのソースが共通に
接続されて、フリップフロップの定電流源として動作す
るＦＥＴＪ18および抵抗Ｒ8 を介してグランドＧＮＤに
接続される。また、上記ダイオードＤ4 のカソードは上
記抵抗Ｒ3 および抵抗Ｒ4 を介してＦＥＴＪ19，Ｊ20の
ゲートに接続されており、このＦＥＴＪ19，Ｊ20はその
ドレインが電源端子ＶDDに接続されソースがダイオード
Ｄ5 ，Ｄ6 のアノードに接続される。ダイオードＤ5 ，
Ｄ6 はカソードがＦＥＴＪ15，Ｊ14のゲートに接続され
るとともに、出力端子／Ｑ，Ｑに接続され、かつフリッ
プフロップの定電流源として動作するＦＥＴＪ21，Ｊ22
および抵抗Ｒ9 ，Ｒ10を介してグランドＧＮＤに接続さ
れる。そして、以上の各回路要素によりこのフリップフ
ロップ回路のスレーブ段Ｂが構成されている。

【０００７】次に動作について説明する。この図９のフ
リップフロップはデータ入力端子Ｄ，／Ｄからデータを
取り込み、Ｑ，／Ｑから出力する周知のマスタースレー
ブフリップフロップ動作を行う。

【０００８】以下、このマスタースレーブフリップフロ
ップ動作について詳述する。この図９の回路では、Ｄ，
／Ｄからの入力データをクロック／Ｔが“High”，Ｔが
“Low ”のとき、Ｄ，／Ｄの状態に応じてデータをとり
込んでおく。ただし、出力Ｑ，／ＱはクロックＴが“Lo
w"のため、この新しいデータを出力Ｑ，／Ｑには送って
いないので、Ｑ，／Ｑの出力は１つ前にとり込んだＤ，
／Ｄの状態に応じた出力となっている。

【０００９】この後、Ｔが“High" ，／Ｔが“Low " に
なると、新しくとり込んだデータが、出力Ｑ，／Ｑに送
られる。この動作を外部から見ると−表１−のようにな
る。

【００１０】

【表１】

【００１１】図９のフリップフロップは基本的に上述の
ような動作を行なうが、より詳しく内部状態を示すため
に、次にデータＤ＝１かつ／Ｄ＝０を出力Ｑに送るまで
の様子を例に示す。ここで、１つ前のデータはＤ＝０，
／Ｄ＝１であったとする。なお、言うまでもなく“１"
は“High" ，“０" は“Low " の電圧である。

【００１２】また、電流が流れていないとフリップフロ
ップは動作しないので、ＦＥＴ Ｊ7,Ｊ10，Ｊ11，Ｊ1
8，Ｊ21，Ｊ22は全て“On" 状態となるように電流制御
線ＣＳの電圧は“High" となっているものとする。

【００１３】いま、クロックがＴ＝“Low " かつ／Ｔ＝
“High" とすると、この状態では、１つ前のデータＤ＝
０，／Ｄ＝１を出力しているので、信号線ｌ20は“Low
" ，ｌ19は“High" である。ＦＥＴ Ｊ19とＪ21，Ｆ
ＥＴ Ｊ20とＪ22で構成されるソースホロワ部は信号線
ｌ19，ｌ20の電位をダイオードＤ5,Ｄ6 によってレベル
シフトさせるだけであると見なせる。なお、スレーブ段
Ｂのみならず、マスター段Ａのソースフォロワ部のＦＥ
Ｔ Ｊ8,Ｊ10，Ｊ9,Ｊ11についても同様である。

【００１４】信号線ｌ19が“High" ，信号線ｌ20が“Lo
w " ということは、抵抗Ｒ3 には電流が流れず、Ｒ4 の
方だけ流れているわけであるが、この電流はクロックＴ
＝“Low " ，／Ｔ＝“High" よりＦＥＴ Ｊ16は“Off
" ，ＦＥＴ Ｊ17は“On" で、結局、ＦＥＴ Ｊ17に
接続されているＦＥＴ Ｊ14，Ｊ15のうち、ＦＥＴ Ｊ
15の方を流れる。ここでＤ＝０，／Ｄ＝１のとき信号線
ｌ14＝“Low " ，ｌ15＝“High" であるが、ＦＥＴ Ｊ
14が“Off " ，Ｊ15が“On" でＦＥＴ Ｊ15の方を電流
が流れるという状態に矛盾しない。言い換えると先のデ
ータＤ＝０，／Ｄ＝１をクロックＴ＝“Low " ，／Ｔ＝
“High" 時に保持する役割をＦＥＴ Ｊ14，Ｊ15が担っ
ていると言える。

【００１５】次に、他のＦＥＴについて検討する。クロ
ックＴ＝“Low " ，／Ｔ＝“High"であるので、ＦＥＴ
Ｊ6 ，Ｊ16は“Off " となり、従ってその上に接続さ
れているＦＥＴ Ｊ3,Ｊ4,Ｊ12，Ｊ13には電流は流れな
い。

【００１６】入力Ｄ，／Ｄには、新しいデータＤ＝１，
／Ｄ＝０がきているので、抵抗Ｒ1，Ｒ2 のうち、Ｄ＝
１のＦＥＴ Ｊ1 の抵抗Ｒ1 に電流が流れ、電流はＲ2
→Ｊ1 →Ｊ5 →Ｊ7 と流れる。したがって、信号線ｌ8
，ｌ9 はｌ8 が“Low " ，ｌ9 が“High" となり、こ
の信号線電位はダイオードＤ2 ，Ｄ3 でレベルシフトさ
れて、信号線ｌ4 ，ｌ3 ，ｌ13，ｌ12に伝達され、ｌ3
＝“High" ，ｌ4 ＝“Low " ，ｌ12＝“High" ，ｌ13＝
“Low " になる。ｌ3 ＝“High" ，ｌ4 ＝“Low" であ
ることは、この後、クロックがＴ＝“High" ，／Ｔ＝
“Low " となって、Ｊ6 が“On" したとき、信号線ｌ8
，ｌ9 のＬ8 ＝“Low " ，ｌ9 ＝“High" という状態
を保持できる状態にあることに留意されたい。

【００１７】さて、この後、クロックＴ＝“High" ／Ｔ
＝“Low " になった状態を検討する。このとき、ＦＥＴ
Ｊ5 ，Ｊ17は“Off " ，ＦＥＴ Ｊ6 ，Ｊ16は“On"
となり、前述したように、信号線Ｌ3 ＝“High" ，Ｌ4
＝“Low " なので、Ｒ1 →Ｊ1 →Ｊ5 →Ｊ7 と流れてい
た電流はＲ1 →Ｊ3 →Ｊ6 →Ｊ7 となるだけで、信号線
ｌ8 ，ｌ9 の電位はｌ8 ＝“Low " ，ｌ9 ＝“High" で
クロック反転前の状態と変わらない。

【００１８】この信号線ｌ8 ，ｌ9 の信号電位は、先に
触れたように信号線ｌ12，ｌ13に伝えられているわけで
あるが、Ｔ＝“High" により、Ｊ16が“On" するので、
ＦＥＴ Ｊ12，Ｊ13が導電できる状態になり、ｌ12＝
“High" ，ｌ13＝“Low " より電流はＲ3 →Ｊ12→Ｊ16
→Ｊ18と流れる。このとき、ＦＥＴ Ｊ17は“Off " し
ているので、ＦＥＴ Ｊ14，Ｊ15には信号線ｌ14，ｌ15
の電位に関係なく電流は流れない。

【００１９】信号線ｌ19，ｌ20の電位は、電流が抵抗Ｒ
3 に流れ、抵抗Ｒ4 に流れないことにより信号線ｌ19＝
“Low " ，ｌ20＝“High" となる。この電位はレベルシ
フトダイオードＤ5 ，Ｄ6 により、レベルシフトされて
出力Ｑ，／Ｑに現れる。つまり、Ｑ＝“High" ，／Ｑ＝
“Low " 即ち、Ｑ＝１，／Ｑ＝０が出力される。

【００２０】そして信号線ｌ14，ｌ15の電位はｌ14＝
“High" ，ｌ15＝“Low " で、これはこの後クロックが
Ｔ＝“Low " ，／Ｔ＝“High" になったとき、今のＱ＝
１，／Ｑ＝０の状態を保持できる態勢になっている。

【００２１】以上のように、クロックＴ，／Ｔに応じて
ＦＥＴ Ｊ6 とＪ16，ＦＥＴ Ｊ5とＪ17が交互に“On"
，“Off " し、それに従ってその上に接続されている
２つのＦＥＴのどちらかに電流が流れてフリップフロッ
プの状態を決めているわけである。

【００２２】そして、ＦＥＴ Ｊ8 とダイオードＤ2 と
ＦＥＴ Ｊ10，Ｊ9 とダイオードＤ3 とＦＥＴ Ｊ11，
Ｊ19とダイオードＤ5 とＦＥＴ Ｊ21，Ｊ20とダイオー
ドＤ6 とＦＥＴ Ｊ22で構成される４つのソースホロワ
部は単に信号線電位をレベルシフトさせるだけで、フリ
ップフロップの状態には直接はかかわってこない。

【００２３】図１０は図９のように構成したフリップフ
ロップを２個使って１／４周波数分周器を構成した例で
ある。図１０において、ＩＮ，／ＩＮは入力信号端子、
ＯＵＴ，／ＯＵＴは出力信号端子、ＶＣＳはフリップフ
ロップの電流制御端子、９，１０は図９に示された回路
構成を持つＤ−フリップフロップである。

【００２４】この１／４周波数分周器は互いに１８０°
反転したクロックをＤ−フリップフロップ９，１０のト
リガ入力Ｔ，／Ｔに入力し、Ｄ−フリップフロップ９の
出力Ｑ，／ＱをＤ−フリップフロップ１０の入力Ｄ，／
Ｄに接続するとともに、Ｄ−フリップフロップ１０の出
力Ｑ，／Ｑを前段のＤ−フリップフロップ９の入力／
Ｄ，Ｄに接続することにより、即ち、フリップフロップ
１０の出力Ｑ，／Ｑを前段のＤ−フリップフロップ９の
入力にたすきがけで帰還することにより、２個のＤ−フ
リップフロップで１／４分周動作を行なうように構成し
たものである。

【００２５】なお、Ｄ−フリップフロップ９，１０の電
流制御端子ＶＣＳは使用する周波数の範囲に応じた一定
の電圧が印加される。

【００２６】図１１は図１０のように構成された周波数
分周回路、即ちプリスケーラの一般的な入力感度特性を
示す図である。この図１１において、横軸は入力信号周
波数、縦軸は入力信号電力Ｐinを示しており、横軸に付
けたΔｆrun はプリスケーラの自走発振周波数を示して
いる。ここで自走発振周波数とは、図１０の分周回路に
おいて、ＩＮ，／ＩＮがともに同じ電圧のとき、フリッ
プフロップ内の論理ゲートが全て信号通過可能状態にな
るために生じる自励発振時の周波数のことで、この周波
数でプリスケーラに信号を入力するとき、最も入力感度
が高く、従って入力信号電力が小さくても分周動作を行
うことができる周波数である。

【００２７】また、この図１１において、斜線を付けた
範囲内がプリスケーラの動作範囲であり、低域ではプリ
スケーラ自身の自走発振周波数によって、また、高域で
は回路内部の分周動作速度が入力信号周波数に追従不能
になることによる分周誤動作によって、その動作範囲は
制限される。また、この図１１において、符号１１を付
けた四角の枠内は、この入力感度特性を持つプリスケー
ラを使用する場合に一般的に使用される周波数と入力電
力の範囲を示す。この範囲１１における入力信号周波数
の下限は例えば４００ＭHz、上限は例えば1.1 ＧHzであ
る。また、入力信号電力の下限は例えば−６ｄＢｍ、上
限は例えば３ｄＢｍである。

【００２８】通常、プリスケーラはその温度特性を考慮
して、使用範囲は動作範囲に対してこの程度の余裕を持
たせるようにしている。

【００２９】

【発明が解決しようとする課題】従来のプリスケーラは
以上のように構成されており、図１１からわかるように
その動作周波数範囲はプリスケーラの自走発振周波数に
よってほぼ決定される。このため、ある周波数範囲で動
作する１つのプリスケーラをより高い周波数で使用した
り、より低い周波数で使用したりすることはできず、使
用目的毎にその回路定数を最適化する設計が必要であっ
た。

【００３０】実際、プリスケーラを通信機の周波数シン
セサイザに使う場合、例えばパーソナル無線では３００
〜４００ＭＨｚ、自動車電話では７００〜８００ＭＨ
ｚ、あるいは１４００〜１５００ＭＨｚというように１
００ＭＨｚ程度の周波数範囲で使用される。このため、
このような幅広い周波数範囲を１つのプリスケーラでカ
バーすることはかなりの困難を伴うこととなる。また、
このような幅広い周波数範囲をあえて１つのプリスケー
ラでカバーしようとすれば、本来の仕様で要求されるよ
りもはるかに高性能の、いわゆるオーバースペック品を
つくる必要があった。

【００３１】この発明は、上記のような問題点を解消す
るためになされたもので、ある周波数範囲で動作する１
つのプリスケーラをより高い周波数あるいはより低い周
波数でも使用できるようにするとともに、実際に使用す
る周波数帯での入力感度を向上させることのできる周波
数分周回路装置を得ることを目的としている。

【００３２】

【課題を解決するための手段】この発明に係る周波数分
周回路装置は、プリスケーラの自走発振周波数がその電
流値によって変化することに着目して、ソース結合型Ｆ
ＥＴ論理（ＳＣＦＬ）あるいはエミッタ結合型論理（Ｅ
ＣＬ）で構成された、プリスケーラを構成するフリップ
フロップに、その内部を流れる電流値を制御する電流制
御端子を設け、かつこの電流制御端子に印加される電圧
を入力周波数に応じて変化させる周波数−電圧変換回路
を設けるように構成したものである。

【００３３】また、発明に係る周波数分周回路装置は、
分周機能を受け持つフリップフロップに、外部からの制
御信号に応じて遅延量が制御可能な遅延回路を設け、そ
れによる信号遅延量を入力周波数に反比例するように構
成したものである。

【００３４】

【作用】この発明における周波数分周回路装置は、上述
のように、周波数−電圧変換回路を設けることにより、
周波数分周回路の入力周波数に応じて当該周波数分周回
路の電流値を変化させるように構成したので、ある周波
数範囲で動作する１つのプリスケーラをより高い周波数
あるいはより低い周波数で使用できるようにするだけで
なく、実際に使用する周波数帯での入力感度を向上さ
せ、また低周波数帯での使用時には消費電力の低減を図
ることができる。

【００３５】また、この発明における周波数分周回路装
置は、上述のように、フリップフロップ間に遅延回路を
設けることにより、その自走発振周波数を変化させるよ
うに構成したので、ある周波数範囲で動作する１つのプ
リスケーラをより高い周波数あるいはより低い周波数で
使用できるようにするだけでなく、実際に使用する周波
数帯での入力感度を向上させ、また低周波数帯での使用
時には消費電力の低減を図ることができる。

【００３６】

【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１は本発明の一実施例による周波数
−電圧変換回路を有する周波数分周回路装置を示す。図
１において、ＩＮは入力信号端子、ＯＵＴは出力信号端
子、１はその電流制御端子ＶＣＳに印加される電圧に応
じてその発振周波数を制御できるプリスケーラであり、
図９と同様の構成になる図２のフリップフロップを図１
０に示すように２つ組合わせることにより回路を構成し
たものである。また、２は周波数−電圧変換回路であ
り、入力信号端子ＩＮより入力されるプリスケーラ１の
入力信号の周波数に比例した電圧出力をプリスケーラ１
の電流制御端子ＶＣＳに出力するものである。

【００３７】図２は、プリスケーラを構成する、ソース
結合型ＦＥＴ論理（ＳＣＦＬ）で構成されたフリップフ
ロップの回路の一例であり、これは図９に示したものと
同様の回路構成を持つものである。

【００３８】この図２において、Ｄ，／Ｄはデータ入力
端子、Ｑ，／Ｑはデータ出力端子、Ｔ，／Ｔはクロック
信号入力端子、ＶＤＤは電源端子、ＶＣＳはフリップフ
ロップの電流を制御する電流制御端子、Ｊ１〜Ｊ６は電
流制御用ＦＥＴである。

【００３９】図３は、プリスケーラの電流値に対する自
走発振周波数ｆrun の変化を示したものである。この図
３において、Ａ，Ｂ，Ｃ点は後に示す図４の入力感度特
性ａ，ｂ，ｃに各々対応する電流値（Ｉa,Ｉb,Ｉc)と自
走発振周波数（ｆrun-a,ｆrun-b,ｆrun-c)の値を示すも
のである。この図３において、例えば、電流値Ｉa,Ｉc
は例えば、３ｍＡ，５ｍＡであり、Ｉb はその間の値で
ある。また、ｆrun-a,ｆrun-c は例えば、0.7 ＧHz,1.5
ＧHzであり、ｆrun-b はその間の値である。

【００４０】また、図４は本発明によって広帯域化され
た、周波数−電圧変換回路を有するプリスケーラの入力
感度特性を示す。図４において、縦軸は入力信号電力Ｐ
in、横軸は入力信号周波数、図４中のａ，ｂ，ｃは各々
図３の各点Ａ，Ｂ，Ｃに対応した電流値（Ｉa,Ｉb,Ｉ
c)、自走発振周波数（ｆrun-a,ｆrun-b,ｆrun-c) を持
つときの入力感度特性である。３，４，５の四角の枠
は、各々入力感度特性ａ，ｂ，ｃに対して使用される入
力電力と入力周波数の範囲を示している。この図４にお
いて、範囲３の入力信号周波数の下限は例えば0.3 ＧH
z、自走発振周波数ｆrun-a は例えば、0.7 ＧHz、上限
は例えば0.8 ＧHzである。また、範囲４の入力信号周波
数の下限は例えば0.8 ＧHz、自走発振周波数ｆrun-b は
例えば1.1 ＧHz、上限は例えば1.3 ＧHzである。また、
範囲５の入力信号周波数の下限は例えば1.3 ＧHz、自走
発振周波数ｆrun-c は例えば1.5 ＧHz、上限は例えば1.
8 ＧHzである。また、範囲３，４，５の入力信号電力の
下限は−６ｄＢｍ，上限は３ｄＢｍである。

【００４１】図５は本発明を実現するのに必要な周波数
−電圧変換回路の周波数−電圧特性の一例であり、この
図５において、入力信号周波数の下限は例えば0.3 ＧH
z、上限は例えば1.8 ＧHzである。また、その出力直流
電圧の下限は例えば0.4 Ｖ、上限は例えば１Ｖである。

【００４２】図６はこの図５に示すようなリニアな周波
数−電圧変換特性を実現できる周波数−電圧変換回路の
回路構成の一例である。図６において、ＩＮは周波数−
電圧変換すべき信号が入力される入力信号端子、２１は
その入力が入力信号端子ＩＮに接続されたインバータ、
２２はその２入力がこのインバータ２１の出力と入力信
号端子ＩＮに接続されたＡＮＤゲート、２３は一端がこ
のＡＮＤゲート２２の出力に接続された抵抗、２４はこ
の抵抗２３の他端とグランド間に接続されたキャパシ
タ、３０はこのキャパシタ２４と相互に並列に接続され
た抵抗、２５，２６，２７，２８はその導電方向がすべ
て同一方向になるように相互に直列に接続されたダイオ
ードであり、ダイオード２５のアノードは電源端子ＶＤ
Ｄに接続されている。また、ダイオード２８のカソード
は抵抗２９を介して抵抗２３の他端に接続されている。
また、３１はその一端が抵抗２９と抵抗３０との接続点
に接続された抵抗であり、その他端には出力端子ＶＯＵ
Ｔが接続されている。

【００４３】この図６の周波数−電圧変換回路の動作は
次のようになる。即ち、入力信号端子ＩＮから入力され
た信号はインバータ２１で反転され、この反転された信
号と元の入力信号との論理積がＡＮＤゲート２２で取ら
れる。このＡＮＤゲート２２から出力された論理積信号
は抵抗２３とキャパシタ２４により平滑され、ダイオー
ド２５〜２８と抵抗２９，３０からなる直列接続体によ
って分圧されて入力信号の周波数に応じた電圧となり、
これが、抵抗３１を介して出力端子ＶＯＵＴに現れる。

【００４４】ところで、前述したように、プリスケーラ
の動作周波数範囲は、自走発振周波数によってほぼ決定
されるため、プリスケーラの動作周波数範囲を可変にす
るには、この自走発振周波数を変化させればよい。自走
発振周波数は図３に示すように、プリスケーラの電流値
によって変化するので、低域で分周動作させるときは、
図３のＡ点で動作させるべく、プリスケーラの電流値を
低くすればよい。また、中域で分周動作させるときは、
図３のＢ点で動作させるべく、プリスケーラの電流値を
中程度にすればよい。さらに、高域で分周動作させると
きは、図３のＣ点で動作させるべく、プリスケーラの電
流値を高くするようにすればよい。このようにすること
により、広範囲の周波数領域にわたって分周動作を実現
できる。言い換えれば、図４の周波数領域３，４，５を
カバーするには、プリスケーラの電流値をＩa,Ｉb,Ｉc
と変化させればよい。

【００４５】この特性を利用して、図５のように周波数
が高いほど高い電圧を出力する周波数−電圧変換回路２
を制御回路としてプリスケーラ１に付加し、図１に示す
ように、プリスケーラ１の入力信号を周波数−電圧変換
回路２にも入力し、その出力をプリスケーラ１の電流制
御端子ＶＣＳに印加するような構成にすれば、入力信号
周波数に応じてプリスケーラ１の電流が変化し、プリス
ケーラ１の入力感度特性を見かけ上、図４に示すように
広帯域化することができ、オーバースペック品を用いる
ことなく、プリスケーラの入力感度特性の広帯域化を実
現できる。

【００４６】また、図１のような系を構成することで、
低周波数領域でこれを使用する場合には、必要以上に電
流をプリスケーラに流さなくてすみ、プリスケーラの低
消費電力化が図れる。さらに、実際に使用する周波数帯
での入力感度を最適になるように、周波数−電圧変換回
路の特性によって制御することができる。

【００４７】なお、上記実施例では周波数分周回路を構
成するフリップフロップとして図２に示すＳＣＦＬで構
成したものを示したが、図１２に示すような、ＥＣＬで
構成したものを用いてもよく、上記実施例と同様の効果
を奏する。

【００４８】図１２において、Ｂ1 〜Ｂ22はｎｐｎ型の
バイポーラトランジスタ（以下、単にトランジスタと称
す）であり、このうちＢ7 ，Ｂ10，Ｂ11，Ｂ18，Ｂ21，
Ｂ22はフリップフロップの定電流源として動作する。ま
た、Ｒ1 〜Ｒ4 はトランジスタの負荷抵抗、Ｄ1 〜Ｄ6
はダイオード、Ｄ，／Ｄはデータ入力端子、Ｔ，／Ｔは
クロック信号入力端子、Ｑ，／Ｑは出力端子、ＶDDは電
源端子、ＶＣＳはこのフリップフロップ回路の電流源制
御用の信号線であり、トランジスタＢ7 ，Ｂ10，Ｂ11，
Ｂ18，Ｂ21，Ｂ22のゲートに共通に接続されている。

【００４９】この図１２において、ダイオードＤ1 はア
ノードが電源端子ＶDDに接続され、カソードが抵抗Ｒ1
および抵抗Ｒ2 を介してそれぞれトランジスタＢ1 ，Ｂ
3 のコレクタおよびトランジスタＢ2 ，Ｂ4 のコレクタ
に接続される。トランジスタＢ1 ，Ｂ2 はそのベースに
それぞれデータ入力端子Ｄ，／Ｄが接続されるととも
に、そのエミッタが共通に接続されてトランジスタＢ5
のコレクタに接続される。また、トランジスタＢ3 ，Ｂ
4 はそのエミッタが共通に接続されてトランジスタＢ6
のコレクタに接続される。トランジスタＢ5 ，Ｂ6 はそ
のベースにそれぞれクロック信号入力端子／Ｔ，Ｔが接
続されるとともに、そのエミッタが共通に接続されて、
フリップフロップの定電流源として動作するトランジス
タＢ7 および抵抗Ｒ5 を介してグランドＧＮＤに接続さ
れる。また、上記ダイオードＤ1 のカソードは上記抵抗
Ｒ1 および抵抗Ｒ2 を介してトランジスタＢ8 ，Ｂ9 の
ベースに接続されており、このトランジスタＢ8 ，Ｂ9
はそのコレクタが電源端子ＶDDに接続されエミッタがダ
イオードＤ2 ，Ｄ3 のアノードに接続される。ダイオー
ドＤ2 ，Ｄ3 はカソードがトランジスタＢ4 ，Ｂ3 のベ
ースに接続されるとともに、フリップフロップの定電流
源として動作するトランジスタＢ10，Ｂ11および抵抗Ｒ
6 ，Ｒ7 を介してグランドＧＮＤに接続される。そし
て、以上の各回路要素によりこのフリップフロップ回路
のマスター段Ａが構成されている。

【００５０】また、この図９において、ダイオードＤ4
はアノードが電源端子ＶDDに接続され、カソードが抵抗
Ｒ3 および抵抗Ｒ4 を介してそれぞれトランジスタＢ1
2，Ｂ13のコレクタおよびトランジスタＢ14，Ｂ15のコ
レクタに接続される。トランジスタＢ12，Ｂ13はそのベ
ースにそれぞれダイオードＤ3 ，Ｄ2 のカソードが接続
されるとともに、そのエミッタが共通に接続されてトラ
ンジスタＢ16のコレクタに接続される。また、トランジ
スタＢ14，Ｂ15はそのエミッタが共通に接続されてトラ
ンジスタＢ17のコレクタに接続される。このトランジス
タＢ16，Ｂ17はそのベースにそれぞれクロック信号入力
端子Ｔ，／Ｔが接続されるとともに、そのエミッタが共
通に接続されて、フリップフロップの定電流源として動
作するトランジスタＢ18および抵抗Ｒ8 を介してグラン
ドＧＮＤに接続される。また、上記ダイオードＤ4 のカ
ソードは上記抵抗Ｒ3 および抵抗Ｒ4 を介してトランジ
スタＢ19，Ｂ20のベースに接続されており、このトラン
ジスタＢ19，Ｂ20はそのコレクタが電源端子ＶDDに接続
されエミッタがダイオードＤ5 ，Ｄ6 のアノードに接続
される。ダイオードＤ5 ，Ｄ6 はカソードがトランジス
タＢ15，Ｂ14のベースに接続されるとともに、出力端子
／Ｑ，Ｑに接続され、かつフリップフロップの定電流源
として動作するトランジスタＢ21，Ｂ22および抵抗Ｒ9
，Ｒ10を介してグランドＧＮＤに接続される。そし
て、以上の各回路要素によりこのフリップフロップ回路
のスレーブ段Ｂが構成されている。

【００５１】この図１２の回路は図２、ひいては図９の
ものと同様の動作を行なうので、その説明についてはこ
れを省略する。

【００５２】実施例２．図７は、図４に示すプリスケー
ラの広帯域化を、プリスケーラ内部の分周動作を受け持
つフリップフロップに遅延回路を設けることによりその
実現を可能にした、本発明の第２の実施例の回路構成を
示すものであり、ここではＤ−フリップフロップを２個
使った１／４周波数分周回路を取り上げている。この図
７において、ＩＮ，／ＩＮは入力信号端子であり、フリ
ップフロップ６，７のクロック入力端子Ｔ，／Ｔにそれ
ぞれ接続されている。ＯＵＴ，／ＯＵＴは出力信号端子
であり、フリップフロップ７の出力端子Ｑ，／Ｑに接続
されており、このフリップフロップ７の出力端子Ｑ，／
Ｑはフリップフロップ６の入力端子／Ｄ，Ｄに帰還され
ている。また、フリップフロップ６の出力端子Ｑ，／Ｑ
はこのフリップフロップ６の出力信号に遅延を与える信
号遅延回路８を介してフリップフロップ７の入力端子
Ｄ，／Ｄに接続されている。また、ＶＣＯＮＴは信号遅
延回路８の信号遅延量を制御する制御端子である。

【００５３】図８は図７の信号遅延回路の一回路例であ
る。図８において、ＩＮ，／ＩＮは入力信号端子、ＯＵ
Ｔ，／ＯＵＴは出力信号端子、８１，８４は入力信号端
子ＩＮ，／ＩＮと出力信号端子ＯＵＴ，／ＯＵＴとの間
を接続する配線、Ｊa ，８２，Ｃa は配線８１とグラン
ドＧＮＤ間に接続されたＦＥＴ，抵抗，キャパシタ、Ｊ
b ，８５，Ｃb は配線８４とグランドＧＮＤ間に接続さ
れたＦＥＴ，抵抗，キャパシタである。また、８３はＦ
ＥＴＪa のゲートとソースとの間に接続されたキャパシ
タ、８６はＦＥＴＪb のゲートとソースとの間に接続さ
れたキャパシタ、８７はＦＥＴＪa ，Ｊb のゲートと、
信号遅延量を制御する制御端子ＶＣＯＮＴとの間に接続
された抵抗である。

【００５４】この図８の回路はＩＮ−ＯＵＴ間に設けら
れた充放電回路によってその信号遅延量が制御されるも
のである。即ち、制御端子ＶＣＯＮＴに印加する電圧を
変化させることにより、ＦＥＴＪa ，Ｊb のゲート電圧
が変化し、このＦＥＴＪa ，Ｊb の持つ抵抗値が変化す
る。そしてこのＦＥＴＪa ，Ｊb の抵抗値が低いと、こ
のＦＥＴＪa ，Ｊb およびキャパシタＣa ，Ｃb により
構成された充放電回路の時定数が小さくなり、その充電
に要する時間が短くなり、入力端子ＩＮから出力端子Ｏ
ＵＴに至るまでの信号の伝搬遅延時間が短くなる。逆
に、このＦＥＴＪa ，Ｊb の抵抗値が高いと、このＦＥ
ＴＪa ，Ｊb およびキャパシタＣa ，Ｃbにより構成さ
れた充放電回路の時定数が大きくなり、その充電に要す
る時間が長くなり、入力端子ＩＮから出力端子ＯＵＴに
至るまでの信号の伝搬遅延時間が長くなる。従って、制
御端子ＶＣＯＮＴに印加する電圧の大きさに応じて、入
力端子ＩＮ，／ＩＮに入力した信号が出力端子ＯＵＴ，
／ＯＵＴに現れるまでの遅延時間を調節することができ
る。

【００５５】そして、このような信号遅延回路を有する
図７の回路において、分周動作を受け持つフリップフロ
ップに遅延を持たせると、その信号遅延量によって信号
の帰還に要する時間が変化し、この帰還に要する時間に
応じてプリスケーラの自走発振周波数が変化する。例え
ば、信号遅延量を大きくするとフリップフロップ自身の
自走発振周波数が低下し、逆に信号遅延量を小さくする
とフリップフロップ自身の自走発振周波数が高くなる。
従って、図７の回路で、信号遅延量を外部制御端子によ
って制御することで、図４に示したような入力感度特性
の広帯域化を実現できる。

【００５６】また、図７のような系を構成することで、
低周波数領域でこれを使用する場合には、必要以上に電
流をプリスケーラに流さなくてすみ、プリスケーラの低
消費電力化が図れる。さらに、実際に使用する周波数帯
での入力感度を最適になるように、周波数−電圧変換回
路の特性によって制御することができる。

【００５７】なお、上記実施例では周波数分周回路を構
成するフリップフロップとして図２に示すＳＣＦＬで構
成したものを示したが、図１２に示すような、ＥＣＬで
構成したものを用いてもよく、上記実施例と同様の効果
を奏する。

【００５８】

【発明の効果】以上のように、この発明に係る周波数分
周回路装置によれば、ソース結合型ＦＥＴ論理あるいは
エミッタ結合型論理からなる複数のフリップフロップに
より構成され、このフリップフロップの内部に流れる電
流をその電圧に応じて制御するための電流制御電圧端子
を有し、入力信号の周波数を分周して外部に出力する周
波数分周回路を備えたものにおいて、周波数分周回路の
入力周波数に応じた電圧を周波数分周回路の電流制御電
圧端子に出力する周波数−電圧変換回路を設け、周波数
分周回路の入力周波数に応じて周波数分周回路の電流値
を変化させることにより、広帯域にわたって入力感度特
性を持たせるようにしたので、ある周波数範囲で動作す
る１つのプリスケーラをより高い周波数あるいはより低
い周波数で使用できるようにするだけでなく、実際に使
用する周波数帯での入力感度を向上させ、また低周波帯
での使用時には消費電力の低減を図ることができる効果
がある。

【００５９】また、この発明に係る周波数分周回路装置
によれば、ソース結合型ＦＥＴ論理あるいはエミッタ結
合型論理からなる複数のフリップフロップにより構成さ
れ、入力信号の周波数を分周して外部に出力する周波数
分周回路を備えた周波数分周回路装置において、フリッ
プフロップ間に、制御端子への信号入力に応じてその信
号遅延量を制御できる遅延回路を設け、その信号遅延量
を外部から制御することによって、広帯域にわたる入力
感度特性を持たせるようにしたので、ある周波数範囲で
動作する１つのプリスケーラをより高い周波数あるいは
より低い周波数で使用できるようにするだけでなく、実
際に使用する周波数帯での入力感度を向上させ、また低
周波帯での使用時には消費電力の低減を図ることができ
る効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による周波数−電圧変換回
路を有するプリスケーラを示す図である。

【図２】ＳＣＦＬで構成されたＤ−フリップフロップ回
路の一例を示す図である。

【図３】プリスケーラの電源電流と自走発振周波数との
関係を示す図である。

【図４】周波数−電圧変換回路を有するプリスケーラの
入力感度特性を示す図である。

【図５】周波数−電圧変換回路の変換特性を示す図であ
る。

【図６】周波数−電圧変換回路の回路例を示す図であ
る。

【図７】信号遅延回路を有する１／４周波数分周回路の
回路構成例を示す図である。

【図８】信号遅延回路の回路構成例を示す図である。

【図９】ＳＣＦＬで構成された電流制御端子を持つＤ−
フリップフロップ回路の例を示す図である。

【図１０】電流制御端子を持つ１／４周波数分周回路の
構成例を示す図である。

【図１１】一般的なプリスケーラの入力感度特性を示す
図である。

【図１２】ＥＣＬで構成されたＤ−フリップフロップ回
路の一例を示す図である。

【符号の説明】

ＩＮ，／ＩＮ 入力信号端子 ＯＵＴ，／ＯＵＴ 出力信号端子 Ｄ，／Ｄ データ入力端子 Ｑ，／Ｑ データ出力端子 Ｔ，／Ｔ 出力信号端子 ＶＣＳ 電流制御端子 ＶＤＤ 電源端子 Ｊ１〜Ｊ６ 電流制御用ＦＥＴ Ｊａ，Ｊｂ 可変抵抗用ＦＥＴ Ｃａ，Ｃｂ キャパシタ Ｉa,Ｉb,Ｉc Ａ，Ｂ，Ｃ点における電流値 ｆrun-a,ｆrun-b,ｆrun-c Ａ，Ｂ，Ｃ点における自走発
振周波数 ａ，ｂ，ｃ Ａ，Ｂ，Ｃ点における入力感
度特性 ＶＯＵＴ 周波数−電圧変換回路の出力
電圧端子 ＶＣＯＮＴ 信号遅延制御端子 １ 電流制御端子を持ったプリス
ケーラ ２ 周波数−電圧変換回路 ３，４，５ ａ，ｂ，ｃに対して使用する
入力電力と周波数の範囲 ６，７ 電流制御端子を持ったＤ−フ
リップフロップ ８ 制御端子付き信号遅延回路 ９，１０ 電流制御端子を持ったＤ−フ
リップフロップ １１ 実際に使用する入力電力と周
波数の範囲

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月１６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４８

【補正方法】変更

【補正内容】

【００４８】図１２において、Ｂ1 〜Ｂ22はｎｐｎ型の
バイポーラトランジスタ（以下、単にトランジスタと称
す）であり、このうちＢ7 ，Ｂ10，Ｂ11，Ｂ18，Ｂ21，
Ｂ22はフリップフロップの定電流源として動作する。ま
た、Ｒ1 〜Ｒ4 はトランジスタの負荷抵抗、Ｄ1 〜Ｄ6
はダイオード、Ｄ，／Ｄはデータ入力端子、Ｔ，／Ｔは
クロック信号入力端子、Ｑ，／Ｑは出力端子、ＶCCは電
源端子、ＶＣＳはこのフリップフロップ回路の電流源制
御用の信号線であり、トランジスタＢ7 ，Ｂ10，Ｂ11，
Ｂ18，Ｂ21，Ｂ22のゲートに共通に接続されている。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】この図１２において、ダイオードＤ1 はア
ノードが電源端子ＶCCに接続され、カソードが抵抗Ｒ1
および抵抗Ｒ2 を介してそれぞれトランジスタＢ1 ，Ｂ
3 のコレクタおよびトランジスタＢ2 ，Ｂ4 のコレクタ
に接続される。トランジスタＢ1 ，Ｂ2 はそのベースに
それぞれデータ入力端子Ｄ，／Ｄが接続されるととも
に、そのエミッタが共通に接続されてトランジスタＢ5
のコレクタに接続される。また、トランジスタＢ3 ，Ｂ
4 はそのエミッタが共通に接続されてトランジスタＢ6
のコレクタに接続される。トランジスタＢ5 ，Ｂ6 はそ
のベースにそれぞれクロック信号入力端子／Ｔ，Ｔが接
続されるとともに、そのエミッタが共通に接続されて、
フリップフロップの定電流源として動作するトランジス
タＢ7 および抵抗Ｒ5 を介してグランドＧＮＤに接続さ
れる。また、上記ダイオードＤ1 のカソードは上記抵抗
Ｒ1 および抵抗Ｒ2 を介してトランジスタＢ8 ，Ｂ9 の
ベースに接続されており、このトランジスタＢ8 ，Ｂ9
はそのコレクタが電源端子ＶCCに接続されエミッタがダ
イオードＤ2 ，Ｄ3 のアノードに接続される。ダイオー
ドＤ2 ，Ｄ3 はカソードがトランジスタＢ4 ，Ｂ3 のベ
ースに接続されるとともに、フリップフロップの定電流
源として動作するトランジスタＢ10，Ｂ11および抵抗Ｒ
6 ，Ｒ7 を介してグランドＧＮＤに接続される。そし
て、以上の各回路要素によりこのフリップフロップ回路
のマスター段Ａが構成されている。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００５０

【補正方法】変更

【補正内容】

【００５０】また、この図１２において、ダイオードＤ
4 はアノードが電源端子ＶCCに接続され、カソードが抵
抗Ｒ3 および抵抗Ｒ4 を介してそれぞれトランジスタＢ
12，Ｂ13のコレクタおよびトランジスタＢ14，Ｂ15のコ
レクタに接続される。トランジスタＢ12，Ｂ13はそのベ
ースにそれぞれダイオードＤ3 ，Ｄ2 のカソードが接続
されるとともに、そのエミッタが共通に接続されてトラ
ンジスタＢ16のコレクタに接続される。また、トランジ
スタＢ14，Ｂ15はそのエミッタが共通に接続されてトラ
ンジスタＢ17のコレクタに接続される。このトランジス
タＢ16，Ｂ17はそのベースにそれぞれクロック信号入力
端子Ｔ，／Ｔが接続されるとともに、そのエミッタが共
通に接続されて、フリップフロップの定電流源として動
作するトランジスタＢ18および抵抗Ｒ8 を介してグラン
ドＧＮＤに接続される。また、上記ダイオードＤ4 のカ
ソードは上記抵抗Ｒ3 および抵抗Ｒ4 を介してトランジ
スタＢ19，Ｂ20のベースに接続されており、このトラン
ジスタＢ19，Ｂ20はそのコレクタが電源端子ＶCCに接続
されエミッタがダイオードＤ5 ，Ｄ6 のアノードに接続
される。ダイオードＤ5 ，Ｄ6 はカソードがトランジス
タＢ15，Ｂ14のベースに接続されるとともに、出力端子
／Ｑ，Ｑに接続され、かつフリップフロップの定電流源
として動作するトランジスタＢ21，Ｂ22および抵抗Ｒ9
，Ｒ10を介してグランドＧＮＤに接続される。そし
て、以上の各回路要素によりこのフリップフロップ回路
のスレーブ段Ｂが構成されている。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】この発明の一実施例による周波数−電圧変換回
路を有するプリスケーラを示す図である。

【図２】ＳＣＦＬで構成されたＤ−フリップフロップ回
路の一例を示す図である。

【図３】プリスケーラの電源電流と自走発振周波数との
関係を示す図である。

【図４】周波数−電圧変換回路を有するプリスケーラの
入力感度特性を示す図である。

【図５】周波数−電圧変換回路の変換特性を示す図であ
る。

【図６】周波数−電圧変換回路の回路例を示す図であ
る。

【図７】信号遅延回路を有する１／４周波数分周回路の
回路構成例を示す図である。

【図８】信号遅延回路の回路構成例を示す図である。

【図９】ＳＣＦＬで構成された電流制御端子を持つＤ−
フリップフロップ回路の例を示す図である。

【図１０】電流制御端子を持つ１／４周波数分周回路の
構成例を示す図である。

【図１１】一般的なプリスケーラの入力感度特性を示す
図である。

【図１２】ＥＣＬで構成されたＤ−フリップフロップ回
路の一例を示す図である。

【符号の説明】 ＩＮ，／ＩＮ 入力信号端子 ＯＵＴ，／ＯＵＴ 出力信号端子 Ｄ，／Ｄ データ入力端子 Ｑ，／Ｑ データ出力端子 Ｔ，／Ｔ 出力信号端子 ＶＣＳ 電流制御端子 ＶＣＣ 電源端子 Ｊ１〜Ｊ６ 電流制御用ＦＥＴ Ｊａ，Ｊｂ 可変抵抗用ＦＥＴ Ｃａ，Ｃｂ キャパシタ Ｉa,Ｉb,Ｉc Ａ，Ｂ，Ｃ点における電流値 ｆrun-a,ｆrun-b,ｆrun-c Ａ，Ｂ，Ｃ点における自走発
振周波数 ａ，ｂ，ｃ Ａ，Ｂ，Ｃ点における入力感
度特性 ＶＯＵＴ 周波数−電圧変換回路の出力
電圧端子 ＶＣＯＮＴ 信号遅延制御端子 １ 電流制御端子を持ったプリス
ケーラ ２ 周波数−電圧変換回路 ３，４，５ ａ，ｂ，ｃに対して使用する
入力電力と周波数の範囲 ６，７ 電流制御端子を持ったＤ−フ
リップフロップ ８ 制御端子付き信号遅延回路 ９，１０ 電流制御端子を持ったＤ−フ
リップフロップ １１ 実際に使用する入力電力と周
波数の範囲

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図１２

【補正方法】変更

【補正内容】

【図１２】

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ソース結合型ＦＥＴ論理あるいはエミッ
   タ結合型論理からなる複数のフリップフロップにより構
   成され、該フリップフロップの内部に流れる電流をその
   印加信号に応じて制御するための電流制御端子を有し、
   入力信号の周波数を分周して外部に出力する周波数分周
   回路を備えた周波数分周回路装置において、 上記周波数分周回路の入力周波数に応じた電圧を上記周
   波数分周回路の電流制御端子に出力する周波数−電圧変
   換回路を備え、 上記周波数分周回路は、その入力周波数に応じて当該周
   波数分周回路の電流値を変化させるものであり、広帯域
   にわたる入力感度特性を有するものであることを特徴と
   する周波数分周回路装置。
2. 【請求項２】 ソース結合型ＦＥＴ論理あるいはエミッ
   タ結合型論理からなる複数のフリップフロップにより構
   成され、入力信号の周波数を分周して外部に出力する周
   波数分周回路を備えた周波数分周回路装置において、 上記フリップフロップ間に設けられ、制御端子への信号
   入力に応じてその信号遅延量を制御できる遅延回路を備
   え、 その信号遅延量を外部から制御することによって、広帯
   域にわたる入力感度特性を有することを特徴とする周波
   数分周回路装置。