JPH0619703B2 - 除算装置 - Google Patents
除算装置Info
- Publication number
- JPH0619703B2 JPH0619703B2 JP61192894A JP19289486A JPH0619703B2 JP H0619703 B2 JPH0619703 B2 JP H0619703B2 JP 61192894 A JP61192894 A JP 61192894A JP 19289486 A JP19289486 A JP 19289486A JP H0619703 B2 JPH0619703 B2 JP H0619703B2
- Authority
- JP
- Japan
- Prior art keywords
- division
- quotient
- divider
- divisor
- dividend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速除算装置に関する。
従来，除算処理を行うための除算器としては，被除数ま
たは部分被除数から除数を減算し，減算結果が正の場
合，その桁の商を“１”とし，部分剰余を桁移動し部分
被除数とし，また減算結果が負の場合，その桁の商を
“０”とし，除数を再び加算し元に戻す操作をすること
を繰返して商を求める最も基本的な回復型除算器が知ら
れている。この除算器では，ｎビットの除算ではｎ回の
減算と商が“０”となるビット数の加算が行われる。
たは部分被除数から除数を減算し，減算結果が正の場
合，その桁の商を“１”とし，部分剰余を桁移動し部分
被除数とし，また減算結果が負の場合，その桁の商を
“０”とし，除数を再び加算し元に戻す操作をすること
を繰返して商を求める最も基本的な回復型除算器が知ら
れている。この除算器では，ｎビットの除算ではｎ回の
減算と商が“０”となるビット数の加算が行われる。
また，回復型除算器を高速化したものとして，部分剰余
の符号を調べて，正ならば商を“１”とし，次の桁の演
算は除数の減算を行い，また負ならば商を“０”とし，
次の桁の演算は除数を加算することによって，回復化の
ための加算を省略した非回復型除算器が知られている。
の符号を調べて，正ならば商を“１”とし，次の桁の演
算は除数の減算を行い，また負ならば商を“０”とし，
次の桁の演算は除数を加算することによって，回復化の
ための加算を省略した非回復型除算器が知られている。
一方，前述した加減算とシフトを繰返す除算器とは異な
って，除算を分数と考え，分母の除数が“１”に近づく
ような数列を選んで，同様に分子の被除数にも乗算を繰
返すことによって分子を商に近づけることによって，除
算を行う乗算収束型除算器も知られている。
って，除算を分数と考え，分母の除数が“１”に近づく
ような数列を選んで，同様に分子の被除数にも乗算を繰
返すことによって分子を商に近づけることによって，除
算を行う乗算収束型除算器も知られている。
上述した従来の除算器のうち，加減算とシフトを繰返す
回復型除算器と非回復型除算器の場合には，被乗数の最
終桁までに割り切れない時，少なくとも被乗数のビット
長と同じ数の加減算を必要とするため，回路構成は他の
除算器と比べて簡単であるが，処理時間が多くかかると
いう欠点がある。一方，乗算を繰り返すことによって商
を求める乗算収束型除算器は，専用の乗算器を使用すれ
ば数回の乗算で商を求めることができるため，高速・大
容量の乗算器を使うほど処理時間は短くなる。しかし，
この除算器の場合，商は近似によって求めるため，被除
数，除数の値とは関係なく処理時間が決まるため，回復
型除算器や非回復型除算器では他の除算と比べて処理時
間が短い簡単に割り切れる除算も，その他の除算と同じ
ような処理時間がかかるという欠点がある。
回復型除算器と非回復型除算器の場合には，被乗数の最
終桁までに割り切れない時，少なくとも被乗数のビット
長と同じ数の加減算を必要とするため，回路構成は他の
除算器と比べて簡単であるが，処理時間が多くかかると
いう欠点がある。一方，乗算を繰り返すことによって商
を求める乗算収束型除算器は，専用の乗算器を使用すれ
ば数回の乗算で商を求めることができるため，高速・大
容量の乗算器を使うほど処理時間は短くなる。しかし，
この除算器の場合，商は近似によって求めるため，被除
数，除数の値とは関係なく処理時間が決まるため，回復
型除算器や非回復型除算器では他の除算と比べて処理時
間が短い簡単に割り切れる除算も，その他の除算と同じ
ような処理時間がかかるという欠点がある。
本発明の除算装置は，被除数または部分被除数から除数
を減算することと，減算結果が負になると再び除数を加
算して元に戻すことと，減算結果が正になると得られた
部分剰余の桁移動を行い部分被除数とすることとを繰返
し行い，その桁の商は減算ができたか否かによって定ま
り，筆算の方法と原理が同じである除算を行う回復型除
算器と；除算を分数と考え，分母の除数が“１”に近づ
く数列を選び，除数と被除数に対して乗算を繰返すこと
により，商を求める除算を行う乗算収束型除算器と；前
記回復型除算器の部分剰余の有無を監視し，除算途中で
前記回復型除算器の部分剰余が無くなった場合には，前
記乗算収束型除算器の除算処理を停止し，前記回復型除
算器の商を除算の商とし，また前記乗算収束型除算器が
そのまま除算を終了した場合には，前記回復型除算器の
除算処理を停止し，前記乗算収束型除算器の商を除算の
商とする手段とを有する。
を減算することと，減算結果が負になると再び除数を加
算して元に戻すことと，減算結果が正になると得られた
部分剰余の桁移動を行い部分被除数とすることとを繰返
し行い，その桁の商は減算ができたか否かによって定ま
り，筆算の方法と原理が同じである除算を行う回復型除
算器と；除算を分数と考え，分母の除数が“１”に近づ
く数列を選び，除数と被除数に対して乗算を繰返すこと
により，商を求める除算を行う乗算収束型除算器と；前
記回復型除算器の部分剰余の有無を監視し，除算途中で
前記回復型除算器の部分剰余が無くなった場合には，前
記乗算収束型除算器の除算処理を停止し，前記回復型除
算器の商を除算の商とし，また前記乗算収束型除算器が
そのまま除算を終了した場合には，前記回復型除算器の
除算処理を停止し，前記乗算収束型除算器の商を除算の
商とする手段とを有する。
次に，本発明について図面を参照して説明する。
第１図において，一点鎖線で囲まれている図面符号１は
回復型除算器であり，２は乗算収束型除算器である。
回復型除算器であり，２は乗算収束型除算器である。
回復型除算器１内部の図面符号10は被除数Ｍあるいは部
分被除数を保持する被除数レジスタ，11は除数Ｎを保持
する除数レジスタ，12は被除数レジスタ10の出力100か
ら除数レジスタ11の出力101を減算する減算器，13は減
算器12の出力102を保持する剰余レジスタ，14は減算器
の出力102の桁移動を行う桁移動回路，15は剰余レジス
タ13の出力103と除数レジスタ11の出力101を加算する加
算器，105は加算器15の出力信号，16は減算器12の減算
結果の極性から商を作り保持する商レジスタ，17は剰余
レジスタ13の出力103がオールゼロであるか否かを検出
するオールゼロ検出回路，107はオールゼロ検出回路17
の出力信号である。
分被除数を保持する被除数レジスタ，11は除数Ｎを保持
する除数レジスタ，12は被除数レジスタ10の出力100か
ら除数レジスタ11の出力101を減算する減算器，13は減
算器12の出力102を保持する剰余レジスタ，14は減算器
の出力102の桁移動を行う桁移動回路，15は剰余レジス
タ13の出力103と除数レジスタ11の出力101を加算する加
算器，105は加算器15の出力信号，16は減算器12の減算
結果の極性から商を作り保持する商レジスタ，17は剰余
レジスタ13の出力103がオールゼロであるか否かを検出
するオールゼロ検出回路，107はオールゼロ検出回路17
の出力信号である。
一方，乗算収束型除算器２内部の図面符号20は被除数Ｍ
あるいは商の近似値を保持する被除数レジスタ，21は除
数Ｎあるいは“１”の近似値を保持する除数レジスタ，
22は被除数Ｍを商にまた除数を“１”に近似するための
乗数を保持する乗数レジスタ，23は被除数レジスタ20の
出力200と除数レジスタ21の出力201とのいずれかと乗数
レジスタ22の出力202との乗算を行う乗算器，24は除数
レジスタ21の出力201あるいは除数レジスタ21の出力201
と乗数レジスタ22の出力202との乗算結果の出力信号203
とから乗数を作成する乗数作成回路，204は乗数作成回
路24の出力である。
あるいは商の近似値を保持する被除数レジスタ，21は除
数Ｎあるいは“１”の近似値を保持する除数レジスタ，
22は被除数Ｍを商にまた除数を“１”に近似するための
乗数を保持する乗数レジスタ，23は被除数レジスタ20の
出力200と除数レジスタ21の出力201とのいずれかと乗数
レジスタ22の出力202との乗算を行う乗算器，24は除数
レジスタ21の出力201あるいは除数レジスタ21の出力201
と乗数レジスタ22の出力202との乗算結果の出力信号203
とから乗数を作成する乗数作成回路，204は乗数作成回
路24の出力である。
また図面符号30は除算の各種制御を行う除算制御回路，
Ｓは上位装置からの除算開始指示，Ｅは上位装置への除
算終了報告，40は商の出力回路，Ｑは出力回路40から出
力される商である。
Ｓは上位装置からの除算開始指示，Ｅは上位装置への除
算終了報告，40は商の出力回路，Ｑは出力回路40から出
力される商である。
上位装置から除算開始指示Ｓが被除数Ｍと除数Ｎを伴っ
て送られて来ると，指示を受けた除算制御回路30は回復
型除算器１内部の被除数レジスタ10及び除数レジスタ11
と，乗算収束型除算器２内部の被除数レジスタ20及び除
数レジスタ21とに，それぞれ被除数Ｍ及び除数Ｎを保持
するように制御後，それぞれの除算器の動作を開始す
る。
て送られて来ると，指示を受けた除算制御回路30は回復
型除算器１内部の被除数レジスタ10及び除数レジスタ11
と，乗算収束型除算器２内部の被除数レジスタ20及び除
数レジスタ21とに，それぞれ被除数Ｍ及び除数Ｎを保持
するように制御後，それぞれの除算器の動作を開始す
る。
回復型除算器１内部では，最初に被除数レジスタ10に保
持されている被除数Ｍと除数レジスタ11に保持されてい
る除数Ｎの大きさを減算器12で計算し，その極性信号10
8によって減算結果の正負を確認する。減算結果が正の
時は，被除数Ｍから除数Ｎが減算できたことになるの
で，商レジスタ16の最上位を“１”にするとともに，減
算器12の出力102上の部分剰余を桁移動回路14で１桁左
シフトした後，新しい部分剰余として被除数レジスタ10
に格納する。また減算結果が負の時は，除数Ｎが被除数
Ｍより大きく減算できないことになるので，商レジスタ
16の最上位を“０”にするとともに，減算器12の出力10
2を保持する剰余レジスタ13に除数レジスタ11の出力101
を加算器15で加算し，元の被除数Ｍに戻すと共に桁移動
回路14で左シフトし得られた被除数Ｍの２倍の部分被除
数を被除数レジスタ10に格納する。なお，商レジスタ16
は除数処理開始時にゼロクリアされている。
持されている被除数Ｍと除数レジスタ11に保持されてい
る除数Ｎの大きさを減算器12で計算し，その極性信号10
8によって減算結果の正負を確認する。減算結果が正の
時は，被除数Ｍから除数Ｎが減算できたことになるの
で，商レジスタ16の最上位を“１”にするとともに，減
算器12の出力102上の部分剰余を桁移動回路14で１桁左
シフトした後，新しい部分剰余として被除数レジスタ10
に格納する。また減算結果が負の時は，除数Ｎが被除数
Ｍより大きく減算できないことになるので，商レジスタ
16の最上位を“０”にするとともに，減算器12の出力10
2を保持する剰余レジスタ13に除数レジスタ11の出力101
を加算器15で加算し，元の被除数Ｍに戻すと共に桁移動
回路14で左シフトし得られた被除数Ｍの２倍の部分被除
数を被除数レジスタ10に格納する。なお，商レジスタ16
は除数処理開始時にゼロクリアされている。
次に，新しく被除数レジスタ10に保持された部分被除数
に対して除数の減算を減算器13で行い，同様にして新し
い部分剰余の極性から商レジスタ16に格納する次の桁の
商が得られる。
に対して除数の減算を減算器13で行い，同様にして新し
い部分剰余の極性から商レジスタ16に格納する次の桁の
商が得られる。
この操作を除算制御回路30からの終了指示が来るまで繰
り返す。なお，剰余レジスタ13の出力103はオールゼロ
検出回路17で常時チェックされており，剰余レジスタ13
にオールゼロが格納される時，つまり被除数Ｍが除数Ｎ
で割り切れた時には，オールゼロ検出回路17からのオー
ルゼロ検出信号17を受けた除算制御回路30は，商レジス
タ16の出力106を商Ｑとして出力回路40から制御信号300
を使って出力させ，除算終了報告Ｅを上位装置に伝え
る。そして，回復型除算器１及び乗算収束型除算器２の
動作を停止する。
り返す。なお，剰余レジスタ13の出力103はオールゼロ
検出回路17で常時チェックされており，剰余レジスタ13
にオールゼロが格納される時，つまり被除数Ｍが除数Ｎ
で割り切れた時には，オールゼロ検出回路17からのオー
ルゼロ検出信号17を受けた除算制御回路30は，商レジス
タ16の出力106を商Ｑとして出力回路40から制御信号300
を使って出力させ，除算終了報告Ｅを上位装置に伝え
る。そして，回復型除算器１及び乗算収束型除算器２の
動作を停止する。
一方，乗算収束型除算器２内部では，最初に除数レジス
タ21に保持されている除数Ｎから除数Ｎを“１”に近似
するための乗数を乗数作成回路24で作成後，乗数レジス
タ22に格納する。
タ21に保持されている除数Ｎから除数Ｎを“１”に近似
するための乗数を乗数作成回路24で作成後，乗数レジス
タ22に格納する。
そして，被除数レジスタ20に保持されている被除数Ｍと
乗数レジスタ22に保持されている近似化乗数とを乗算器
23で乗算後，商に近似された被除数は被除数レジスタ20
に格納される。
乗数レジスタ22に保持されている近似化乗数とを乗算器
23で乗算後，商に近似された被除数は被除数レジスタ20
に格納される。
次に，除数レジスタ21に保持されている除数Ｎと乗数レ
ジスタ22に保持されている第１の近似化乗数とを乗算器
23で乗算して得た第１の近似除数を乗数作成回路24に入
力し，ここで第２の近似化乗数を作成し乗数レジスタ22
に格納する。この時，乗算器23の出力203上の第１の近
似除数は除数レジスタ21に格納される。
ジスタ22に保持されている第１の近似化乗数とを乗算器
23で乗算して得た第１の近似除数を乗数作成回路24に入
力し，ここで第２の近似化乗数を作成し乗数レジスタ22
に格納する。この時，乗算器23の出力203上の第１の近
似除数は除数レジスタ21に格納される。
この操作を除算制御回路30からの終了指示が来るまで繰
り返す。除算制御回路30は除数レジスタ21の出力201を
監視し，この出力201が“１”になった時点で除算処理
を中止し，この時被除数レジスタ20に保持されている商
の近似値を商Ｑとして出力回路40から制御信号300を使
って出力させ，除算終了報告Ｅを上位装置に伝える。そ
して，回復型除算器１及び乗算収束型除算器２の動作を
停止する。
り返す。除算制御回路30は除数レジスタ21の出力201を
監視し，この出力201が“１”になった時点で除算処理
を中止し，この時被除数レジスタ20に保持されている商
の近似値を商Ｑとして出力回路40から制御信号300を使
って出力させ，除算終了報告Ｅを上位装置に伝える。そ
して，回復型除算器１及び乗算収束型除算器２の動作を
停止する。
一般に，回復型除算器は，ｎビットの除算に対してｎ回
の減算と商が“０”となるビット数の加算を行うが，除
算の途中で割り切れた場合にはその段階の部分商が正式
な商となる。
の減算と商が“０”となるビット数の加算を行うが，除
算の途中で割り切れた場合にはその段階の部分商が正式
な商となる。
また，乗算収束型除算器の場合には除数が“１”になっ
た段階で被除数を商に近似したものが商となるため，処
理時間は回復型除算器に比べて速いが，被除数の値は処
理時間の長短には影響を及ぼさない。また，除数の近似
にかかる処理時間もほとんどが同じなので，乗算収束型
除算器を使用した場合，処理時間はデータに依存しな
い。そのため，簡単に割り切れる除算は回復型除算器の
方が処理時間が短いため，通常の除算の場合は乗算収束
型除算器によって商が計算されるが，簡単に割り切れる
除算の場合は回復型除算器を使用することにより，商を
早く計算することができる。
た段階で被除数を商に近似したものが商となるため，処
理時間は回復型除算器に比べて速いが，被除数の値は処
理時間の長短には影響を及ぼさない。また，除数の近似
にかかる処理時間もほとんどが同じなので，乗算収束型
除算器を使用した場合，処理時間はデータに依存しな
い。そのため，簡単に割り切れる除算は回復型除算器の
方が処理時間が短いため，通常の除算の場合は乗算収束
型除算器によって商が計算されるが，簡単に割り切れる
除算の場合は回復型除算器を使用することにより，商を
早く計算することができる。
以上説明したように本発明は，回復型除算器と乗算収束
型除算器とを同時に動かし，乗算収束型除算器で通常の
除算を担当し，回復型除算器では短時間で割り切れる除
算を担当することにより，それぞれの除算器の特長を生
かすことができ，それぞれの除算データに合った最適な
除算器を採用でき，除算処理時間の短縮化が図れるとい
う効果がある。
型除算器とを同時に動かし，乗算収束型除算器で通常の
除算を担当し，回復型除算器では短時間で割り切れる除
算を担当することにより，それぞれの除算器の特長を生
かすことができ，それぞれの除算データに合った最適な
除算器を採用でき，除算処理時間の短縮化が図れるとい
う効果がある。
第１図は本発明の一実施例による除算装置の構成を示す
ブロック図である。 １……回復型除算器，２……乗算収束型除算器，10,20
……被除数レジスタ，11,21……除数レジスタ，12……
減算器，13……剰余レジスタ，14……桁移動回路，15…
…加算器，16……商レジスタ，17……オールゼロ検出回
路，22……乗数レジスタ，23……乗算器，24……乗数作
成回路，30……除算制御回路，40……出力回路。
ブロック図である。 １……回復型除算器，２……乗算収束型除算器，10,20
……被除数レジスタ，11,21……除数レジスタ，12……
減算器，13……剰余レジスタ，14……桁移動回路，15…
…加算器，16……商レジスタ，17……オールゼロ検出回
路，22……乗数レジスタ，23……乗算器，24……乗数作
成回路，30……除算制御回路，40……出力回路。
Claims (1)
- 【請求項１】被除数及び除数から商を求める除算装置に
おいて，被除数または部分被除数から除数を減算するこ
とと，減算結果が負になると再び除数を加算して元に戻
すことと，減算結果が正になると得られた部分剰余の桁
移動を行い部分被除数とすることとを繰返し行い，その
桁の商は減算ができたか否かによって定まり，筆算の方
法と原理が同じである除算を行う回復型除算器と；除算
を分数と考え，分母の除数が“１”に近づく数列を選
び，除数と被除数に対して乗算を繰返すことにより，商
を求める除算を行う乗算収束型除算器と；前記回復型除
算器の部分剰余の有無を監視し，除算途中で前記回復型
除算器の部分剰余が無くなった場合には，前記乗算収束
型除算器の除算処理を停止し，前記回復型除算器の商を
除算の商とし，また前記乗算収束型除算器がそのまま除
算を終了した場合には，前記回復型除算器の除算処理を
停止し，前記乗算収束型除算器の商を除算の商とする手
段とを有する除算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192894A JPH0619703B2 (ja) | 1986-08-20 | 1986-08-20 | 除算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192894A JPH0619703B2 (ja) | 1986-08-20 | 1986-08-20 | 除算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6349931A JPS6349931A (ja) | 1988-03-02 |
| JPH0619703B2 true JPH0619703B2 (ja) | 1994-03-16 |
Family
ID=16298745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61192894A Expired - Fee Related JPH0619703B2 (ja) | 1986-08-20 | 1986-08-20 | 除算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619703B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02194430A (ja) * | 1989-01-24 | 1990-08-01 | Oki Electric Ind Co Ltd | 除算器 |
-
1986
- 1986-08-20 JP JP61192894A patent/JPH0619703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6349931A (ja) | 1988-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3777132A (en) | Method and apparatus for obtaining the reciprocal of a number and the quotient of two numbers | |
| EP0411491B1 (en) | Method and apparatus for performing division using a rectangular aspect ratio multiplier | |
| JP2835153B2 (ja) | 高基数除算器 | |
| EP0356153B1 (en) | Radix-2**n divider method and apparatus using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| US5132925A (en) | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| US4594680A (en) | Apparatus for performing quadratic convergence division in a large data processing system | |
| JP2585649B2 (ja) | 除算回路 | |
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| US4381550A (en) | High speed dividing circuit | |
| JP3271120B2 (ja) | ２進数を高速乗算する装置 | |
| JPH0619703B2 (ja) | 除算装置 | |
| JP2579321B2 (ja) | バイナリ処理装置 | |
| JPH0619704B2 (ja) | 除算装置 | |
| JPS58129653A (ja) | 乗算方式 | |
| US3746849A (en) | Cordic digital calculating apparatus | |
| JPH05257650A (ja) | 除算装置 | |
| JPS6259828B2 (ja) | ||
| JP2705162B2 (ja) | 演算処理装置 | |
| SU731436A1 (ru) | Двоично-дес тичное арифметическое устройство | |
| SU684542A1 (ru) | Устройство дл суммировани двоично-дес тичных кодов | |
| JP2995721B2 (ja) | 除算装置および除算方法 | |
| SU640290A1 (ru) | Устройство дл извлечени квадратного корн | |
| JP2607759B2 (ja) | 除算器 | |
| SU1339553A1 (ru) | Устройство дл делени | |
| SU857979A1 (ru) | Вычислительное устройство дл поворота вектора |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |