JPH06197111A - インタネットワーク装置 - Google Patents

Abstract

(57)【要約】 【目的】高速中継可能なインタネットワーク装置を提供
する。 【構成】複数のネットワークを相互に接続し、一のネッ
トワークからの情報を他のネットワークに中継するイン
タネットワーク装置において、各々のネットワークに対
応して設けられ、該ネットワークからの情報を宛先に基
づいて中継する中継処理部３を有し、上記中継処理部
は、宛先に対応して中継経路情報を記憶している記憶手
段３４２と、該記憶手段３４２を参照し、ネットワーク
からの情報の宛先を解析して解析結果を出力する解析処
理手段３４３と、該解析処理手段３４３の解析結果に基
づいて対応する他の中継処理部に対して上記ネットワー
クからの情報を転送する転送処理手段３１とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のネットワークを
相互接続するためのインタネットワーク装置の中継処理
と、インタネットワークシステムとに関するものであ
る。

【０００２】

【従来の技術】従来、ルータやゲートウェイなどのイン
ターネットワーク装置は、ネットワークに接続するため
の、各ネットワークに対応して設けられる通信ポート
と、各ネットワークのプロトコルに従ったルーティング
処理を行うプロセッサとを有する構成をとる。ルーティ
ング処理は、以下のように行う。

【０００３】一方のネットワークに接続される通信ポー
トから受信したパケットをバッファに格納し、プロセッ
サが該パケットの宛先アドレスを解析し、宛先装置また
は宛先装置が接続された方向のインターネットワーク装
置を検知し、該パケットを送出する通信ポートを選択す
ることにより、ルーティング処理を施す。さらに、その
パケットを該当するポートから送出することによりパケ
ットの中継を行う。

【０００４】また、インタネットワーク装置では、種々
のネットワークをサポートする必要があるため、例え
ば、ＩＥＥＥ８０２．３のような１０Ｍｂｐｓ程度から
ＦＤＤＩ（Fiber Distributed Data Interfase）のよう
な１００Ｍｂｐｓ程度まで、さらには、ＡＴＭ(Asynchr
onous Transfer Mode)のような１５５Ｍｂｐｓから２．
４Ｇｂｐｓまで種々の通信ポートを用意することにな
る。

【０００５】ネットワーク間をルーティングする技術は
いくつかの種類があり、例えばＩＰプロトコル（Intern
et Protocol）がよく知られている。このＩＰプロトコ
ルでは、インタネットワーキング用論理アドレスとして
ＩＰアドレスを用いる。そして、宛先ＩＰアドレスと、
宛先装置または宛先装置が接続された方向のインターネ
ットワーク装置の物理（ＭＡＣ:Media Access Contro
l）アドレスを記述している経路情報テーブルを持ち、
これを参照してルーティングを行うことができる。

【０００６】ルーティングを高速に行う技術としては、
例えば、特開平３−１３２１３１号公報に記載のよう
に、パケットを受け入れる前にヘッダ部分を読み出して
宛先を決定することにより効率的にルーティングを行う
ようにしている。

【０００７】また、受信フレームの認識を高速に行う技
術としては、例えば、特開平２−２３８５４４号公報に
記載のように、既に受信したフレームまたは自局が送信
したフレームの種別に基づいて、次回受信するフレーム
の種別を予測し、受信フレームのヘッダ部処理を準備す
ることにより、フレーム受信処理を高速化している。さ
らに、受信したパケットデータを、受信側ルーティング
プロセッサから送信側ルーティングプロセッサへ転送す
る際の技術としては、例えば、特開昭６２−８２７４７
号公報（特公平４−４８３０２号公報）に記載されてい
る技術がある。該従来技術では、複数の回線制御装置を
備える分散型のパケット交換システムであって、入り回
線から受信した各パケットの論理チャネル番号と、該パ
ケットを送出する出回線の回線番号および論理チャネル
番号とをパケット交換制御テーブルに記憶しておき、入
り回線を受信した回線制御装置側で、ヘッダ情報を、転
送先の出回線の回線番号および論理チャネル番号に更新
し、ネットワークに送出している。すなわち、受信側の
回線制御装置でパケットヘッダの更新処理を行い、送信
側ポートの論理的な識別番号を含んだ転送ヘッダを付加
した後、回線制御装置間のデータ転送を行うためのデー
タパスに転送データをのせている。

【０００８】

【発明が解決しようとする課題】前述した従来技術は、
以下の点について問題点がある。

【０００９】上記特開平３−１３２１３１号公報に記載
されている、一旦パケットを蓄積しないで直接宛先ノー
ドへ送るという方式では、特化した単純なルーティング
制御方法では有効であるが、大容量の経路情報テーブル
を検索して経路決定を行い、かつ宛先ＭＡＣアドレスの
付け替え等パケットの加工処理を行うような複雑なルー
ティングはできない。

【００１０】さらに、従来技術では、低速通信向けと高
速通信向けのルーティング処理の共通化がされていない
ので、それぞれの速度に合わせてルーティング処理を行
っている。このため、システムを低速通信向けから高速
通信向けへ性能向上させようとする場合には、あまり考
慮がなされていないため高速通信向けのルーティング処
理を新たに付加しなければならない。

【００１１】さらに、特開平３−１３２１３１号公報に
記載されている従来技術では、個々のパケットのルーテ
ィングを高速化するには有効であり、また、特開平２−
２３８５４４号公報に記載の従来技術では、通信プロト
コルの性質から次に受信するパケットのヘッダを予測す
ることによりパケット処理を高速化するために有効であ
る。しかし、過去にルーティングを行ったパケットと同
じ宛先のパケットをルーティングする必要が生じた場合
にも、再び過去と同じ手続きで経路情報の検索を行わな
ければならず、処理に無駄がある。

【００１２】また、上記特開昭６２−８２７４７号公報
に記載の従来技術では、受信側回線制御装置においてル
ーティング処理をすべて行った後で、送信側回線制御装
置の論理的な識別番号（回線番号：ＲＮに相当する。）
を含んだ転送ヘッダをパケットに付加して、送信側回線
制御装置へパケットを送る方法をとっている。該従来技
術のパケット交換システムでは、１つの回線制御装置に
１本の回線のみが接続するため、出回線の回線番号は送
信側の回線制御装置を表すことができるが、回線制御装
置が複数の出回線（ネットワークインタフェースポー
ト）をもっている場合に、回線制御装置のどの出回線に
対してパケットを送ればよいのかは送信側の回線制御装
置では認識することができない。この出回線を特定する
方法については、該従来技術では述べられていない。

【００１３】本発明の目的は、上記従来技術の問題を解
決するために、高速ルーティング処理を可能とするイン
タネットワーク装置を提供することにある。

【００１４】

【課題を解決するための手段】本発明は、複数のネット
ワークを相互に接続し、一のネットワークからの情報を
他のネットワークに中継するインタネットワーク装置に
おいて、各々のネットワークに対応して設けられ、該ネ
ットワークからの情報を当該情報の宛先に基づいて中継
する中継処理部を有し、上記中継処理部は、宛先に対応
して中継経路情報を記憶している記憶手段と、該記憶手
段を参照し、ネットワークからの情報の宛先を解析して
解析結果を出力する解析処理手段と、該解析処理手段の
出力に基づいて対応する他の中継処理部に対して上記ネ
ットワークからの情報を転送する転送処理手段とを備え
る。上記解析処理手段と上記転送処理手段とは、並列処
理する。上記解析処理手段は、解析結果として中継経路
情報を出力し、上記転送処理手段は、上記解析処理手段
の中継経路情報を上記ネットワークからの情報に付加し
て転送する。上記記憶手段は、上記中継経路情報として
当該中継処理部の出力先のネットワークに関する識別情
報をさらに記憶し、上記転送処理手段は、他の中継処理
部からの転送された情報を受信し、上記解析処理手段
は、転送された情報に付加されている中継経路情報およ
び上記記憶手段の出力先に関する識別情報に基づいて出
力先を解析し、上記転送処理手段は、他の中継処理部か
らの転送された情報を、上記解析処理手段で解析した出
力先のネットワークに対して出力する。

【００１５】上記解析処理手段は、出力先の解析時に、
上記記憶手段に記憶している宛先と、ネットワークから
の情報の宛先とが一致するか否かを判断し、一致してい
る場合には、解析結果を出力し、上記転送処理手段は、
転送処理時に、上記解析処理手段の出力が宛先が不一致
である場合においても、他の中継処理部に対して上記ネ
ットワークからの情報を転送することができる。

【００１６】上記中継処理部は、上記解析処理手段と上
記転送処理手段とが読み書きできる共有記憶手段をさら
に有し、該共有記憶手段は、上記解析処理手段で解析し
た宛先に対応する中継経路情報を記憶することができ
る。

【００１７】上記中継処理部は、上記共有記憶手段に記
憶している宛先と、新たに受信したネットワークからの
情報の宛先とが一致するか否かを判断する判断手段をさ
らに有し、上記解析処理手段は、上記判断手段により一
致しないと判断した場合には、上記解析処理を行い、上
記判断手段により一致したと判断した場合には、上記共
有記憶手段に記憶されている中継経路情報に対して再利
用できない中継経路情報のみを書き替える処理をする。

【００１８】上記転送処理手段は、ネットワークからの
情報の宛先を解析して解析結果を出力する機能をさらに
有することができる。

【００１９】上記中継処理部は、ネットワークからの情
報を蓄積する蓄積手段と、ネットワークからの情報の宛
先を保持する保持手段とをさらに有し、上記解析処理手
段は、上記保持手段に保持した宛先を解析し、上記転送
処理手段は、上記蓄積手段に蓄積した情報を転送する。

【００２０】上記記憶手段は、宛先を表す数値に基づい
て、予め定めたハッシング関数に基づいた値をアドレス
にして用い、上記解析処理手段は、上記記憶手段参照時
に、宛先を表す数値に基づいて、ハッシング値を求めて
参照することができる。

【００２１】また、上記中継処理部は、ネットワークに
接続するポートを複数備え、上記記憶手段は、宛先に対
応する中継処理部の論理識別番号と、上記中継処理部の
ポートの論理識別情報とを中継経路情報として記憶し、
上記解析処理手段は、上記解析結果として、上記中継経
路情報を出力し、上記転送処理手段は、他の中継処理部
からの転送された情報を、上記解析処理手段により出力
された中継経路情報を付加して出力先のネットワークに
対して出力することができる。

【００２２】また、複数のネットワークを相互に接続
し、一のネットワークからの情報を他のネットワークに
中継するインタネットワーク装置に搭載され、各々のネ
ットワークに対応して設けられる中継処理回路であっ
て、該中継処理回路は、宛先に対応して中継経路を記憶
している記憶手段と、該記憶手段を参照し、ネットワー
クからの情報の宛先を解析して解析結果を出力する第１
のプロセッサと、該第１のプロセッサの解析結果に基づ
いて対応する他の中継処理部に対して上記ネットワーク
からの情報を転送する第２のプロセッサとを備えるよう
にしてもよい。

【００２３】複数のネットワークを相互に接続し、一の
ネットワークからの情報を他のネットワークに中継する
インタネットワーク装置に搭載され、各々のネットワー
クに対応して設けられる中継処理回路であって、該中継
処理回路は、宛先に対応して中継経路を記憶している記
憶手段と、該記憶手段を参照し、ネットワークからの情
報の宛先を解析して解析結果を出力する第１のプロセッ
サと、該第１のプロセッサの解析結果に基づいて対応す
る他の中継処理部に対して上記ネットワークからの情報
を転送する第２のプロセッサとを備えることもできる。

【００２４】複数のネットワークと、該ネットワークを
相互に接続し、一のネットワークからの情報を他のネッ
トワークに中継するインタネットワーク装置とを有する
ネットワークシステムにおいて、上記インタネットワー
ク装置は、上記ネットワークからの情報を宛先に基づい
て中継する中継処理部を各々のネットワークに対応して
有し、該中継処理部は、バスによりそれぞれ接続され、
上記中継処理部は、ネットワークからの情報の宛先を解
析して解析結果を出力する解析処理と、該解析処理手段
の解析結果に基づいて対応する他の中継処理部に対して
上記ネットワークからの情報を転送する転送処理とを分
散処理することができる。

【００２５】複数のネットワークを相互に接続し、一の
ネットワークからの情報を他のネットワークに中継する
インタネットワーク装置において、各々のネットワーク
に対応して設けられ、上記ネットワークからの情報を宛
先に基づいて中継する中継処理部を有し、上記中継処理
部の各々は、共通のバスに接続され、自中継処理部に接
続するネットワークからの情報を固定長のブロックに分
割する分割手段と、該分割手段により分割されたそれぞ
れのブロックに上記宛先に基づいて対応する中継処理部
の識別情報を付加する付加手段と、該付加手段により識
別情報が付加されたブロックを上記バスに送出する送出
手段と、上記バスから自中継処理部の識別情報が付加さ
れたブロックを受信する受信手段と、該受信手段で受信
したブロックが分割されている情報である場合に、当該
分割されているブロックを統合する統合手段とを有する
ようにしてもよい。この場合、上記情報には、当該情報
の容量が予め付加されており、上記統合手段は、上記情
報に予め付加されている容量に基づいて、当該分割され
ているブロックの統合を行うようにしてもよい。

【００２６】さらに、第一の中継処理部は、第二の中継
処理部からの情報の受信時に、第一および第二の中継処
理部以外の中継処理部からの情報の受信を排除するため
の排他制御を行う排他制御手段を備え、上記第二の中継
処理部は、上記第一の中継処理部への情報の送出時に、
上記第一の中継処理部の排他制御手段に対して情報を受
信しているか否かを確認し、情報を受信していない場合
には情報を送出する旨を通知する転送制御部を備え、上
記排他制御手段は、第二の中継処理部の転送制御部から
通知があると、当該中継処理部からの情報のみを受信す
る。

【００２７】

【作用】インタネットワーク装置の中継処理部は、それ
ぞれに接続するネットワークから情報を受信する。中継
処理部では、受信した情報を蓄積手段（パケットバッフ
ァメモリ）に蓄積し、宛先に関する情報を保持手段（ヘ
ッダメモリ）に保持する。 解析処理手段は、宛先に対
応して中継経路情報を記憶している記憶手段（経路情報
テーブル）を参照し、上記保持手段に保持した宛先を解
析し、解析結果を出力し、該解析結果を共有記憶手段に
記憶する。

【００２８】転送処理手段は、共有記憶手段を読みだし
て解析処理手段の解析結果に基づいて対応する他の中継
処理部に対して上記蓄積手段に蓄積した情報を転送す
る。転送処理手段は、上記解析処理手段の解析結果とし
て中継経路情報を上記ネットワークからの情報に付加し
て転送する。

【００２９】他の中継処理部では、転送処理手段は、前
記中継処理部からの転送された情報を受信し、上記解析
処理手段は、上記記憶手段を参照し、転送された情報に
付加されている中継経路情報から出力先を解析し、上記
転送処理手段は、他の中継処理部からの転送された情報
を、該解析処理手段で解析した出力先のネットワークに
対して出力する。

【００３０】また、中継処理部が、上記共有記憶手段に
記憶している宛先と、新たに受信したネットワークから
の情報の宛先とが一致するか否かを判断する判断手段を
さらに有する時には、解析処理手段は、該判断手段で一
致しない場合には、上記解析処理を行い、該判断手段で
一致した場合には、上記共有記憶手段に対して再利用で
きない経路情報のみを書き替える処理をする。これによ
り、ルーティング処理を高速化することができる。

【００３１】また、上記中継処理部は、バスによりそれ
ぞれ接続され、ネットワークからの情報を固定長のブロ
ックに分割する分割手段と、該分割手段により分割され
たそれぞれのブロックに上記宛先に基づいて対応する中
継処理部の識別情報を付加する付加手段と、該付加手段
により識別情報が付加されたブロックを上記バスに送出
する送出手段と、上記バスから自装置の識別情報が付加
されたブロックを受信する受信手段と、該受信手段で受
信したブロックが分割されている情報である場合に、当
該分割されているブロックを統合する統合手段とを有す
る場合は、以下に示すような作用がある。

【００３２】第二の中継処理手部の分割手段は、ネット
ワークからの情報を固定長のブロックに分割する。付加
手段は、分割手段により分割されたそれぞれのブロック
に上記宛先に基づいて対応する中継処理部の識別情報を
付加する。送出手段は、付加手段により識別情報が付加
されたブロックを上記バスに送出する。

【００３３】受信側の第一の中継処理部では、受信手段
が、上記バスから自装置の識別情報が付加されたブロッ
クを受信する。統合手段が、該受信手段で受信したブロ
ックが分割されている情報である場合に、当該分割され
ているブロックを統合する。統合された情報は、当該第
一の中継処理部に接続するネットワークに送出される。

【００３４】また、ブロックの転送時に他の情報の受信
を排除するために、排他制御手段と転送制御部とを備え
ることができる。この場合、第二の中継処理部の転送制
御部は、上記第一の中継処理部への送出時に、受信側の
第一の中継処理部の排他制御手段に対して情報を受信し
ているか否かを確認し、情報を受信していない場合には
情報を送出する旨を通知する。上記排他制御手段は、送
信側の第二の中継処理部の転送制御部から通知がある
と、当該第二の中継処理部からの情報のみを受信するこ
とにより、上記第二の中継処理部からの情報の受信時
に、第一および第二の中継処理部以外の中継処理部から
の情報の受信を排除するための排他制御を行う。これに
より複数の中継処理部より送出されたブロックが混ざる
こと無く、処理を単純にできる。

【００３５】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００３６】まず、インタネットワーク装置の全体アー
キテクチャについて説明する。

【００３７】本実施例によるインタネットワーク装置の
特徴は、ネットワークに対応して設けられる、ルーティ
ングを行う複数のモジュール（中継処理部）を有し、モ
ジュールの増設により容易に性能向上ができるアーキテ
クチャを採ることである。複数のモジュールは、アドレ
スを解析してルーティング処理を行うルーティングプロ
セッサをそれぞれ有する。また、ルーティングプロセッ
サが、一つまたは複数の通信ポ−トをそれぞれ有する構
成としている。

【００３８】図２に示すブロック図は、ルータの全体ブ
ロック図を示している。図２において、１は、ルータバ
スであり、例えば、２００ＭＢｙｔｅｓ／ｓｅｃのスル
ープットを持つ。このルータバス１に、装置全体の管理
機能とルーティング情報の収集・分配等の機能とを持つ
管理部２が接続されている。また、ルータバス１には、
モジュールが、１モジュール〜８モジュールまで接続で
きる。各モジュールには、高速にルーティングを行う機
能を有するルーティングプロセッサ３を有する。管理部
２は、ルーティングプロセッサ３にルーティング情報を
設定して、それぞれのルーティングプロセッサ３がこれ
に基づいてルーティング動作を行うことでルータを実現
する。さらに、各ルーティングプロセッサ３の下には、
ネットワークに接続するための通信ポートを備える通信
制御部５１〜５３がつながる。通信制御部は、各種類の
ネットワークに接続することができる。ここで例えば、
ＦＤＤＩのように１００Ｍｂｐｓクラスの高速通信ポ−
トは、基本的に一つのルーティングプロセッサあたりポ
ートを一つだけつなげる。同様に、１５５Ｍｂｐｓ専用
線や、１５５ＭｂｐｓＡＴＭのような高速通信の場合に
もルーティングプロセッサ３には１ポートだけ接続す
る。また、例えば、ＩＥＥＥ８０２．３（ＣＳＭＡ／Ｃ
Ｄ）やＩＥＥＥ８０２．５（トークンリングＬＡＮ）や
Ｎ−ＩＳＤＮのような中低速通信の場合には、一つのル
ーティングプロセッサに複数（１〜４ポート程度）の中
低速ポートを接続する。すなわち、一つのルーティング
プロセッサにおいて、中低速通信の場合には、複数のネ
ットワークを接続することができる。

【００３９】ルーティングプロセッサ３の構成につい
て、図２を参照して概略を説明する。図２において、ル
ーティングプロセッサ３には、ルーティング処理を行う
μＰ（マイクロプロセッサ）３１と、パケットを格納す
るパケットバッファおよび経路情報を記憶するルーティ
ングテーブルを備えるメモリ３３と、メモリ３３および
μＰ３１を制御し、通信制御部とインタフェースを行う
制御回路３２とを有する。メモリ３３は、受信パケット
を蓄積する蓄積手段でもあり、宛先情報を示すヘッダ部
を保持する保持手段でもある。ここでは、ルーティング
テーブルをメモリ３３に格納するように記述するが、μ
Ｐ３１に直接接続されるローカルなメモリを用意し、そ
のメモリにルーティングテーブルを格納しても構わな
い。ルーティングテーブルのデータ構造を図７に示す。
また、転送されるパケット転送形式は、図９に示す。詳
細については、後述する。

【００４０】つぎに、ルーティングプロセッサ３におけ
る、ルーティング処理の流れについて説明する。なお、
ルーティング処理の前処理として、管理部２が、全部の
ルーティングプロセッサ３にルーティング情報を、それ
ぞれのルーティングテーブルに配布しており、各ルーテ
ィングプロセッサ３はメモリ３３内のルーティングテー
ブルの領域にルーティング情報を有している状態とす
る。例えば、管理部２のルーティング情報の収集は、他
のインタネットワーク装置との間でＲＩＰ、ＯＳＰＦ等
のルーティングプロトコルでやりとりして行うか、ある
いは、ユーザが予めスタティックに設定するかで行うこ
ととする。通信制御部５１がＬＡＮ７１から受信したパ
ケットをメモリ３３に転送し、メモリ３３のパケットバ
ッファが受信したパケットを格納する。μＰ３１は、格
納されたパケットのヘッダの部分を検出し、ルーティン
グテーブルを参照してルーティング処理を行う。例え
ば、宛先が回線７２向けであった場合、このパケットを
ルーティングプロセッサ３（ａ）からルーティングプロ
セッサ３（ｂ）へ転送する。また、例えば、宛先が自装
置であれば、管理部２へ転送する。例えば、宛先がＬＡ
Ｎ７１向け、すなわち、自ルーティングプロセッサ３
（ａ）の下にある場合は廃棄する。

【００４１】次に、上述のインタネットワーク装置の性
能を向上する場合の対応方法について説明する。

【００４２】高い性能は次の様なケースで必要となる。

【００４３】（１）ルーティングプロセッサに中低速通
信制御部を複数本持つため、ルーティング能力が不足す
る場合。

【００４４】（２）ルーティングプロセッサに高速通信
制御部を接続するため、高速にルーティングを行わなけ
ればならない場合。

【００４５】図１は、性能向上を図る場合の構成を示し
ている。図１において、ルーティングプロセッサ３にル
ーティングアシスト部３４を追加する。ルーティングア
シスト部３４は、ネットワークからの情報の宛先を解析
して解析結果を出力する解析処理手段であり、ルーティ
ングに係わる処理を行い、μＰ３１と処理を分担する。
μＰ３１は、この場合、ルーティングアシスト部３４の
解析結果に基づいて対応する他の中継処理部に対して上
記ネットワークからの情報を転送する転送処理手段の機
能を少なくとも備える。この様な構成におけるルーティ
ングの流れをＩＰルーティングを例に説明する。

【００４６】図１において、ルーティングプロセッサ基
本部（ルーティングアシスト部３４以外のルーティング
プロセッサ３の部分を以後ルーティングプロセッサ基本
部という）の処理分担としては、主にパケット転送に係
わる処理を行う。ルーティングプロセッサ基本部の処理
内容は、通信制御部６１とメモリ３３との間のパケット
転送制御、メモリ３３内のパケットバッファ制御、パケ
ット加工、ルーティングプロセッサと他のルーティング
プロセッサ間でのパケット転送制御、ルータ管理部２と
の情報授受、通信制御部６１のドライブ、トレース／統
計、等を行う。

【００４７】ルーティングアシスト部３４の処理分担と
しては、ルーティングテーブルの検索を始めとするルー
ティングに係わる処理を行う。処理内容は、受信パケッ
トからヘッダ部を抽出する処理、抽出したヘッダ部から
通信プロトコルを判定する処理、判定した通信プロトコ
ルがＴＣＰ／ＩＰならばルーティングテーブルを検索し
て宛先ＩＰアドレスから次ホップ（次のローカル網）の
インタネットワーク装置のＩＰアドレスを得て、ルーテ
ィングプロセッサ基本部のμＰ３１への通知処理などで
ある。ここでは通信プロトコルが、ＴＣＰ／ＩＰでなけ
ればルーティング処理は行わないものとする。ＴＣＰ／
ＩＰ以外にもＯＳＩなどの複数のプロトコル処理をルー
ティングアシスト部３４に行わせることによりマルチプ
ロトコルルータを実現することも可能である。また、上
記の説明では、通信プロトコルがＴＣＰ／ＩＰ以外なら
ばルーティング処理は行っていないが、ルーティングア
シスト部３４にブリッジアシスト機能を持たせることに
より、受信したパケットのプロトコルをサポートしてい
ない場合にはブリッジとして動作させることも可能であ
る。図４は、ルーティングアシスト部３４を追加した場
合のルーティングプロセッサ基本部とルーティングアシ
スト部３４との処理分担と処理の流れを示している。な
お、ルーティングアシスト部３４を追加した場合、ルー
ティングテーブルは、記憶手段のメモリ３４２に格納し
ておくとルーティング処理をより高速に行える。

【００４８】つぎに、この様な基本構成におけるルーテ
ィング処理を説明する。

【００４９】通信制御部６１は、高速ＬＡＮ７４から受
信したパケットをメモリ３３へ転送し格納する。一方、
この転送中にルーティングアシスト回路３４３は、ルー
ティング処理で有用となるパケットヘッダおよび通信制
御部６１が付加する受信ステータスを抜き取りメモリ３
４２へ転送し、メモリ３４２は抜き取ったパケットヘッ
ダおよび受信ステータスを格納する。なお、この転送
中、ルーティングアシスト回路３４３は、並行してパケ
ットヘッダの解析を行う。ヘッダ解析項目の詳細は後述
する。ルーティングテーブルは、あらかじめメモリ３４
２に構築されて定義されているものとする。また、μＰ
３４１用の命令、ワーク領域もメモリ３４２で共用す
る。そして、メモリ３４２は、パケットバッファ用メモ
リ３３に比べて小容量ですむので高速なメモリを使うこ
とができ、処理性能の向上も可能である。μＰ３４１
は、メモリ３４２に格納されたヘッダ内の情報からルー
ティング処理を行い、その結果をμＰ３１へ渡す。渡す
手順は、例えば、ルーティングアシスト回路３４３に、
μＰ３４１とμＰ３１両方からアクセスできるデュアル
ポートメモリを持たせ、このデュアルポートメモリの領
域に結果データをμＰ３４１が書き込んだ後、μＰ３１
に対して割込みをかけ、μＰ３１はこの書き込んだデー
タを読む。また、この領域をキャッシュメモリのような
構造としてルーティングテーブルキャッシュを構成する
ことにより、ヒット時にはルーティングテーブル検索な
どの処理を大幅に削減できるため高速化できる。詳細は
後述する。なお、結果の内容には、受信パケットのシー
ケンス（メモリ３３に格納してあるパケット本体とメモ
リ３４２に格納してあるヘッダを対応づけるための番
号）情報とパケットが有効であるか／無効であるかの情
報とがある。さらに、結果の内容として、ＩＰルーティ
ングの例をとると、フレーム種別等の属性、宛先ＩＰア
ドレス、サブネットマスク、次ルータＩＰアドレス、送
出先インタフェース番号（ルーティングプロセッサおよ
び通信制御部のＩＤ）等からなる。これについては、後
述する。μＰ３１は、この結果を引き継いで、先にメモ
リ３３に格納してあるパケットに対して、パケットヘッ
ダを付け替える等の処理を施す。そして、送出先のポー
トに対応するルーティングプロセッサへ転送する。

【００５０】次に、ルーティングアシスト部３４の詳細
を図１および図３を参照して説明する。図３に、ルーテ
ィングアシスト部３４の構成図を示す。

【００５１】図３において、アシスト回路３４３は、制
御回路３２からのラッチタイミング制御信号（ａ）およ
びパケットヘッダや受信ステータスのデータ（ｂ）を受
け、μＰ３１とはμＰ３１ＲＰインタフェースおよびバ
スを介して接続されている。アシスト回路３４３は、各
パケットヘッダを解析して結果を出力するヘッダ解析部
と、パケットヘッダおよび解析結果を記憶する記憶手段
のメモリ３４２と、ルーティング処理を行うμＰ３４１
の処理部とを有する。さらに、アシスト回路３４３は、
パケットヘッダを一時保持する保持手段のＦＩＦＯ３４
３１２と、μＰ３１に転送する際に記憶する、共有記憶
手段のデュアルポートメモリ３４３１６とを有すること
ができる。ヘッダ解析部としては、ＭＡＣヘッダチェッ
ク回路、ＬＬＣヘッダチェック回路、ＳＮＡＰヘッダチ
ェック回路、ＩＰヘッダチェック回路および受信ステー
タスチェック回路がある。

【００５２】図３において、通信制御部６１からメモリ
３３へ転送されているパケットは、パケット先頭位置の
情報やラッチタイミング（ａ）を制御回路３２から受
け、パケットヘッダや受信ステータス（ｂ）は、ＦＩＦ
Ｏ３４３１２を介して、ＤＭＡ制御回路３４３１３の制
御下でメモリ３４２に格納される。ＩＰ ｏｖｅｒ ＦＤ
ＤＩの場合におけるパケットの構成を、図５に示してい
る。図５において、転送／格納すべきパケットヘッダと
してのデータは、ＭＡＣ（Media Access Control）ヘッ
ダ、ＬＬＣ（Link Layer Control) ヘッダ、ＳＮＡＰヘ
ッダ、ＩＰヘッダおよびステータス情報である。パケッ
トの先頭位置は、（ａ）の信号によって制御回路３２か
ら教えられる。一方では、転送されるデータは、判断用
レジスタ３４３１５０に格納されて、順次下記の項目を
チェックする。

【００５３】以下は、例えば、ＩＰアドレスを用いてル
ーティングする場合（以下、ＩＰルーティングという）
における、ヘッダ解析部の処理を説明する。

【００５４】（１）ＭＡＣヘッダチェック ＭＡＣヘッダは、各ルータにより付加され、ＤＡ（Dest
ination Address）およびＳＡ（Source address）は、
ルータの通信ポートの物理アドレスを示す。ＭＡＣヘッ
ダのＦＣフィールドは、複数あるフレームの種類を示す
フレームの識別情報が付加されている。フレームの種類
には、例えば、ＬＬＣフレーム、ＭＡＣフレーム、ＳＭ
Ｔフレームなどがある。ＭＡＣヘッダチェック回路３４
３１５１は、ＦＣフィールドを見てＬＬＣフレーム、Ｍ
ＡＣフレーム、ＳＭＴフレーム、その他を識別する。Ｉ
ＰルーティングすべきフレームはＬＬＣフレームであ
る。

【００５５】また、ＭＡＣヘッダチェック回路３４３１
５１は、ＤＡフィールドを見て、ＤＡが自アドレスか否
か確認する。ＩＰルーティングすべきフレームは自宛の
場合である。ＤＡが自アドレスならば、ルーティングす
るように結果を出力し、自アドレスでないならば、ＤＡ
がマルチキャストであるか否かを判断する。ＤＡがマル
チキャストを示しているならば、自装置が持つマルチキ
ャストアドレスと一致するか否かを判断する。マルチキ
ャストアドレスは複数個持ち、これを連想メモリＣＡＭ
３４４にあらかじめ格納しておく。受けたＤＡとＣＡＭ
４４の内容と照合することで判断できる。ＤＡがマルチ
キャストでない場合や、自装置が持つマルチキャストア
ドレスと一致しない場合には、ルーティングを行わない
という結果を出力する。

【００５６】（２）ＬＬＣヘッダチェック ＬＬＣヘッダチェック回路３４３１５２が、ＤＳＡＰ，
ＳＳＡＰフィールドおよびＣＴＬフィールドを見てＩＰ
プロトコルを指示していることを確認する。ＬＬＣヘッ
ダ部が特定のビットパターンであるときに、ＩＰプロト
コルであることを示すことができるので、特定のビット
パターンに一致するか否かをチェックして結果を出力す
る。

【００５７】（３）ＳＮＡＰヘッダチェック ＳＮＡＰヘッダチェック回路３４３１５３が、ＰＩＤフ
ィールドを見てＩＰプロトコルを指示していることを確
認する。また、ＴＹＰＥフィールドを見てＳＮＡＰヘッ
ダに続くデータのプロトコルがＩＰ／ＡＲＰ／その他の
いずれかを識別し、結果を出力する。

【００５８】（４）ＩＰヘッダチェック ＩＰヘッダチェック回路３４３１５４がＶ領域（versio
n of IP)を見てサポートしているＩＰのバージョンであ
るか否かを確認する。また、ＨＬ（IP headerlength）
を見て適切なＩＰヘッダ長であることを確認する。ま
た、論理アドレスである、宛先ＩＰアドレス（ＤＡ）を
抽出する。ＩＰのバージョンでない場合もしくは適切な
ＩＰヘッダ長でないには、その旨を出力し、ＩＰのバー
ジョンであり適切なＩＰヘッダ長であれば、宛先ＩＰア
ドレス（ＤＡ）を出力する。

【００５９】（５）受信ステータスチェック 受信ステータスチェック回路３４３１５５が、ステータ
スを見て受信フレームの正常を確認する。正常なＩＰヘ
ッダであれば、ルーティングテーブル検索に必要なＴＯ
Ｓ（Type of Service）、ＤＡ（宛先ＩＰアドレス）な
どの情報を取り出す。

【００６０】上述の（１）〜（５）の結果をレジスタ３
４３１５６に格納する。結果は、先の先頭位置のうち格
納すべきデータの後尾に連結することで、メモリ３４２
内には以後のルーティングに必要な情報と、ヘッダ解析
の結果が格納されることになる。

【００６１】以上のように、ルーティングアシスト回路
３４３によりフレーム識別、正誤判定等、ルーティング
の前段階は終了したので、μＰ３４１の処理負荷を軽減
でき、ルーティング処理を高速化できる。μＰ３４１
は、メモリ３４２に格納されたヘッダ解析結果を見て、
ＩＰルーティングをすべきフレームであれば、μＰ３４
１がＩＰルーティング処理を行う。

【００６２】また、上記ヘッダ解析部の別の構成例を図
１３に示す。図１３を参照して、受信時に通信制御部か
ら送られるフレームのヘッダ解析を行うブロックの別の
構成例を説明する。

【００６３】図１３において、受信したフレームのデー
タは、データバスの幅に従って、例えば、３２ビットず
つ、比較器とスイッチとに同時に入力される。比較器で
は、データが入力されるごとに、逐次比較を行うため
（例えば、この例では３２ビットごとに比較を行な
う）、比較位置のカウンタがデータと同時に入力される
制御信号によりカウントされる。比較位置カウンタは、
ヘッダの先頭位置から数えて何ビット目のデータが入力
されているかという情報を保持しておく。その情報をも
とにデータセレクタが切り換わり、あらかじめ用意して
いる、ＭＡＣヘッダ、ＬＬＣヘッダ、ＳＮＡＰヘッダ、
ＩＰヘッダなどの特定のビットパターンのうち比較すべ
き特定データを比較器に送る。例えば、１回目の比較で
は図５に示したＭＡＣヘッダのＦＣとＤＡの先頭３バイ
ト計４バイト（３２ビット）の位置を比較し、２回目の
比較ではＤＡの残りの３バイトとＳＡの先頭１バイトの
位置を比較し、３回目の比較ではＳＡの次の４バイトの
位置を比較し、４回目の比較ではＳＡの残りの１バイト
とＬＬＣヘッダのＤＳＡＰ１バイトの位置にある、受信
データと特定ビットパターンとをそれぞれ比較する。入
力データを蓄積してＭＡＣヘッダからＩＰヘッダまでを
一度に比較するのではなく、上記のように先頭位置から
順に少しずつ比較していく。比較器では入力されている
受信データと比較すべきデータを比較して一致不一致を
比較結果としてスイッチ、結果レジスタおよびシーケン
サに出力する。その結果、引き続きデータを入力する必
要があるならばスイッチをオンに、これ以上データを入
力する必要が無いならばスイッチをオフに制御する。引
き続きデータを入力する必要がある場合とは、例えば、
これまでに入力したデータがＭＡＣヘッダ、ＬＬＣヘッ
ダで、次にＳＮＡＰヘッダ，ＩＰヘッダと比較データが
一致して続くならば、入力しているフレームがルーティ
ング処理を行なうべきＩＰフレームである可能性がある
ため、さらにヘッダ解析を続ける必要がある場合であ
る。また、これ以上データを入力する必要が無い場合と
は、例えば、受信したフレームが無効フレームでこれ以
上ヘッダ解析を続ける意味が無い場合や、有効なフレー
ムではあるが解析の途中でルーティング処理を行なう必
要が無いフレームであることが判った場合や、受信した
フレームがＩＰフレームでヘッダ部分は全て入力してし
まった場合などには、不一致になった段階で入力する必
要が無いと判断する。このスイッチの動作により、フレ
ーム全体のうち必要な部分だけを取り込み、不要な部分
を無視することができる。比較器でデータの比較を行っ
てからスイッチの制御を行うまでに遅延があるならば、
図１３において、スイッチの前にその遅延に見合った遅
延時間の遅延回路を入れてタイミングを合わせると良
い。スイッチを通ったデータは一旦ＦＩＦＯ格納される
と、シーケンサ回路がＤＭＡコントローラ３４３１３を
起動してＦＩＦＯに格納されているデータをメモリ３４
２にＤＭＡ転送する。この時、結果レジスタ３４３１５
６に格納されているヘッダ解析の結果もメモリ３４２に
転送する。メモリ３４２への書き込みは、シーケンサ回
路によりタイミングを指示される。その後、プロセッサ
がメモリ３４２に格納されている解析の結果及びヘッダ
を見てルーティング処理などの必要な処理を行う。

【００６４】このようにして、ルーティングアシスト回
路３４３のヘッダ解析部をハードウエアにより構成する
ことでより高速にフレームの解析を行うことができる。
また、ルーティングアシスト回路３４３により、フレー
ムの識別、正誤判断等の前段階のルーティング処理の１
つである、ヘッダ解析によるフィルタリングが終了して
いるのでμＰ３４１の処理負荷が軽減できる。

【００６５】μＰ３４１におけるルーティング処理は、
予め登録されているメモリ３４２のルーティングテーブ
ルを参照することにより行う。本実施例においては、ハ
ッシュ方式によりルーティングテーブルを参照する。図
６に、ハッシュ方式から成るルーティングテーブル（以
下、ハッシュ管理テーブルという）の論理的構成を示
す。予め定めたハッシュ関数を利用することにより、Ｉ
Ｐアドレスのうちのネットワークアドレスの２４ビット
を８ビットのハッシュ値に投影する。ハッシュ管理テー
ブルは、ハッシュ値をポインタにして対応する位置にル
ーティング情報を登録する。ハッシュ値が同じになる場
合には、ポインタによりさらに連結する。図６におい
て、経路登録のためのデータは、発生した順にエントリ
（登録）するリスト構造となっている。図６において、
∧はリストの終わりを示し、●はポインタである。登録
されるルーティング情報データは、図７に示すようなデ
ータである。ハッシュ回路３４３１７は、図６に示すよ
うな、ハッシュ管理テーブルの構成を持つメモリに対し
てアクセスする際に、ハッシュ値を演算する。ハッシュ
回路３４３１７は、ハッシュ管理テーブルをアクセス
し、ここからリストをたどっていくことにより検索／登
録する。μＰ３４１が、ハッシュ回路３４３１７にキー
を与えることで高速にハッシュ値を得ることができる。
この場合、キーは、宛先ＩＰアドレス，ＴＯＳなどであ
る。ＩＰ中継専用ルーティングテーブルのデータ構成
は、図７に示すように、宛先ネットワークを示すネット
ワークアドレス、宛先ネットワークのサブネット情報を
示すサブネットマスク、次ホップアドレス（ルーティン
グする際に必要なつぎのルータのＩＰアドレス）、次ホ
ップへ送出するために使用するインタフェース番号（ル
ーティングプロセッサ番号および該ルーティングプロセ
ッサのポート番号）と、リスト構造をつくるための次エ
ントリへのポインタから成る。μＰ３４１は、メモリ３
４２からフレームヘッダのうちの宛先ＩＰアドレスを読
み出す。宛先ＩＰアドレスをハッシュ生成回路３４３１
７に与えてハッシュ値を得て、この値により図６に示す
ハッシュ管理テーブルをアクセスして求めるエントリを
検索する。上述の中継専用ルーティングテーブルをアク
セスして、次ホップＩＰアドレスとインタフェース番号
を得る。

【００６６】また、ハッシュ生成回路３４３１７を、ハ
ードウェアにより上述のハッシュ生成、リスト検索を行
い求めるエントリを得る回路に置き換えることにより、
ルーティングテーブル検索をハードウェアにより処理で
きるようになる。この場合のハッシュ回路のブロック図
を図１１に示し、また、ハードウエアの検索の処理フロ
ーを図１２に示す。

【００６７】図１２において、ハッシュ回路は、宛先Ｉ
Ｐアドレスをテーブル検索キーとしてテーブル検索キー
設定レジスタに設定する（ステップ１２１）。ハッシュ
値計算回路により、ハッシュ値を求めてハッシュ管理テ
ーブルのエントリ番号を得る（ステップ１２２）。先頭
テーブルのポインタ計算回路は、エントリ番号から該当
するエントリのポインタ（アドレス）を計算する（ステ
ップ１２３）。計算したポインタを用いてメモリ３４２
にアクセスし、ルーティング情報のポインタを得る（ス
テップ１２４）。「次エントリへのポインタ」のアドレ
ス計算回路は、上記処理に並行して、ルーティング情報
のポインタからそのテーブルのつぎのエントリの先頭を
示す、「次エントリへのポインタ」を計算しておく（ス
テップ１２５）。ルーティング情報の先頭エントリのネ
ットワークアドレスを読み込む（ステップ１２６）。読
みだしたネットワークアドレスとテーブル検索キーとが
一致するか否かを比較する（ステップ１２７）。一致す
る場合には、該ルーティング情報を読み出して次ホップ
ＩＰアドレスとインタフェース番号とを得る。一致しな
い場合には、「次エントリへのポインタ」のアドレス計
算回路により求めていた「次エントリへのポインタ」に
よりメモリにアクセスし、つぎのルーティング情報への
ポインタを得て（ステップ１２８）、ステップ１２５に
処理を移す。これによりμＰ３４１は、検索の起動をか
けるだけになり負荷がさらに軽減され、ルーティング処
理をさらに高速化することができる。

【００６８】μＰ３４１は、ルーティングアシスト部３
４が行ったヘッダ解析／ルーティング結果と、次ホップ
アドレスとインタフェース番号とをデュアルポートメモ
リ３４３１６に格納して、μＰ３１へ通知する。μＰ３
１は、この結果に基づいて、既にメモリ３３に格納され
ている当該パケットを、宛先インタフェースに対応され
るルーティングプロセッサへ転送する。

【００６９】つぎに、アシスト回路３４３からμＰ３１
にヘッダ解析情報を転送する際に、デュアルポートメモ
リ３４３１６にルーティング情報を蓄積し、μＰ３１
は、デュアルポートメモリ３４３１６にアクセスするこ
とによりルーティング情報を読み出す。その際のデュア
ルポートメモリ３４３１６において、ルーティング情報
をルーティングテーブルにし、キャッシュの構成にして
蓄積する。図１０を用いてルーティングテーブルキャッ
シュの構成および動作を説明する。なお、図１０にはダ
イレクトマップ方式を用いて構成したキャッシュの例を
示している。デュアルポートメモリ３４３１６に蓄積さ
れるルーティングテーブルの構成は、タグ部３４３２１
とエントリ部３４３２０とに分けられている。

【００７０】図１０において、パケットを受信してヘッ
ダ解析を終了した時点で受信パケットがＩＰパケットな
らば、結果レジスタ３４３１５６に宛先ＩＰアドレスや
ルーティングに必要な情報等が格納される。しかし、ル
ーティングアシスト回路３４３は、ここではμＰ３４１
にはヘッダ判定結果が出たことを通知しない。まず、結
果レジスタ３４３１５６に格納されている情報のうち、
ルーティングテーブル検索に必要なキー（ＩＰアドレ
ス、ＴＯＳなど）を取り出し、キーのうちの複数のビッ
トを用いてタグ部３４３２１をアクセスする。このとき
のエントリのポインタをｉとする。タグの出力と、キー
のうちのタグアクセスに用いなかった残りのビットの一
致判定を判断手段により行うことによりヒット判定を行
う。ヒット判定が終了した時点でルーティングアシスト
回路３４３は、μＰ３４１に判定結果を知らせる。ヒッ
トしたということはその宛先ＩＰアドレスに対するルー
ティング情報が既にルーティングテーブルキャッシュの
エントリｉに入っていることを示し、ミスヒットしたと
いうことは逆にまだ情報が入っていないということを示
している。その宛先ＩＰアドレスに対するパケットを初
めて受信した時には、キャッシュには何も登録されてい
ないので必ずミスヒットする。ヒット判定が終了した時
点でルーティングアシスト回路３４３は、μＰ３４１に
判定結果を知らせる。ミスヒットしていたならばμＰ３
４１は、前述したキーを元にして前述のルーティングテ
ーブルを検索する手順で結果（ルーティング情報）を得
た後、デュアルポートメモリ３４３１６ａのエントリ部
３４３２０の該当するエントリｉにルーティング情報や
シーケンス番号などの情報を格納すると同時に、タグ部
３４３２１にキーのうちのタグアクセスに用いない部分
を登録し、μＰ３１へエントリｉにデータが準備できた
ことを通知する。これに従ってμＰ３１は、エントリｉ
のルーティング情報を取り出し処理を行う。μＰ３１
は、処理が終了してもエントリｉをパージ（解放）しな
い。次に、今処理したパケットと同じルーティング処理
をすべきパケットを受信した場合を考える。このようこ
とはパケットの宛先装置やＴＯＳが等しいときなどに発
生する可能性がある。この場合には、前に処理を行った
時にキャッシュに登録したため、受信、ヘッダ処理後に
ヒット判定を行うとヒットする。ヒット判定が終了した
時点でルーティングアシスト回路３４３はμＰ３４１に
判定結果を知らせる。ヒットしていたならば、μＰ３４
１はヒットしているエントリｉに格納されている情報の
うちルーティング情報などの再利用できる情報はそのま
まにしてシーケンス番号などの一部の再利用できない情
報だけを更新した後、μＰ３１へエントリｉにデータが
準備できたことを通知する。このように、ルーティング
テーブルキャッシュの各エントリは複数のフィールドか
ら構成され、各フィールドは個別に書き換え可能とす
る。これに従ってμＰ３１は、エントリｉのルーティン
グ情報を取り出し処理を行う。このようにルーティング
を行うためのキーを用いてキャッシュメモリを構成する
ことにより、受信したパケットの宛先ＩＰアドレスまで
のルーティング情報が既にキャッシュメモリに登録され
ていてこれが再利用できる場合には、ルーティングテー
ブルの検索を省略することができるため高速化できる。

【００７１】なお、ここではルーティングテーブルキャ
ッシュの構成は、ダイレクトマップ方式としたが、ｎウ
ェイアソシアティブ方式，フルアソシアティブ方式とす
ることで、よりヒット率が高いルーティングテーブルキ
ャッシュを構成することができる。この場合、キャッシ
ュエントリの更新方式は、ＬＲＵ（Least Recently Use
d）方式が適している。

【００７２】つぎに、図１または図２に示す構成におい
て、ルータバス１を介してルーティングプロセッサ間の
パケット転送を行う様子を以下に説明する。図９に、ル
ーティングプロセッサから宛先ルーティングプロセッサ
へパケットを転送する際のパケットフォーマットを示
す。

【００７３】図９に示すように、μＰ３１は、パケット
に転送長、宛先インタフェース番号（ルーティングプロ
セッサ番号および該ルーティングプロセッサのポート番
号）、送信元インタフェース番号、通信プロトコル、メ
ディア種別、次ホップＩＤ（通信プロトコルがＴＣＰ／
ＩＰならばＩＰアドレス）からなる転送ヘッダを受信デ
ータに付与して、ルータバス１を介して宛先のルーティ
ングプロセッサへ転送する。例えば、受信したルーティ
ングプロセッサ３（ａ）からルーティングプロセッサ３
（ｃ）への転送を行う。転送ヘッダのうち、宛先インタ
フェース番号、通信プロトコル、メディア種別および次
ホップＩＤは、ルーティングアスシト部３４から得た情
報である。

【００７４】始めに、ルータバス１にパケットを送信す
る側のルーティングプロセッサは、ネットワーク（ポー
ト）から受信したパケットに図９に示す転送ヘッダを付
加する。パケットに転送ヘッダを付加したものを、ここ
ではデータブロックと呼ぶ。処理を単純にするために、
データブロックおよび転送ヘッダは、固定長とすると良
い。例えば、データブロック長は１０２４バイト固定、
転送ヘッダは４８バイト固定とする。このため、転送し
ようとするパケットのバイト数が、データブロックに収
容できるデータの最大長（上記の例では９７６バイト）
よりも長い場合、パケットは複数のデータブロックに分
割されて転送される。この場合にも、転送ヘッダは、全
てのデータブロックに付加される。例えば、プロトコル
ヘッダ部とデータ部とを合わせて２５００バイトあるＦ
ＤＤＩのパケットを転送する場合、パケットは３つのデ
ータブロックに分割される。転送ヘッダに転送長（有効
なデータの長さ）の情報が含まれているので、３つめの
データブロックのデータが含まれていない部分には、何
が入っていても良い。

【００７５】つぎに、パケットをデータブロックに分割
する手順と、転送後データブロックを統合しパケットに
戻す手順とを述べる。図１５に、この場合のパケットと
データブロックとの対応を示す。パケットをブロックに
分割する場合、各ルーティングプロセッサ（中継処理
部）は、ネットワークからのパケット情報を固定長のブ
ロックに分割する分割手段と、該分割手段により分割さ
れたそれぞれのブロックに上記宛先に基づいて対応する
ルーティングプロセッサの識別情報を付加する付加手段
と、該付加手段により識別情報が付加されたブロックを
上記バスに送出する送出手段と、上記バスから自装置の
識別情報が付加されたブロックを受信する受信手段と、
該受信手段で受信したブロックが分割されている情報で
ある場合に、当該分割されているブロックを統合する統
合手段とを有する。これらの各手段は、制御回路により
処理することができる。または、ルーティングアシスト
部を備える場合には、宛先情報の解析をルーティングア
シスト部において行ってもよい。前記情報は、当該情報
の容量が予め付加されており、前記統合手段は、前記情
報に予め付加されている容量を参照し、当該分割されて
いるブロックの統合を行う。上記ルーティングプロセッ
サは、上記他のルーティングプロセッサからの情報の受
信時に、他の情報の受信を排除するための排他制御を行
う排他制御手段と、上記他のルーティングプロセッサへ
の送出時に、受信側の他のルーティングプロセッサの排
他制御手段に対して情報を受信しているか否かを確認
し、情報を受信していない場合には情報を送出する旨を
通知する転送制御部とをさらに備え、上記排他制御手段
は、送信側の他のルーティングプロセッサの転送制御部
から通知があると、当該ルーティングプロセッサからの
情報のみを受信することができる。排他制御については
後述する。

【００７６】まず、ネットワーク（ポート）から受信し
たパケットをバッファメモリ３３に書き込む前に、あら
かじめバッファメモリ３３の内部をデータブロック長ご
との領域に区切っておく。ここではこの区切った領域を
ブロックと呼ぶことにする。それぞれのブロックの先頭
には転送ヘッダ長に等しい領域を確保し、その領域に
は、受信パケットを書き込まないように制御する。ポー
トから受信したパケットをバッファメモリ３３内のブロ
ックに転送するときに、受信パケット長が（ブロック長
−転送ヘッダ長）×ｎ（ｎは自然数）よりも長くパケッ
トをｎ＋１個のブロックに分割する必要がある場合に
は、制御回路３２がパケットを分割しながらブロック内
の転送ヘッダを書き込む領域以外の領域に格納する。そ
の後、μＰ３１がそれぞれのブロックの先頭に転送ヘッ
ダを付加して分割は完了する。分割したパケットをルー
ティングプロセッサ間のデータブロックで転送した後、
上記の処理とは逆に、制御回路３２がブロックに分割さ
れているパケットを、ブロック内の転送ヘッダの部分を
読み飛ばして統合しながらポートへ送る。

【００７７】以上のように、パケットの分割／統合の処
理は、パケットをポートとバッファメモリの間で転送す
る際に制御回路３２の各手段において処理される。

【００７８】上記転送ヘッダに含まれている宛先インタ
フェース番号は、パケットを受信する側のルーティング
プロセッサを示す物理的なアドレスやスロット番号では
なく、パケットを受信する側のルーティングプロセッサ
を示す論理的な番号と、そのパケットを実際にネットワ
ークへ送り出すポートを示す論理的な番号の組合せから
なっている。ポートを示す論理的な番号が含まれている
のは、１つのルーティングプロセッサに複数のポートが
接続されている場合にも宛先のポートに一意にデータを
転送するためである。このように、本実施例では、宛先
モジュールの論理的なアドレスを転送ヘッダに埋め込む
ことによって、データバスを使って論理的なアドレスを
送る構成としている。実際のルータバスでは、例えば、
制御データを送るためのアドレスバスを設けてもよい。
パケットを送信する側のルーティングプロセッサは、ま
ず、この制御用のアドレスバスとデータバスとを用い
て、受信する側のルーティングプロセッサに対してあら
かじめデータブロックを送信することを宣言しておい
て、次に、データバスのみを用いてデータブロックを送
る。その後、受信側のルーティングプロセッサは受信し
たデータブロックの転送ヘッダを見て、正しい宛先に転
送されていることを確認する。制御データを送る際のデ
ータバスとデータブロックを送る際のデータバスは別に
なっていても良い。

【００７９】このような転送を実現するために、例え
ば、以下のような構成をとることもできる。すなわち、
メモリ３３にデュアルポートＤ−ＲＡＭを用いて、ルー
ティングプロセッサ間の制御用のパスとパケット転送用
のパスとを分離してパケット転送用のバスを特化する。
これにより、ルーティングプロセッサ間のパケット転送
を高速化でき、ルータ装置全体の性能向上につながる。
図１６に、制御用のパスとパケット転送用のパスとを分
離し、メモリ３３にデュアルポートＤ−ＲＡＭを用いる
ことにより、パケット転送の高速化を図った場合のハー
ドウェア構成例を示す。図１６に示したルーティングプ
ロセッサにおいては、デュアルポートＤ−ＲＡＭのシリ
アルアクセスポート（ＳＡＭポート）をパケット転送の
用途専用に用い、ランダムアクセスポート（ＲＡＭポー
ト）をその他の用途に用いる構成としている。

【００８０】図１６において、転送時には、送信側ルー
ティングプロセッサのμＰ３１が、パケットに転送ヘッ
ダを付加し、データブロックの形にする。この時、パケ
ット長がデータブロックの最大長よりも長ければ、パケ
ットを複数のデータブロックに分割する。その後、μＰ
３１は、送信側ルーティングプロセッサの制御回路３２
に対して、送信側ルーティングプロセッサのメモリ３３
に転送すべきデータブロックが準備できたことを知らせ
る。これを受けて、送信側ルーティングプロセッサの制
御回路３２は、受信側ルーティングプロセッサの制御回
路３２に対してパケット転送することを通知した後、デ
ータブロックをＤＭＡにより転送する。

【００８１】転送は、送信側ルーティングプロセッサと
受信側ルーティングプロセッサとのそれぞれのデュアル
ポートＤ−ＲＡＭのＳＡＭポートどうしをルータバスで
直接接続し、送信側ルーティングプロセッサのＳＡＭポ
ートからは読み出し、受信側ルーティングプロセッサの
ＳＡＭポートへは書き込みを互いに同期して行うことに
より実現できる。ＤＭＡ転送の制御、および、ＳＡＭポ
ートの制御は、それぞれのルーティングプロセッサの制
御回路３２が行う。ＳＡＭポートは、いったん初期化し
た後はデータを全て出力してしまうまではＲＡＭポート
と独立して動作できるため、ルーティングプロセッサ間
のパケット転送と、メモリ３３を使用するその他の処理
を並行して処理できるようになり全体の処理を高速化す
ることができる。なお、ＳＡＭポートの制御は、ＲＡＭ
ポートの制御に比べ複雑であるが、パケット転送の単位
であるデータブロックの長さとしてＳＡＭポートのバイ
ト数を設定すれば、デュアルポートＤ−ＲＡＭの制御を
比較的容易にすることができる。

【００８２】データブロックを全て転送し終わったら、
受信側ルーティングプロセッサの制御回路３２は、受信
側ルーティングプロセッサのμＰ３１にその旨通知す
る。これを受けて、μＰ３１はメモリ３３に格納されて
いるデータブロックから転送ヘッダを削除して、もし
も、１つのパケットが複数のデータブロックに分割され
ていたならば、再び１つのパケットに戻す。複数のデー
タブロックに分割されているか否かの判断は、転送ヘッ
ダに含まれている転送長の情報を参照することにより判
断する。もしくは、送出側のルーティングプロセッサに
おいて、転送データの分割時に、各データブロックにシ
リアルナンバーを付加し、最後のブロックにエンドマー
クを付加しておき、受信側のルーティングプロセッサで
はこれらの付加された情報を参照して分割されているブ
ロックを統合するようにしてもよい。その後、次ホップ
装置の物理アドレスを正しく書き替えるなどのプロトコ
ル処理を行った後、パケットはネットワークへ送出され
る。

【００８３】つぎに、図１６に示した、制御用のパスと
パケット転送用のパスとを分離した場合のハードウェア
構成におけるＤＭＡ転送のアービトレーションのプロト
コルを、図１７を参照して説明する。

【００８４】制御回路３２は、データ転送制御を行うＤ
ＭＡ転送制御部３２１と、該制御回路３２を有する他の
モジュールを送り先とするＤＭＡ転送の排他制御を行う
ための排他制御レジスタ３２２とを持つ。まず、送り側
モジュール３ａのＤＭＡ制御部３２１は、ルータバス１
の制御用バスを用いて受け側モジュール３ｂの排他制御
レジスタ３２２を読み、モジュール３ｂに対してＤＭＡ
転送を行っているモジュールが無いことを確認する。そ
の後、送り側モジュール３ａのＤＭＡ制御部３２１は、
排他制御レジスタ３２２に、モジュール３ｂに対しては
モジュール３ａがＤＭＡ転送を行っているというフラグ
を書き込む。送り側モジュール３ａの、ＤＭＡ制御部３
２１から受け側モジュール３ｂの排他制御レジスタ３２
２に対する、読み出しから書き込みまでの一連のアクセ
スは、他のモジュールからのアクセスによって分割され
てはならない。これは、同一の受け側モジュールに対し
て複数の送り側モジュールからのＤＭＡ転送を同時に許
可してしまうことを防ぐためである。排他制御レジスタ
３２２のハードウェアの構造を、読み出しを行うことに
よって同時にフラグを書き込むようにしておくことで、
読み出しと書き込みとを同時に実行することもできる。
もしも、受け側モジュール３ｂに対して他のモジュール
がＤＭＡ転送を行っている途中であるならば、そのＤＭ
Ａ転送が終了するまで送り側モジュール３ａは待つ。受
け側モジュール３ｂに対してＤＭＡ転送の実行を宣言し
た後は、送り側モジュール３ａはルータバス１のデータ
転送専用バスを用いてＤＭＡ転送を行う。バス権のアー
ビトレーションは通常用いられているバスのアービトレ
ーションの手順と同じように行う。制御用バスとデータ
転送専用バスは独立して動作できる方が効率は良いが、
制御が複雑になるので独立して動作できなくても良い。
全てのデータ転送を終了した後、送り側モジュール３ａ
は受け側モジュール３ｂの排他制御レジスタ３２２にＤ
ＭＡ転送を行っているというフラグを消して、ＤＭＡ転
送の終了を宣言する。このような手順を採ることによ
り、受け側モジュールに対してＤＭＡ転送を行う送り側
モジュールは１つに限定できるので、１つのパケットを
複数のデータブロックに分割して転送した場合でも、受
け側モジュールのバッファメモリ内部で複数の送り側モ
ジュールから転送されてきたデータブロックが混ざるこ
とが無い。これにより処理を単純化、高速化できる。

【００８５】つぎに、ルータバス１を介してパケット受
信時のルーティングプロセッサの処理動作を受け側ルー
ティングプロセッサ３（ｃ）を例にして説明する。

【００８６】受け側ルーティングプロセッサ３（ｃ）
は、転送ヘッダとパケットとをメモリ３３に受ける。な
お、図１においては、受け側のルーティングプロセッサ
３（ｃ）の構成は省略してあるが、ルーティングプロセ
ッサ３（ａ）と同じ構成である。受け側ルーティングプ
ロセッサ３（ｃ）は、送出インタフェースに合わせてパ
ケットの形式を変換する。例えば、前述ではＦＤＤＩフ
レームを例に説明した。ここで、送出インタフェースが
ＩＥＥＥ８０２．３（ＣＳＭＡ／ＣＤ）であるとする
と、ＩＥＥＥ８０２．３のフレーム形式に合わせて作
る。例えば、フレーム長がＩＥＥＥ８０２．３のＭＴＵ
（Maximum Transfer Unit）を超えるパケットを他のル
ーティングプロセッサから受けた場合には、フレームを
フラグメントする必要がある。このようなフレームの加
工やその後の送信のための転送処理は、受け側ルーティ
ングプロセッサ３（ｃ）のμＰ３１が行う。また、必要
なアドレス情報は、受け側ルーティングプロセッサ３
（ｃ）のルーティングアシスト部３４から次のように得
る。

【００８７】受け側ルーティングプロセッサ３（ｃ）に
おいて、必要なアドレス情報としては、次ホップ論理ア
ドレス（例：ＴＣＰ／ＩＰの場合ＩＰアドレス）に対応
する物理アドレスがある。μＰ３１は、転送ヘッダに含
まれる次ホップ論理アドレスをデュアルポートメモリ３
４３１６を介してμＰ３４１に渡す。図８に示すアドレ
ス解決テーブルが、前述のＩＰ中継専用ルーティングテ
ーブルと同じように、図６に示すようなリスト構造でメ
モリ３３に構築されている。μＰ３４１は、次ホップ論
理アドレスをキーにハッシュ値を求めて、前述のＩＰ中
継専用ルーティングテーブルの検索と同様のアルゴリズ
ムで求めるエントリを得る。求めた物理アドレスをデュ
アルポートメモリ３４３１６を介してμＰ３１に返す。
なお、前述のＩＰ中継専用ルーティングテーブルの検索
と同様、ハッシュ生成、リスト検索をハードウェアで処
理する回路を付加することによりμＰ３４１の負荷を軽
減できる。

【００８８】μＰ３１は、送出インタフェースに合わせ
て形式を変換したパケットの宛先物理アドレスを、ルー
ティングアシスト部３４から得た物理アドレスに変更す
る。その後通信制御部にフレームを転送して送信する。
以上のようにして、パケットの中継を行う。

【００８９】もしもアドレス解決テーブルに、必要な次
ホップ論理アドレスに対応する物理アドレスが登録され
ていなかった場合には、ルーティングプロセッサ３
（ｃ）は、ＡＲＰ（アドレス解決プロトコル）を用い
て、パケットを送出しようとしているネットワークに対
して問い合わせを行い、その結果、必要な物理アドレス
を得る。また、必要に応じてアドレス解決テーブルに問
い合わせの結果得た情報を登録する。このようにして物
理アドレスを得ることもできる。

【００９０】以上のように、ルーティングアシスト部３
４は、μＰ３１の処理を軽減することによって性能向上
を図ることを狙ったルーティングアシスト手段と言うこ
とができる。従って、アシスト手段を備えずμＰ３１の
みで処理を行うようにすることも可能であることは図２
で説明した。このような低コストのルータをまず実現し
ておいて、前述の実施例のようなアシスト手段を増設す
ることで性能向上を図った高速ルータを実現するアプロ
ーチをとることもできる。

【００９１】ここまでの実施例では、ＩＰルーティング
の例を説明したが、ＯＳＩを始めとする他のプロトコル
のルーティングも同様に実現可能であることは言うまで
もない。また、同時に複数のプロトコルをサポートする
ことによりマルチプロトコルを実現することも可能であ
る。

【００９２】また、ブリッジフィルタリングもルーティ
ングアシスト部３４でサポートすることにより、ブルー
タ装置を実現することも可能である。すなわち、ルーテ
ィングアシスト部３４の解析処理手段は、出力先の解析
時に、記憶手段のルーティングテーブルに記憶している
宛先と、ネットワークからの情報の宛先とが一致するか
否かを判断し、一致している場合には、解析結果として
ルーティング情報を出力し、不一致の場合には、宛先が
不一致であることを出力し、転送処理手段は、転送処理
時に、該解析処理手段の出力が宛先が不一致である場合
においても、他のルーティングプロセッサに対して上記
ネットワークからの情報を転送する。これにより、宛先
が不一致のときにも、パケットを廃棄することなく他の
ルーティングプロセッサに転送することができる。

【００９３】つぎに、図１４にルータの実装例を示す。
ルータは、ベース基板と、ベース基板に実装される、複
数のルーティングプロセッサの基板とを有する。ベース
基板には、管理部２を備えるようにしてもよいし、実装
するようにしてもよい。ルーティングプロセッサの基板
は、ルータバス１のコネクタを介して接続される。例１
に示すように、ルーティングプロセッサの基板に通信制
御部を備えるようにしてもよい。また、ルーティングプ
ロセッサの基板には、ルーティングアシスト部３４を付
加できる。もしくは、例２に示すように、ルーティング
プロセッサの基板に、通信制御部とルーティングアシス
ト部３４とを付加できるようにしてもよい。このように
して、中低速ルータとして処理する場合には、ルーティ
ングアシスト部３４を実装しないで処理し、高速ルータ
として性能向上させる場合には、ルーティングアシスト
部３４を付加して並列処理することにより、より高速に
処理することができる。

【００９４】以上のように、本実施例によれば、受信パ
ケットのデータ転送をするパケット処理と、ヘッダ解析
による経路選択のルーティング処理との並列／分担処理
ができるので、高速ルータを実現することができる。ま
た、中低速ルータと高速ルータとの基本部を共通化する
ことができるので、開発コストが軽減できる。中低速ル
ータに、ルーティングアシストを付加することで高速ル
ータを実現することができるので、バージョンアップが
容易である。

【００９５】さらに、ルーティングテーブルキャッシュ
を設けることにより、以前ルーティング処理を行った宛
先に対するルーティング情報が残っていれば、ルーティ
ングテーブルの検索を省略できるため高速にパケット中
継ができる。

【００９６】

【発明の効果】以上のように、本発明によれば、インタ
ネットワーク装置において、高速ルーティング処理を可
能とすることができ、性能向上が容易にできる。

【図面の簡単な説明】

【図１】高速ルータの構成を示す構成図。

【図２】中低速ルータの構成を示す構成図。

【図３】ルーティングアシスト回路を示す構成図。

【図４】中継処理の流れを示す説明図。

【図５】受信時に通信制御部から送られるＩＰ ｏｖｅ
ｒ ＦＤＤＩのパケットの形式を示す説明図。

【図６】ルーティングテーブルの構成を示す説明図。

【図７】ＩＰ中継専用ルーティングテーブルのデータ構
造を示す説明図。

【図８】アドレス解決テーブルのデータ構造を示す説明
図。

【図９】ルーティングプロセッサ間のパケット転送形式
を示す説明図。

【図１０】ルーティングテーブルキャッシュの構成例を
示す説明図。

【図１１】ルーティングテーブルの検索を行う回路構成
図。

【図１２】ルーティングテーブルの検索のフローチャー
ト。

【図１３】ヘッダ解析部の構成図。

【図１４】ルータの実装例を示す説明図。

【図１５】パケットを複数のデータブロックに分割する
場合の説明図。

【図１６】メモリ３３にデュアルポートＤ−ＲＡＭを用
いる場合の構成図。

【図１７】ＤＭＡ転送のアービトレーションの説明図。

【符号の説明】

１…ルータバス、２…管理部、３…ルーティングプロセ
ッサ、３１…マイクロプロセッサ、３２…制御回路、３
３…メモリ、３４…ルーティングアシスト部、３４１…
マイクロプロセッサ、３４２…メモリ、３４３…ルーテ
ィングアシスト回路、５１〜５３、６１〜６３…通信制
御部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大西 勝善 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 佐藤 博 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 塚越 雅人 神奈川県川崎市麻生区王禅寺1099 株式会 社日立製作所システム開発研究所内 (72)発明者 横山 達也 神奈川県川崎市麻生区王禅寺1099 株式会 社日立製作所システム開発研究所内 (72)発明者 村上 俊彦 神奈川県川崎市麻生区王禅寺1099 株式会 社日立製作所システム開発研究所内

Claims (14)

【特許請求の範囲】
1. 【請求項１】複数のネットワークを相互に接続し、一の
   ネットワークからの情報を他のネットワークに中継する
   インタネットワーク装置において、 各々のネットワークに対応して設けられ、該ネットワー
   クからの情報を当該情報の宛先に基づいて中継する中継
   処理部を有し、 上記中継処理部は、宛先に対応して中継経路情報を記憶
   している記憶手段と、該記憶手段を参照し、ネットワー
   クからの情報の宛先を解析して解析結果を出力する解析
   処理手段と、該解析処理手段の出力に基づいて対応する
   他の中継処理部に対して上記ネットワークからの情報を
   転送する転送処理手段とを備えることを特徴とするイン
   タネットワーク装置。
2. 【請求項２】請求項１において、上記解析処理手段と上
   記転送処理手段とは、並列処理することを特徴とするイ
   ンタネットワーク装置。
3. 【請求項３】請求項２において、上記解析処理手段は、
   上記解析結果として中継経路情報を出力し、 上記転送処理手段は、上記解析処理手段の中継経路情報
   を上記ネットワークからの情報に付加して転送すること
   を特徴とするインタネットワーク装置。
4. 【請求項４】請求項３において、上記記憶手段は、上記
   中継経路情報として当該中継処理部の出力先のネットワ
   ークに関する識別情報をさらに記憶し、 上記転送処理手段は、他の中継処理部からの転送された
   情報を受信し、 上記解析処理手段は、転送された情報に付加されている
   中継経路情報および上記記憶手段の出力先のネットワー
   クに関する識別情報に基づいて出力先を解析し、 上記転送処理手段は、他の中継処理部からの転送された
   情報を、上記解析処理手段で解析した出力先のネットワ
   ークに対して出力することを特徴とするインタネットワ
   ーク装置。
5. 【請求項５】請求項１において、上記解析処理手段は、
   出力先の解析時に、上記記憶手段に記憶している宛先
   と、ネットワークからの情報の宛先とが一致するか否か
   を判断し、一致している場合には、解析結果を出力し、 上記転送処理手段は、転送処理時に、上記解析処理手段
   の出力が宛先が不一致である場合においても、他の中継
   処理部に対して上記ネットワークからの情報を転送する
   ことを特徴とするインタネットワーク装置。
6. 【請求項６】請求項２において、上記中継処理部は、上
   記解析処理手段と上記転送処理手段とが読み書きできる
   共有記憶手段をさらに有し、 該共有記憶手段は、上記解析処理手段で解析した宛先に
   対応する中継経路情報を記憶することを特徴とするイン
   タネットワーク装置。
7. 【請求項７】請求項６において、上記中継処理部は、上
   記共有記憶手段に記憶している宛先と、新たに受信した
   ネットワークからの情報の宛先とが一致するか否かを判
   断する判断手段をさらに有し、 上記解析処理手段は、上記判断手段により一致しないと
   判断した場合には、上記解析処理を行い、上記判断手段
   により一致したと判断した場合には、上記共有記憶手段
   に記憶されている中継経路情報に対して再利用できない
   中継経路情報のみを書き替える処理をすることを特徴と
   するインタネットワーク装置。
8. 【請求項８】請求項１において、上記転送処理手段は、
   ネットワークからの情報の宛先を解析して解析結果を出
   力する機能をさらに有することを特徴とするインタネッ
   トワーク装置。
9. 【請求項９】請求項２において、上記中継処理部は、ネ
   ットワークからの情報を蓄積する蓄積手段と、ネットワ
   ークからの情報の宛先を保持する保持手段とをさらに有
   し、 上記解析処理手段は、上記保持手段に保持した宛先を解
   析し、 上記転送処理手段は、上記蓄積手段に蓄積した情報を転
   送することを特徴とするインタネットワーク装置。
10. 【請求項１０】請求項１において、上記記憶手段は、宛
    先を表す数値に基づいて、予め定めたハッシング関数に
    基づいた値をアドレスにして用い、 上記解析処理手段は、上記記憶手段参照時に、宛先を表
    す数値に基づいて、ハッシング値を求めて参照すること
    を特徴とするインタネットワーク装置。
11. 【請求項１１】請求項１において、上記中継処理部は、
    ネットワークに接続するポートを複数備え、 上記記憶手段は、宛先に対応する中継処理部の論理識別
    番号と、上記中継処理部のポートの論理識別情報とを中
    継経路情報として記憶し、 上記解析処理手段は、上記解析結果として、上記中継経
    路情報を出力し、 上記転送処理手段は、他の中継処理部からの転送された
    情報を、上記解析処理手段により出力された中継経路情
    報を付加して出力先のネットワークに対して出力するこ
    とを特徴とするインタネットワーク装置。
12. 【請求項１２】複数のネットワークを相互に接続し、一
    のネットワークからの情報を他のネットワークに中継す
    るインタネットワーク装置において、 各々のネットワークに対応して設けられ、一のネットワ
    ークからの情報を宛先に基づいて中継する中継処理部を
    有し、 上記中継処理部は、宛先に対応して中継経路を記憶して
    いる記憶手段と、該記憶手段を参照し、ネットワークか
    らの情報の宛先を解析して解析結果を出力する第１のプ
    ロセッサと、該第１のプロセッサの解析結果に基づいて
    対応する他の中継処理部に対して上記ネットワークから
    の情報を転送する第２のプロセッサとを備えることを特
    徴とするインタネットワーク装置。
13. 【請求項１３】複数のネットワークを相互に接続し、一
    のネットワークからの情報を他のネットワークに中継す
    るインタネットワーク装置に搭載され、各々のネットワ
    ークに対応して設けられる中継処理回路であって、 該中継処理回路は、宛先に対応して中継経路を記憶して
    いる記憶手段と、該記憶手段を参照し、ネットワークか
    らの情報の宛先を解析して解析結果を出力する第１のプ
    ロセッサと、該第１のプロセッサの解析結果に基づいて
    対応する他の中継処理部に対して上記ネットワークから
    の情報を転送する第２のプロセッサとを備えることを特
    徴とする中継処理回路。
14. 【請求項１４】複数のネットワークと、該ネットワーク
    を相互に接続し、一のネットワークからの情報を他のネ
    ットワークに中継するインタネットワーク装置とを有す
    るネットワークシステムにおいて、 上記インタネットワーク装置は、上記ネットワークから
    の情報を宛先に基づいて中継する中継処理部を各々のネ
    ットワークに対応して有し、該中継処理部は、バスによ
    りそれぞれ接続され、 上記中継処理部は、ネットワークからの情報の宛先を解
    析して解析結果を出力する解析処理と、該解析処理手段
    の解析結果に基づいて対応する他の中継処理部に対して
    上記ネットワークからの情報を転送する転送処理とを分
    散処理することを特徴とするネットワークシステム。