JPH06197155A - 文字列受信検出回路 - Google Patents
文字列受信検出回路Info
- Publication number
- JPH06197155A JPH06197155A JP4346488A JP34648892A JPH06197155A JP H06197155 A JPH06197155 A JP H06197155A JP 4346488 A JP4346488 A JP 4346488A JP 34648892 A JP34648892 A JP 34648892A JP H06197155 A JPH06197155 A JP H06197155A
- Authority
- JP
- Japan
- Prior art keywords
- data
- character string
- output
- match
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 マイクロプロセッサの処理負担を軽くでき、
簡単な構成で高速データ通信に対応でき、しかも、高機
能化を図ることができる文字列受信検出回路を提供す
る。 【構成】 回線上を転送され、受信した通信データを順
次シフトして出力するシフトレジスタ３〜５と、検出す
べき特定の文字列の各文字データと、レジスタ３〜５の
それぞれの出力データとを比較して、一致した場合に一
致信号ＳEQ1〜ＳE Q3をそれぞれ出力する比較器１５〜１
７と、比較器１５〜１７からそれぞれ出力される一致信
号ＳEQ1〜ＳEQ3に基づいて、特定の文字列を検出したこ
とを示す検出信号ＳEQを出力するアンドゲート１８とを
設ける。
簡単な構成で高速データ通信に対応でき、しかも、高機
能化を図ることができる文字列受信検出回路を提供す
る。 【構成】 回線上を転送され、受信した通信データを順
次シフトして出力するシフトレジスタ３〜５と、検出す
べき特定の文字列の各文字データと、レジスタ３〜５の
それぞれの出力データとを比較して、一致した場合に一
致信号ＳEQ1〜ＳE Q3をそれぞれ出力する比較器１５〜１
７と、比較器１５〜１７からそれぞれ出力される一致信
号ＳEQ1〜ＳEQ3に基づいて、特定の文字列を検出したこ
とを示す検出信号ＳEQを出力するアンドゲート１８とを
設ける。
Description
【０００１】
【産業上の利用分野】この発明は、総合ディジタル網
（ＩＳＤＮ）等のディジタル通信ネットワークで発生す
る障害の検出や解析を行うプロトコルアナライザ等にお
いて用いられ、特定の文字列を受信したことを検出する
文字列受信検出回路に関する。
（ＩＳＤＮ）等のディジタル通信ネットワークで発生す
る障害の検出や解析を行うプロトコルアナライザ等にお
いて用いられ、特定の文字列を受信したことを検出する
文字列受信検出回路に関する。
【０００２】
【従来の技術】プロトコルアナライザ等の通信データを
モニタする装置には、特定の文字列を受信した際に特別
な動作をするトリガ機能を有しているが、このトリガ機
能を実現するためには、その特定の文字列を受信したこ
とを確実に検出しなければならない。
モニタする装置には、特定の文字列を受信した際に特別
な動作をするトリガ機能を有しているが、このトリガ機
能を実現するためには、その特定の文字列を受信したこ
とを確実に検出しなければならない。
【０００３】そこで、従来では、まず、所定の通信プロ
トコルに従って回線上を転送され、受信した通信データ
を、通信コントローラと呼ばれるＬＳＩ（大規模集積回
路）を用いて、所定のプロトコルに従って、マイクロプ
ロセッサが処理することができるデータに変換してい
る。そして、その変換されたデータと、予め設定した検
出すべき特定の文字列とを、マイクロプロセッサでソフ
トウェア処理によって比較して、その特定の文字列を検
出している。
トコルに従って回線上を転送され、受信した通信データ
を、通信コントローラと呼ばれるＬＳＩ（大規模集積回
路）を用いて、所定のプロトコルに従って、マイクロプ
ロセッサが処理することができるデータに変換してい
る。そして、その変換されたデータと、予め設定した検
出すべき特定の文字列とを、マイクロプロセッサでソフ
トウェア処理によって比較して、その特定の文字列を検
出している。
【０００４】
【発明が解決しようとする課題】ところで、プロトコル
アナライザ等において、回線上を転送される通信データ
を確実に受信するために、マイクロプロセッサは、ソフ
トウェア処理によって、受信した通信データのデータ転
送速度よりも高速でその通信データを処理しなければな
らない。特に、上述したトリガ機能等は、マイクロプロ
セッサの処理負担を重くする機能であり、より高速で通
信データを処理する必要がある。
アナライザ等において、回線上を転送される通信データ
を確実に受信するために、マイクロプロセッサは、ソフ
トウェア処理によって、受信した通信データのデータ転
送速度よりも高速でその通信データを処理しなければな
らない。特に、上述したトリガ機能等は、マイクロプロ
セッサの処理負担を重くする機能であり、より高速で通
信データを処理する必要がある。
【０００５】そして、マイクロプロセッサでソフトウェ
ア処理によって高速で通信データを処理するためには、
通常、装置全体を制御するメイン・マイクロプロセッサ
の他に、回線上を転送される通信データの収録制御や収
録したデータを処理するフロントエンド・マイクロプロ
セッサ、および、フロントエンド・マイクロプロセッサ
の動作制御、メイン・マイクロプロセッサとフロントエ
ンド・マイクロプロセッサとのインターフェイス等を行
うインターフェース用マイクロプロセッサ等が必要であ
る。このため、装置全体の構成が複雑になり、コストア
ップの要因ともなるという問題があった。
ア処理によって高速で通信データを処理するためには、
通常、装置全体を制御するメイン・マイクロプロセッサ
の他に、回線上を転送される通信データの収録制御や収
録したデータを処理するフロントエンド・マイクロプロ
セッサ、および、フロントエンド・マイクロプロセッサ
の動作制御、メイン・マイクロプロセッサとフロントエ
ンド・マイクロプロセッサとのインターフェイス等を行
うインターフェース用マイクロプロセッサ等が必要であ
る。このため、装置全体の構成が複雑になり、コストア
ップの要因ともなるという問題があった。
【０００６】この発明は、このような背景の下になされ
たもので、マイクロプロセッサの処理負担を軽くするこ
とにより、簡単な構成で高速データ通信に対応でき、し
かも、高機能化を図ることができる文字列受信検出回路
を提供することを目的としている。
たもので、マイクロプロセッサの処理負担を軽くするこ
とにより、簡単な構成で高速データ通信に対応でき、し
かも、高機能化を図ることができる文字列受信検出回路
を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の文字列受信検出回路は、回線上を転
送され、受信した通信データを順次シフトして出力する
複数段のシフト手段と、該シフト手段の段数に対応して
設けられ、検出すべき特定の文字列の各文字データと、
上記シフト手段の各段の出力データとをそれぞれ比較し
て、一致した場合に一致信号を出力する複数の比較手段
と、これら比較手段からそれぞれ出力される上記一致信
号に基づいて、上記特定の文字列を検出したことを示す
検出信号を出力する検出手段とを具備してなることを特
徴としている。
に、請求項１記載の文字列受信検出回路は、回線上を転
送され、受信した通信データを順次シフトして出力する
複数段のシフト手段と、該シフト手段の段数に対応して
設けられ、検出すべき特定の文字列の各文字データと、
上記シフト手段の各段の出力データとをそれぞれ比較し
て、一致した場合に一致信号を出力する複数の比較手段
と、これら比較手段からそれぞれ出力される上記一致信
号に基づいて、上記特定の文字列を検出したことを示す
検出信号を出力する検出手段とを具備してなることを特
徴としている。
【０００８】
【作用】上記構成によれば、複数段のシフト手段が回線
上を転送され、受信した通信データを順次シフトして出
力するので、複数の比較手段は、検出すべき特定の文字
列の各文字データと、シフト手段の各段の出力データと
をそれぞれ比較して、一致した場合には、それぞれ一致
信号を出力する。これにより、検出手段は、複数の比較
手段からそれぞれ出力される一致信号に基づいて、特定
の文字列を検出したことを示す検出信号を出力する。
上を転送され、受信した通信データを順次シフトして出
力するので、複数の比較手段は、検出すべき特定の文字
列の各文字データと、シフト手段の各段の出力データと
をそれぞれ比較して、一致した場合には、それぞれ一致
信号を出力する。これにより、検出手段は、複数の比較
手段からそれぞれ出力される一致信号に基づいて、特定
の文字列を検出したことを示す検出信号を出力する。
【０００９】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。図１はこの発明の一実施例である文字
列受信検出回路の構成を示すブロック図であり、この図
において、符号１は受信した８ビットパラレルの通信デ
ータが入力されるデータ入力端子、２は受信データ書込
信号が入力される書込信号入力端子、３〜５はそれぞれ
８ビットパラレル入出力のシフトレジスタであり、デー
タ入力端子１から入力される通信データを、書込信号入
力端子２から入力される受信データ書込信号に同期して
順次シフトして出力する。
ついて説明する。図１はこの発明の一実施例である文字
列受信検出回路の構成を示すブロック図であり、この図
において、符号１は受信した８ビットパラレルの通信デ
ータが入力されるデータ入力端子、２は受信データ書込
信号が入力される書込信号入力端子、３〜５はそれぞれ
８ビットパラレル入出力のシフトレジスタであり、デー
タ入力端子１から入力される通信データを、書込信号入
力端子２から入力される受信データ書込信号に同期して
順次シフトして出力する。
【００１０】また、６〜８はそれぞれ検出すべき特定の
文字列（例えば、"ＡＢＣ"）の各８ビットパラレルの文
字データが入力されるデータ入力端子、９〜１１はそれ
ぞれ文字列書込信号が入力される書込信号入力端子、１
２〜１４はそれぞれ８ビットパラレル入出力のシフトレ
ジスタであり、データ入力端子６〜８からそれぞれ入力
される各文字データが、書込信号入力端子９〜１１から
それぞれ入力される文字列書込信号に同期して設定され
る。
文字列（例えば、"ＡＢＣ"）の各８ビットパラレルの文
字データが入力されるデータ入力端子、９〜１１はそれ
ぞれ文字列書込信号が入力される書込信号入力端子、１
２〜１４はそれぞれ８ビットパラレル入出力のシフトレ
ジスタであり、データ入力端子６〜８からそれぞれ入力
される各文字データが、書込信号入力端子９〜１１から
それぞれ入力される文字列書込信号に同期して設定され
る。
【００１１】さらに、１５はシフトレジスタ５の出力デ
ータと、シフトレジスタ１２の出力データとを比較し
て、一致した場合に"Ｈ"レベルの一致信号ＳEQ1を出力
する比較器、１６はシフトレジスタ４の出力データと、
シフトレジスタ１３の出力データとを比較して、一致し
た場合に"Ｈ"レベルの一致信号ＳEQ2を出力する比較
器、１７はシフトレジスタ３の出力データと、シフトレ
ジスタ１４の出力データとを比較して、一致した場合
に"Ｈ"レベルの一致信号ＳEQ3を出力する比較器であ
る。１８は一致信号ＳEQ1〜ＳEQ3がそれぞれ入力される
３入力のアンドゲートであり、一致信号ＳEQ1〜ＳEQ3が
すべて"Ｈ"レベルであった場合に"Ｈ"レベルの一致信号
ＳEQを出力する。１９は一致信号ＳEQが出力される出力
端子である。
ータと、シフトレジスタ１２の出力データとを比較し
て、一致した場合に"Ｈ"レベルの一致信号ＳEQ1を出力
する比較器、１６はシフトレジスタ４の出力データと、
シフトレジスタ１３の出力データとを比較して、一致し
た場合に"Ｈ"レベルの一致信号ＳEQ2を出力する比較
器、１７はシフトレジスタ３の出力データと、シフトレ
ジスタ１４の出力データとを比較して、一致した場合
に"Ｈ"レベルの一致信号ＳEQ3を出力する比較器であ
る。１８は一致信号ＳEQ1〜ＳEQ3がそれぞれ入力される
３入力のアンドゲートであり、一致信号ＳEQ1〜ＳEQ3が
すべて"Ｈ"レベルであった場合に"Ｈ"レベルの一致信号
ＳEQを出力する。１９は一致信号ＳEQが出力される出力
端子である。
【００１２】このような構成において、まず、図示せぬ
マイクロプロセッサは、検出すべき特定の文字列（例え
ば、"ＡＢＣ"）の各８ビットパラレルの文字データ（"
Ａ","Ｂ","Ｃ"）をデータ入力端子６〜８から入力する
と共に、書込信号入力端子９〜１１から文字列書込信号
を入力する。これにより、文字列書込信号に同期して、
シフトレジスタ１２〜１４にそれぞれ各８ビットパラレ
ルの文字データ（"Ａ","Ｂ","Ｃ"）が予め設定される。
マイクロプロセッサは、検出すべき特定の文字列（例え
ば、"ＡＢＣ"）の各８ビットパラレルの文字データ（"
Ａ","Ｂ","Ｃ"）をデータ入力端子６〜８から入力する
と共に、書込信号入力端子９〜１１から文字列書込信号
を入力する。これにより、文字列書込信号に同期して、
シフトレジスタ１２〜１４にそれぞれ各８ビットパラレ
ルの文字データ（"Ａ","Ｂ","Ｃ"）が予め設定される。
【００１３】次に、回線上を転送され、受信した８ビッ
トパラレルの通信データが、図示せぬＣＰＵデータバス
を介してデータ入力端子１から入力されると共に、書込
信号入力端子２から受信データ書込信号が入力される
と、シフトレジスタ３〜５は、データ入力端子１から入
力された通信データを、書込信号入力端子２から入力さ
れた受信データ書込信号に同期して順次シフトして出力
する。
トパラレルの通信データが、図示せぬＣＰＵデータバス
を介してデータ入力端子１から入力されると共に、書込
信号入力端子２から受信データ書込信号が入力される
と、シフトレジスタ３〜５は、データ入力端子１から入
力された通信データを、書込信号入力端子２から入力さ
れた受信データ書込信号に同期して順次シフトして出力
する。
【００１４】今、データ入力端子１から入力された通信
データが、受信データ書込信号の最初のタイミングＴ1
で文字データ"Ａ"、受信データ書込信号の第２のタイミ
ングＴ2で文字データ"Ｂ"、受信データ書込信号の第３
のタイミングＴ3で文字データ"Ｃ"であったとすると、
最初のタイミングＴ1では、シフトレジスタ３の出力デ
ータが文字データ"Ａ"であり、シフトレジスタ１４の出
力データは文字データ"Ｃ"であるので、比較器１７から
は"Ｈ"レベルの一致信号ＳEQ3が出力されない。したが
って、アンドゲート１８からは"Ｈ"レベルの一致信号Ｓ
EQが出力されない。
データが、受信データ書込信号の最初のタイミングＴ1
で文字データ"Ａ"、受信データ書込信号の第２のタイミ
ングＴ2で文字データ"Ｂ"、受信データ書込信号の第３
のタイミングＴ3で文字データ"Ｃ"であったとすると、
最初のタイミングＴ1では、シフトレジスタ３の出力デ
ータが文字データ"Ａ"であり、シフトレジスタ１４の出
力データは文字データ"Ｃ"であるので、比較器１７から
は"Ｈ"レベルの一致信号ＳEQ3が出力されない。したが
って、アンドゲート１８からは"Ｈ"レベルの一致信号Ｓ
EQが出力されない。
【００１５】次に、第２のタイミングＴ2では、シフト
レジスタ３の出力データが文字データ"Ｂ"であり、シフ
トレジスタ１４の出力データは文字データ"Ｃ"であるの
で、比較器１７からは"Ｈ"レベルの一致信号ＳEQ3が出
力されない。また、シフトレジスタ４の出力データが文
字データ"Ａ"であり、シフトレジスタ１３の出力データ
は文字データ"Ｂ"であるので、比較器１６からも"Ｈ"レ
ベルの一致信号ＳEQ2が出力されない。したがって、ア
ンドゲート１８からは"Ｈ"レベルの一致信号Ｓ EQが出力
されない。
レジスタ３の出力データが文字データ"Ｂ"であり、シフ
トレジスタ１４の出力データは文字データ"Ｃ"であるの
で、比較器１７からは"Ｈ"レベルの一致信号ＳEQ3が出
力されない。また、シフトレジスタ４の出力データが文
字データ"Ａ"であり、シフトレジスタ１３の出力データ
は文字データ"Ｂ"であるので、比較器１６からも"Ｈ"レ
ベルの一致信号ＳEQ2が出力されない。したがって、ア
ンドゲート１８からは"Ｈ"レベルの一致信号Ｓ EQが出力
されない。
【００１６】次に、第３のタイミングＴ3では、シフト
レジスタ３の出力データが文字データ"Ｃ"であり、シフ
トレジスタ１４の出力データは文字データ"Ｃ"であるの
で、比較器１７からは"Ｈ"レベルの一致信号ＳEQ3が出
力される。また、シフトレジスタ４の出力データが文字
データ"Ｂ"であり、シフトレジスタ１３の出力データは
文字データ"Ｂ"であるので、比較器１６からも"Ｈ"レベ
ルの一致信号ＳEQ2が出力される。さらに、シフトレジ
スタ５の出力データが文字データ"Ａ"であり、シフトレ
ジスタ１２の出力データは文字データ"Ａ"であるので、
比較器１５からも"Ｈ"レベルの一致信号ＳEQ1が出力さ
れる。したがって、アンドゲート１８からは"Ｈ"レベル
の一致信号ＳEQが出力され、出力端子１９を介して図示
せぬＣＰＵ（中央処理装置）に供給される。これによ
り、図示せぬＣＰＵは、"Ｈ"レベルの一致信号ＳEQによ
り、特定の文字列（"ＡＢＣ"）を受信したことを検出し
て、例えば、トリガ機能を実行する。
レジスタ３の出力データが文字データ"Ｃ"であり、シフ
トレジスタ１４の出力データは文字データ"Ｃ"であるの
で、比較器１７からは"Ｈ"レベルの一致信号ＳEQ3が出
力される。また、シフトレジスタ４の出力データが文字
データ"Ｂ"であり、シフトレジスタ１３の出力データは
文字データ"Ｂ"であるので、比較器１６からも"Ｈ"レベ
ルの一致信号ＳEQ2が出力される。さらに、シフトレジ
スタ５の出力データが文字データ"Ａ"であり、シフトレ
ジスタ１２の出力データは文字データ"Ａ"であるので、
比較器１５からも"Ｈ"レベルの一致信号ＳEQ1が出力さ
れる。したがって、アンドゲート１８からは"Ｈ"レベル
の一致信号ＳEQが出力され、出力端子１９を介して図示
せぬＣＰＵ（中央処理装置）に供給される。これによ
り、図示せぬＣＰＵは、"Ｈ"レベルの一致信号ＳEQによ
り、特定の文字列（"ＡＢＣ"）を受信したことを検出し
て、例えば、トリガ機能を実行する。
【００１７】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述の実
施例においては、検出すべき特定の文字列を３文字（"
ＡＢＣ"）とした場合について述べたが、これに限ら
ず、検出すべき特定の文字列の列数は任意に設定し得
る。例えば、６文字からなる文字データ（例えば、"Ａ
ＢＣＤＥＦ"）を検出するようにすれば、検出精度を一
段と向上させることができる。ただし、検出すべき文字
列に対応させて、シフトレジスタの段数及び比較機の個
数を増やす必要がある。また、上述の実施例において
は、８ビットパラレル入出力のシフトレジスタを用いる
場合について説明したが、一段と高速化が要求される場
合には、１６ビット入出力のシフトレジスタを用いるよ
うにしても良い。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述の実
施例においては、検出すべき特定の文字列を３文字（"
ＡＢＣ"）とした場合について述べたが、これに限ら
ず、検出すべき特定の文字列の列数は任意に設定し得
る。例えば、６文字からなる文字データ（例えば、"Ａ
ＢＣＤＥＦ"）を検出するようにすれば、検出精度を一
段と向上させることができる。ただし、検出すべき文字
列に対応させて、シフトレジスタの段数及び比較機の個
数を増やす必要がある。また、上述の実施例において
は、８ビットパラレル入出力のシフトレジスタを用いる
場合について説明したが、一段と高速化が要求される場
合には、１６ビット入出力のシフトレジスタを用いるよ
うにしても良い。
【００１８】
【発明の効果】以上説明したように、この発明の文字列
受信検出回路は、マイクロプロセッサが文字列比較を行
うアルゴリズムと同様の処理をハードウェアで行うもの
なので、マイクロプロセッサの処理負担を軽減すること
ができる。したがって、簡単な構成で、高速データ通信
に容易に対応できる。また、マイクロプロセッサの処理
負担が軽減された分、他の処理を追加することができる
ので、高機能化を図ることができる。
受信検出回路は、マイクロプロセッサが文字列比較を行
うアルゴリズムと同様の処理をハードウェアで行うもの
なので、マイクロプロセッサの処理負担を軽減すること
ができる。したがって、簡単な構成で、高速データ通信
に容易に対応できる。また、マイクロプロセッサの処理
負担が軽減された分、他の処理を追加することができる
ので、高機能化を図ることができる。
【図１】この発明の一実施例である文字列受信検出回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
１，６〜８ データ入力端子 ２，９〜１１ 書込信号入力端子 ３〜５，１２〜１４ シフトレジスタ １５〜１７ 比較器 １８ アンドゲート １９ 出力端子
Claims (1)
- 【請求項１】 回線上を転送され、受信した通信データ
を順次シフトして出力する複数段のシフト手段と、 該シフト手段の段数に対応して設けられ、検出すべき特
定の文字列の各文字データと、前記シフト手段の各段の
出力データとをそれぞれ比較して、一致した場合に一致
信号を出力する複数の比較手段と、 これら比較手段からそれぞれ出力される前記一致信号に
基づいて、前記特定の文字列を検出したことを示す検出
信号を出力する検出手段とを具備してなることを特徴と
する文字列受信検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4346488A JPH06197155A (ja) | 1992-12-25 | 1992-12-25 | 文字列受信検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4346488A JPH06197155A (ja) | 1992-12-25 | 1992-12-25 | 文字列受信検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197155A true JPH06197155A (ja) | 1994-07-15 |
Family
ID=18383771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4346488A Pending JPH06197155A (ja) | 1992-12-25 | 1992-12-25 | 文字列受信検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197155A (ja) |
-
1992
- 1992-12-25 JP JP4346488A patent/JPH06197155A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06197155A (ja) | 文字列受信検出回路 | |
| JP3269415B2 (ja) | Ｃｒｃ演算回路 | |
| US6430198B1 (en) | Apparatus and method of reducing packet length count processing | |
| JP2002026885A (ja) | 同期パターン位置検出回路 | |
| JP3217993B2 (ja) | パリティチェック回路 | |
| US7539258B2 (en) | Audio data sync format detecting circuit | |
| JPH03272224A (ja) | 情報信号処理方法 | |
| JPH10111842A (ja) | 同期直列伝送データの受信装置 | |
| JP3052848B2 (ja) | フレーム同期保護回路 | |
| JP3266034B2 (ja) | 通信制御装置 | |
| JP3161174B2 (ja) | ボタン電話装置 | |
| JP2829043B2 (ja) | 転送ワード数決定方法及びその回路 | |
| JPH0651022A (ja) | 半導体装置のテスト方法 | |
| JPH05249190A (ja) | Ｌｓｉ用テスタ | |
| JPS62182958A (ja) | デ−タ入出力制御装置 | |
| JP3356153B2 (ja) | シリアル受信装置 | |
| JPH03102944A (ja) | 通信データ内の特定キャラクタ検出方式 | |
| JPH10111339A (ja) | Ｌｓｉ検査装置 | |
| JP2000259526A (ja) | シリアルインターフェース回路 | |
| JPH08102732A (ja) | フレーム同期回路 | |
| JPH04304541A (ja) | バスインタフェース回路 | |
| JP2003087223A (ja) | 誤り検出装置及び誤り検出方法 | |
| JP2000188591A (ja) | 受信データ誤り検出回路 | |
| JPS63205754A (ja) | デイジタル処理装置の内部バス拡張方式 | |
| JPH11163848A (ja) | 同期確立回路 |