JPH06197319A - 信号処理回路 - Google Patents

Abstract

(57)【要約】 【構成】 フィールド内内挿処理回路の垂直信号処理部
において、ＭＵＳＥ簡易デコード方式による映像信号を
得るための係数群とＭＵＳＥ／ＮＴＳＣ変換方式による
映像信号を得るための係数群とを設け、更にこれらの係
数群を切換えて出力することができる切換スイッチを設
ける。 【効果】 １つのフィールド内内挿処理回路をＭＵＳＥ
簡易デコーダおよびＭＵＳＥ／ＮＴＳＣコンバータの両
者に共通して使用することが可能となり、低コストが実
現する。また、ＭＵＳＥ簡易デコーダおよびＭＵＳＥ／
ＮＴＳＣコンバータの両機能を有するデコーダ装置に用
いた場合には、切換スイッチを切換えるだけで対応可能
なため回路構成が複雑にならない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号処理回路に関わり、
特にＭＵＳＥ（Multipule Sub-Nyquist sumpling encod
ing)方式により帯域圧縮された信号について所定のデコ
ード処理を行うＭＵＳＥ簡易デコーダ及びＭＵＳＥ／Ｎ
ＴＳＣコンバータ等に装備され、デコード処理の１つで
あるフィールド内内挿処理を行う信号処理回路に関する
ものである。

【０００２】

【従来の技術】衛星放送を利用したハイビジョン方式に
よる放送が実現化しているが、このハイビジョン方式で
伝送される信号の周波数帯域は従来の方式による衛星放
送のおよそ２チャンネル分が必要となるために、ＭＵＳ
Ｅ方式により帯域圧縮して伝送されるものである。

【０００３】このＭＵＳＥ方式により帯域圧縮されて伝
送された信号をデコード処理して所定方式の映像信号に
変換するデコーダ装置として、本来のＭＵＳＥ信号のデ
コード処理における動画処理に相当するフィールド内内
挿のみを用いて映像出力を得るＭＵＳＥ簡易デコーダ
や、ＭＵＳＥ信号を最終的にＮＴＳＣ方式の映像信号に
変換するＭＵＳＥ／ＮＴＳＣコンバータ等が知られてい
る。これらのデコーダ装置はその規模も比較的小さくま
た安価であるために、例えばこれらのデコーダ装置を内
蔵したモニタ装置、あるいは別体とされるこれらのデコ
ーダ装置をそのデコード方式に対応したモニタ装置に接
続することにより、ユーザーは手軽にハイビジョン放送
を楽しむことができる。

【０００４】ところで、ＭＵＳＥ方式においては所定の
画素をサブサンプリング（所定の画素を間引いてサンプ
リングを行う）する処理が行われているため、上記した
ＭＵＳＥ簡易デコーダ及びＭＵＳＥ／ＮＴＳＣコンバー
タにおいては、ＭＵＳＥ信号のデコード処理の１つとし
て、１フィールドごとにサブサンプルされたデータに基
づいて内挿処理を行うフィールド内内挿処理が行われる
が、この処理を行うフィールド内内挿処理部は、水平
（サンプル）方向の信号の内挿処理を行う水平信号処理
部および垂直（ライン）方向の信号の内挿処理を行う垂
直信号処理部からなる。

【０００５】そして、この垂直信号処理部は、高域信号
再生のための垂直方向の内挿処理を行う処理部と共に、
不用な雑音成分を除去するローパスフィルタにより構成
される。このローパスフィルタの通過帯域については、
ＭＵＳＥ簡易デコーダにおける映像信号出力時の走査線
数が1125本／フレームであるのに対し、ＭＵＳＥ／ＮＴ
ＳＣコンバータにおいては映像信号出力時の走査線数が
525 本／フレームであることから、ＣＲＴに対する走査
時の垂直周波数帯域が互いに異なるため、それぞれ最適
とされる設定値が異なる。

【０００６】ここで、図２及び図３を参照してＭＵＳＥ
簡易デコーダの垂直信号内挿処理について説明する図２
はＭＵＳＥ簡易デコーダのフィールド内内挿処理部にお
いて、垂直方向の信号処理を行う垂直信号処理部を示す
ブロック図であり、図に示すＩは入力端子で、Ａ／Ｄ変
換された後所定の処理が行われたＭＵＳＥ信号がデータ
として入力される。この場合には、16.2MH_z のレートで
入力端子Ｉに対して伝送される。また、１ａ〜１ｄはラ
イン遅延素子であり、それぞれが１ライン（1/1125×30
[sec] ）遅延された信号を出力する。この場合には、４
つのライン遅延素子を有することから、図に示すように
Ｔ₁〜Ｔ₅ の５つの垂直タップ出力が得られ、この５つ
のタップ出力に基づいて内挿処理が行われるものであ
る。２ａ〜２ｅは、ノイズ成分を除去するローパスフィ
ルタとしての係数器であり、各タップ出力に対して後述
する係数ａ₁ 〜ｃ₁ をそれぞれ荷重してサブサンプル処
理回路５に出力するものである。このサブサンプル処理
回路５では各係数器２ａ〜２ｅから出力されたサブサン
プルデータを加算して垂直方向の内挿信号を得る処理を
行うものであり、この後サブサンプル処理回路５より出
力されたデータは出力端子Ｏを介して、図示しない水平
方向の内挿処理を行う水平信号処理部に入力されること
となる。なお、Ｚ^-1〜Ｚ^-4はタップ出力Ｔ₂ 〜Ｔ₅ のそ
れぞれのデータ値を示している。

【０００７】図３は、図２のＭＵＳＥ簡易デコーダの垂
直信号処理部における垂直方向の内挿処理を概念的に示
す説明図である。図に示すＴ₁ 〜Ｔ₅ はライン遅延素子
１ａ〜１ｄよりそれぞれ出力されるタップ出力であり、
Ｓ₁ 〜Ｓ₅ は垂直方向における内挿処理が施されるべき
処理信号を示している。また、（ ）内のａ₁ 〜ｃ₁ は
係数器２ａ〜２ｅの有する係数を示す。この図は、例え
ば、奇数フィールド及び偶数フィールドにおいて各タッ
プ出力Ｔ₁ 〜Ｔ₅ に対して係数器２ａ〜２ｅにてそれぞ
れ後述する係数を荷重し、サブサンプル処理回路５でこ
れらのデータの和を算出することにより処理信号Ｓ₃ が
得られることを示している。

【０００８】このときの各タップ出力Ｔ₁ 〜Ｔ₅ に荷重
されるべき各係数（フィルタ特性）であるが、ＭＵＳＥ
簡易デコーダにおいては映像出力時の走査線数が1125本
／フレーム、つまり、ハイビジョン方式の走査線数とさ
れることから、フィルタ特性は垂直方向に対称であると
すると、タップ出力Ｔ₃ に対する係数を基準に、上下方
向に対称な値を取ることとなる。このため、図の（ ）
内に示すようにタップ出力Ｔ₁ 及びＴ₅ に対しては係数
ａ₁ 、タップ出力Ｔ₂ 及びＴ₄ に対しては係数ｂ₁ 、タ
ップ出力Ｔ₃ に対しては係数ｃ₁ を荷重させる。

【０００９】従って、図２に示すように垂直信号内挿処
理構成の場合は、係数器２ａ、２ｅはａ₁ 、係数器２
ｂ、２ｄはｂ₁ 、係数器２ｃはｃ₁ の係数を有して垂直
信号処理部が構成される。そして、これらの係数群によ
る伝達関数は、Ｚ^-1〜Ｚ^-4をタップ出力Ｔ₂ 〜Ｔ₅ のそ
れぞれのデータ値とした場合、 Ｈ₁ （Ｚ）＝ａ₁ ＋ｂ₁ Ｚ^-1＋ｃ₁ Ｚ^-2＋ｂ₁ Ｚ^-3＋ｃ₁ Ｚ^-4・・・（１） 但し、Ｚ^-1＝ｅｘｐ（−ｓＴ），Ｔ＝１／33750 ［ｓｅ
ｃ］で表される。従って、係数器２ａ〜２ｅにおける各
係数ａ₁ 、ｂ₁ 、及びｃ₁ を適切な値に設定すること
で、当該ＭＵＳＥ簡易デコーダにとって最適なフィルタ
特性が得られることとなる。

【００１０】次に、図４及び図５を参照してＭＵＳＥ／
ＮＴＳＣコンバータの垂直信号処理について説明する。
図４はＭＵＳＥ／ＮＴＳＣコンバータのフィールド内内
挿処理部において、垂直方向の信号処理を行う垂直信号
処理部を示すブロック図であり、３ａ〜３ｅ及び４ａ〜
４ｄは係数器であり、ａ₂ 〜ｅ₂ は後述する係数を示し
ている。また、Ｙ₁ 〜Ｙ₄ は切換スイッチであり、Ａ及
びＢは切換スイッチＹ₁ 〜Ｙ₄ と接続される端子を示し
ている。この場合も、４つのライン遅延素子１ａ〜１ｄ
を有することから分かるように、Ｔ₁ 〜Ｔ₅ の５つの垂
直タップ出力に基づいて内挿処理が行われるものであ
る。なお、図２と同様部分は同符号を付して説明を省略
する。

【００１１】また、図５はＭＵＳＥ／ＮＴＳＣコンバー
タの垂直信号処理部における垂直信号処理を概念的に示
す説明図であり、図に示すＴ₁ 〜Ｔ₅ は垂直タップ出力
を示し、Ｓ₁ 〜Ｓ₅ は垂直方向における内挿処理が施さ
れるべき処理信号を示している。（ ）内のａ₂ 〜ｅ₂
は後述する係数器３ａ〜３ｅ、及び４ａ〜４ｄの有する
係数を示す。

【００１２】この図は、例えば、奇数フィールドあるい
は偶数フィールドにおいて各タップ出力Ｔ₁ 〜Ｔ₅ に対
しそれぞれ所定値の係数を荷重し、サブサンプル処理回
路５でこれらのデータの和を算出することにより処理信
号Ｓ₃ が得られることを示している。

【００１３】ただし、この場合の各タップ出力Ｔ₁ 〜Ｔ
₅ に対する係数であるが、ＭＵＳＥ／ＮＴＳＣコンバー
タにおいては映像信号出力時の走査線数が525 本／フレ
ームであることからフィルタ特性は垂直方向に非対称と
なる。

【００１４】更に、ＭＵＳＥ／ＮＴＳＣコンバータにお
いてはフィールド内内挿処理の後段にてＭＵＳＥ方式の
走査形式である1125本 2:1インタレースからＮＴＳＣ方
式の走査形式である525 本 2:1インタレースへの変換が
行われるが、このときに垂直方向の画像相関性がフィー
ルドごとに変化してしまうことを避けるため、偶数、奇
数のフィールドごとに各タップ出力Ｔ₁ 〜Ｔ₅ に対する
係数群を反転させる必要がある。

【００１５】つまり、図５に示すように、奇数フィール
ドにおける内挿処理時においては、各タップ出力Ｔ₁ 、
Ｔ₂ 、Ｔ₃ 、Ｔ₄ 、Ｔ₅ に対して係数ａ₂ 、ｂ₂ 、ｃ
₂ 、ｄ₂ 、ｅ₂ をそれぞれ荷重させるとするならば、偶
数フィールドにおける内挿処理時においては、各タップ
出力Ｔ₁ 、Ｔ₂ 、Ｔ₃ 、Ｔ₄ 、Ｔ₅ に対して係数ｅ₂ 、
ｄ₂ 、ｃ₂ 、ｂ₂ 、ａ₂ をそれぞれ荷重させることとな
る。

【００１６】従って、ＭＵＳＥ／ＮＴＳＣコンバータの
垂直信号処理部における係数荷重部は、図４の破線内に
示すように、タップ出力Ｔ₁ に対しては係数ａ₂ を有す
る係数器３ａ及び係数ｅ₂ を有する係数器４ａが、タッ
プ出力Ｔ₂ に対しては係数ｂ₂ を有する係数器３ｂ及び
係数ｄ₂ を有する係数器４ｂが、タップ出力Ｔ₃ に対し
ては係数ｃ₂ を有する係数器３ｃが、タップ出力Ｔ₄ に
対しては係数ｄ₂ を有する係数器３ｄ及び係数ｂ₂ を有
する係数器４ｃが、タップ出力Ｔ₅ に対しては係数ｅ₂
を有する係数器３ｅ及び係数ａ₂ を有する係数器４ｄが
接続される。

【００１７】そして、垂直信号処理部が奇数フィールド
について内挿処理を行っている場合には切換スイッチ部
Ｙ₁ 〜Ｙ₄ が連動して端子Ａ側に切換えられ、一方、垂
直信号処理部が偶数フィールドについて処理を行ってい
る場合にはスイッチ部Ｙ₁ 〜Ｙ₄ が端子Ｂ側に連動して
切換えられるものである。また、タップ出力Ｔ₃ につい
ては奇数フィールド、偶数フィールドのどちらの処理を
行う場合も係数がｃ₂ とされ共通であるので、係数器３
ｃにより荷重が行われることとなる。

【００１８】これにより、タップ出力Ｔ₁ 〜Ｔ₅ に荷重
されるべき係数群は、奇数フィールドあるいは偶数フィ
ールド処理時に対応する設定に交互に切換えられること
となる。なお、フィールドごとの切換スイッチ部Ｙ₁ 〜
Ｙ₄ の切換えタイミングは、同期信号クロック等に基づ
くスイッチング動作や図示しない制御部の制御動作によ
り行われるものである。

【００１９】そして、これらの係数群による伝達関数
は、Ｚ^-1〜Ｚ^-4をタップ出力Ｔ₂ 〜Ｔ₅ のそれぞれのデ
ータ値とした場合、奇数フィールドの内挿処理時におい
ては、 Ｈ_2o（Ｚ）＝ａ₂ ＋ｂ₂ Ｚ^-1＋ｃ₂ Ｚ^-2＋ｄ₂ Ｚ^-3＋ｅ₂ Ｚ^-4・・・（２） 但し、Ｚ^-1＝ｅｘｐ（−ｓＴ），Ｔ＝１／33750 ［ｓｅ
ｃ］で表され、一方、偶数フィールドの内挿処理時にお
いては、 Ｈ_2e（Ｚ）＝ｅ₂ ＋ｄ₂ Ｚ^-1＋ｃ₂ Ｚ^-2＋ｂ₂ Ｚ^-3＋ａ₂ Ｚ^-4・・・（３） 但し、Ｚ^-1＝ｅｘｐ（−ｓＴ），Ｔ＝１／33750 ［ｓｅ
ｃ］で表されることとなる。そこで、係数器３ａ〜３ｅ
及び４ａ〜４ｄの有する各係数ａ₂ 〜ｅ₂ を適切な値に
設定することで、ＭＵＳＥ／ＮＴＳＣコンバータとして
最適なフィルタ特性が得られることとなる。

【００２０】

【発明が解決しようとする課題】上述のように、ＭＵＳ
Ｅ簡易デコーダとＭＵＳＥ／ＮＴＳＣコンバータでは、
垂直信号処理時におけるローパスフィルタの有するべき
特性、つまり各係数器の有する係数群が互いに異なる。

【００２１】このため、ＭＵＳＥ簡易デコーダとＭＵＳ
Ｅ／ＮＴＳＣコンバータにおいてはそれぞれ異なるフィ
ールド内内挿処理回路により構成される必要があるた
め、例えば、このフィールド内内挿処理回路を有して構
成されるＩＣチップ等の部品を共通化することができず
コスト高を招いていた。

【００２２】また、ＭＵＳＥ簡易デコーダとＭＵＳＥ／
ＮＴＳＣコンバータの両機能を有するデコーダ装置を構
成するような場合においても、両機能の特性に応じたフ
ィールド内内挿処理回路を設けねばならず、コスト高と
なるうえ、ＭＵＳＥ簡易デコーダとＭＵＳＥ／ＮＴＳＣ
コンバータ間の機能の切換えはその回路構成が複雑とな
るため困難であった。

【００２３】

【課題を解決するための手段】上記した問題を解決する
ため本発明は、例えば、ＭＵＳＥ簡易デコーダとＭＵＳ
Ｅ／ＮＴＳＣコンバータの両方式に応用可能なフィール
ド内内挿処理回路を構成することを目的とする。このた
め、ＭＵＳＥ方式により帯域圧縮された映像信号につい
て、少なくとも垂直方向の内挿処理を行う垂直信号処理
部を備え、フィールド内内挿処理を行う信号処理回路に
おいて、この垂直信号処理部は、ＭＵＳＥ簡易デコード
方式による映像信号を得るための係数群と、ＭＵＳＥ／
ＮＴＳＣ変換方式による映像信号を得るための係数群と
を有すると共に、ＭＵＳＥ簡易デコード方式による映像
信号を得るための係数群、あるいはＭＵＳＥ／ＮＴＳＣ
変換方式による映像信号を得るための係数群に切換えて
出力することが可能とされる切換スイッチを有して構成
されるものである。

【００２４】そして、上記のようにして構成された信号
処理回路を、ＭＵＳＥ簡易デコーダ、あるいはＭＵＳＥ
／ＮＴＳＣコンバータに装備する、又は、ＭＵＳＥ簡易
デコーダ及びＭＵＳＥ／ＮＴＳＣコンバータの両機能を
有するデコーダ装置に装備するものである。

【００２５】

【作用】係数器に対して切換スイッチを設け、ＭＵＳＥ
簡易デコード方式に適した係数群とＭＵＳＥ／ＮＴＳＣ
変換方式に適した係数群とを切換えて垂直信号処理部に
おけるローパスフィルタの特性を変更可能に構成するこ
とで、共通のフィールド内内挿処理回路をＭＵＳＥ簡易
デコーダ及びＭＵＳＥ／ＮＴＳＣコンバータに用いるこ
とができる。

【００２６】

【実施例】図１は本発明の実施例としてのフィールド内
内挿処理回路における垂直信号処理部を示すブロック図
であり、前述の図２及び図４と同様部分は同一符号を付
して説明を省略し、以下、本実施例の特徴とされる破線
で示す係数切換部について説明する。

【００２７】図の係数切換部に示される２ａ〜２ｅ、３
ａ〜３ｅ及び４ａ〜４ｄは係数器であり、ａ₁ 〜ｃ₁ 及
びａ₂ 〜ｅ₂ は各係数器の係数を示す。また、Ｙ₁ 〜Ｙ
₅ は切換スイッチ、Ａ〜Ｃは切換スイッチＹ₁ 〜Ｙ₅ と
接続される端子を示しており、この切換スイッチＹ₁ 〜
Ｙ₅ は端子Ａ〜Ｃのいづれかに対して連動して切換えら
れるものである。なお、係数器３ｃに接続された端子は
Ａ、Ｂ共通とされる。

【００２８】本実施例においても、前述の図２及び図４
と同様に４つのライン遅延素子１ａ〜１ｄを有すること
からＴ₁ 〜Ｔ₅ の５つの垂直タップ出力が得られる。そ
して、タップ出力Ｔ₁ に対しては係数器２ａ、３ａ、４
ａが、タップ出力Ｔ₂ に対しては係数器２ｂ、２ｂ、４
ｂが、タップ出力Ｔ₃ に対しては係数器２ｃ及び３ｃ
が、タップ出力Ｔ₄ に対しては係数器２ｄ、３ｄ、４ｃ
が、タップ出力Ｔ₅ に対しては係数器２ｅ、３ｅ、４ｄ
がそれぞれ接続される。

【００２９】そして、係数器２ａ〜２ｅは図３で説明し
たＭＵＳＥ簡易デコード方式における係数ａ₁ 〜ｃ₁ に
対応している。つまり、係数器２ａ、２ｅはａ₁ 、係数
器２ｂ、２ｄはｂ₁ 、係数器２ｃはｃ₁ の係数を有して
いる。一方、係数器３ａ〜３ｅは、図５で説明したＭＵ
ＳＥ／ＮＴＳＣ変換方式による奇数フィールド内挿処理
時における係数に対応し、同様に係数器４ａ〜４ｄは奇
数フィールド内挿処理時における係数に対応している。
つまり、係数器３ａ、３ｂ、３ｃ（奇数／偶数フィール
ド共通）、３ｄ、３ｅはそれぞれ係数ａ₂ 、ｂ₂ 、ｃ
₂ 、ｄ₂ 、ｅ₂ を有し、また、係数器４ａ、４ｂ、４
ｃ、４ｄはそれぞれ係数ｅ₂ 、ｄ₂ 、ｂ₂ 、ａ₂ を有し
て構成される。

【００３０】ここで、本実施例とされる図１の垂直信号
処理部を備えたフィールド内挿処理回路がＭＵＳＥ簡易
デコーダに用いられる場合について説明する。この場合
には、破線で示す係数切換部の切換スイッチＹ₁ 〜Ｙ₅
が全て端子Ｃに切換えられた状態で固定されることとな
る。これにより、実質的に図２と同様の回路構成となる
ため、本実施例のフィールド内挿処理回路はＭＵＳＥ簡
易デコーダ用のフィールド内挿処理回路として機能する
こととなる。

【００３１】次に、本実施例のフィールド内挿処理回路
がＭＵＳＥ／ＮＴＳＣコンバータに用いられる場合につ
いて説明する。この場合には、破線で示す係数切換部の
切換スイッチＹ₁ 〜Ｙ₅ が、垂直信号処理部が奇数フィ
ールドについて内挿処理を行っている際には切換スイッ
チＹ₁〜Ｙ₅ が端子Ａに対して切換えられ、偶数フィー
ルドについて内挿処理を行っている際には切換スイッチ
Ｙ₁ 〜Ｙ₅ が端子Ｂに対して切換えられるようフィール
ド内挿処理回路が構成されることとなる。

【００３２】ただし、係数器３ｃに接続された端子は
Ａ、Ｂ共通とされるため、切換スイッチＹ₃ については
係数器３ｃに対して常に固定して接続されていることと
なり、切換え動作は行われない。これは、図４及び図５
で説明したように、タップ出力Ｔ₃ に対しては、奇数フ
ィールド処理時及び偶数フィールド処理時においても荷
重されるべき係数はｃ₂とされる、つまり係数器３ｃに
より共通して荷重処理が行われることによる。

【００３３】なお、フィールドごとの切換スイッチ部Ｙ
₁ 〜Ｙ₅ の切換え動作は、図４で説明した場合と同様
に、例えば、同期信号やクロック等に基づいたスイッチ
ング動作や制御部により制御されるものである。

【００３４】これにより、本実施例のフィールド内内挿
処理回路における垂直信号処理部は、実質的に図４と同
様の回路構成となるため、ＭＵＳＥ／ＮＴＳＣコンバー
タのフィールド内内挿処理回路として機能するものであ
る。

【００３５】このように、本実施例のフィールド内内挿
処理回路はＭＵＳＥ簡易デコーダ及びＭＵＳＥ／ＮＴＳ
Ｃコンバータの両者に応用することが可能である。

【００３６】もちろん、本実施例のフィールド内内挿処
理回路がＭＵＳＥ簡易デコーダ及びＭＵＳＥ／ＮＴＳＣ
コンバータの両機能を有するデコーダ装置に対して用い
ることもできる。

【００３７】例えば、当該デコーダ装置がＭＵＳＥ簡易
デコーダとして機能する場合には、切換スイッチＹ₁ 〜
Ｙ₅ がすべて端子Ｃに切換えられた状態で固定される。
また、デコーダ装置がＭＵＳＥ／ＮＴＳＣコンバータと
して機能する場合には、フィールドごとの内挿処理タイ
ミングに従って切換スイッチＹ₁ 〜Ｙ₅ が端子Ａあるい
は端子Ｂに対して交互に切換えられることとなる。これ
らの切換スイッチＹ₁ 〜Ｙ₅ の切換動作は、例えば、マ
イクロコンピュータからなる制御部を設け、この制御部
による制御により行われるよう構成されるものである。

【００３８】このように、本実施例のフィールド内内挿
処理回路をＭＵＳＥ簡易デコーダ及びＭＵＳＥ／ＮＴＳ
Ｃコンバータの両者の機能を有して構成されるようなデ
コーダ装置に対して用いたような場合には、切換スイッ
チＹ₁ 〜Ｙ₅ を上述のように切換えるだけで両機能に対
応できるものである。なお、本実施例においては垂直５
タップ出力を基にフィールド内内挿処理を行っている
が、タップ出力数はこれに限定されないことはいうまで
もない。

【００３９】

【発明の効果】以上説明したように本発明の信号処理回
路は、フィールド内内挿処理回路の垂直信号処理部にお
いて、ＭＵＳＥ簡易デコーダおよびＭＵＳＥ／ＮＴＳＣ
コンバータのそれぞれのフィルタ特性に対応する係数群
を有する係数器、つまり、フィルタを設け、使用される
状況に応じてこれらの係数器をスイッチにより切換え可
能に構成したため、ＭＵＳＥ簡易デコーダ及びＭＵＳＥ
／ＮＴＳＣコンバータのどちらに対しても応用すること
が可能となる。

【００４０】このため、本発明の信号処理回路をＩＣチ
ップ化したような場合においては、この部品を共通して
用いることが可能となるため、低コスト化が実現すると
いう効果を有している。更に、本発明の信号処理回路を
ＭＵＳＥ簡易デコーダ及びＭＵＳＥ／ＮＴＳＣコンバー
タの両機能を有するデコーダ装置に用いたような場合に
も、切換スイッチによる切換え動作のみにより、それぞ
れの機能に対応したフィルタ特性に切換えることが可能
となるので、回路構成の複雑化を避けることができる。

【図面の簡単な説明】

【図１】本発明の実施例における信号処理回路の垂直信
号処理部を示すブロック図である。

【図２】ＭＵＳＥ簡易デコーダにおける垂直信号処理部
を示すブロック図である。

【図３】ＭＵＳＥ簡易デコーダの垂直信号処理部におけ
る処理動作を示す説明図である。

【図４】ＭＵＳＥ／ＮＴＳＣコンバータにおける垂直信
号処理部を示すブロック図である。

【図５】ＭＵＳＥ／ＮＴＳＣコンバータの垂直信号処理
部における処理動作を示す説明図である。

【符号の説明】

１ａ〜１ｄ ライン遅延素子 ２ａ〜２ｅ、３ａ〜３ｅ、４ａ〜４ｄ 係数器 Ｙ₁ 〜Ｙ₅ 切換スイッチ ５ サブサンプル処理回路 Ｔ₁ 〜Ｔ₅ タップ出力 Ａ〜Ｃ 端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 所定方式により帯域圧縮された映像信号
   について、少なくとも垂直方向の内挿処理を行う垂直信
   号処理部を備え、フィールド内内挿処理を行う信号処理
   回路において、 前記垂直信号処理部は、第１の方式による映像信号を得
   るための係数群と第２の方式による映像信号を得るため
   の係数群とを有すると共に、 第１の方式による映像信号を得るための係数群、あるい
   は第２の方式による映像信号を得るための係数群に切換
   えて出力することが可能とされる切換手段を有して構成
   されることを特徴とする信号処理回路。
2. 【請求項２】 前記第１の方式はＭＵＳＥ簡易デコード
   方式とされ、第２の方式はＭＵＳＥ／ＮＴＳＣ変換方式
   であることを特徴とする請求項１に記載の信号処理回
   路。
3. 【請求項３】 ＭＵＳＥ簡易デコーダに装備される、あ
   るいはＭＵＳＥ／ＮＴＳＣコンバータに装備されること
   を特徴とする請求項１あるいは請求項２に記載の信号処
   理回路。
4. 【請求項４】ＭＵＳＥ簡易デコーダ及びＭＵＳＥ／ＮＴ
   ＳＣコンバータの両機能を有するデコーダ装置に装備さ
   れることを特徴とする請求項１あるいは請求項２に記載
   の信号処理回路。