JPH061986B2 - ゲ−ト制御方式 - Google Patents
ゲ−ト制御方式Info
- Publication number
- JPH061986B2 JPH061986B2 JP60199266A JP19926685A JPH061986B2 JP H061986 B2 JPH061986 B2 JP H061986B2 JP 60199266 A JP60199266 A JP 60199266A JP 19926685 A JP19926685 A JP 19926685A JP H061986 B2 JPH061986 B2 JP H061986B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- extinguishing
- self
- arc
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 誘導加熱などに用いられる高周波電流形インバータのゲ
ート制御方式に関するもので、特にインバータを構成す
るスイッチング素子として、ゲートターンオフサイリス
タ（単にＧＴＯともいう）や静電誘導サイリスタ（単に
ＳＩＴＹともいう）などの自己消弧形サイリスタを用い
たものに適用される。
ート制御方式に関するもので、特にインバータを構成す
るスイッチング素子として、ゲートターンオフサイリス
タ（単にＧＴＯともいう）や静電誘導サイリスタ（単に
ＳＩＴＹともいう）などの自己消弧形サイリスタを用い
たものに適用される。
誘導加熱において使用される電流形インバータの負荷
は、加熱コイルと力率改善用コンデンサの並列共振回路
となるのが普通である。このようなインバータを進み力
率で運転すると、負荷電圧によりスイッチング素子に逆
電圧をかけて消弧させる、いわゆる自然転流を行うこと
ができる。
は、加熱コイルと力率改善用コンデンサの並列共振回路
となるのが普通である。このようなインバータを進み力
率で運転すると、負荷電圧によりスイッチング素子に逆
電圧をかけて消弧させる、いわゆる自然転流を行うこと
ができる。
スイッチング素子として自己消弧形素子を用いたものに
おいても、強制消弧のみでなくこの自然転流を併用する
とスイッチング損失を低減できることが報告されてい
る。（昭和60年電気学会全国大会No.514「ＳＩＴを用い
た電流形高周波誘導加熱装置」沢栄，赤木，難波江） この報告はスイッチング素子として静電誘導トランジス
タ（ＳＩＴ）を用いているが、本発明は自己消弧形サイ
リスタを用いて自然転流を併用するもので、特に強制消
弧のタイミングを運転状態に応じて自動調整する手段を
提供するものである。
おいても、強制消弧のみでなくこの自然転流を併用する
とスイッチング損失を低減できることが報告されてい
る。（昭和60年電気学会全国大会No.514「ＳＩＴを用い
た電流形高周波誘導加熱装置」沢栄，赤木，難波江） この報告はスイッチング素子として静電誘導トランジス
タ（ＳＩＴ）を用いているが、本発明は自己消弧形サイ
リスタを用いて自然転流を併用するもので、特に強制消
弧のタイミングを運転状態に応じて自動調整する手段を
提供するものである。
自己消弧形素子による誘導加熱用電流形インバータで自
然転流を利用するためには、２つのタイミングが重要に
なってくる。１つは負荷電圧に対してどの位相でスイッ
チング素子を点弧させるかということで、いわゆる転流
進み角θを何度にするかということであり、他の１つは
どの時点でスイッチング素子を強制消弧させるかという
ことである。
然転流を利用するためには、２つのタイミングが重要に
なってくる。１つは負荷電圧に対してどの位相でスイッ
チング素子を点弧させるかということで、いわゆる転流
進み角θを何度にするかということであり、他の１つは
どの時点でスイッチング素子を強制消弧させるかという
ことである。
本発明は、自己消弧形サイリスタを用いた電流形インバ
ータにおいて、前記２つのタイミングのうち後者のタイ
ミングを与える手段に関するものであるが、従来のよう
な技術は見うけられない。すなわち、本発明は強制消弧
のタイミングを与えるものであり、このタイミングが早
すぎると自然転流によるスイッチング損失低減の効果ガ
なくなり、遅すぎれば一時期ではあるが転流失敗の状態
になる恐れがある。
ータにおいて、前記２つのタイミングのうち後者のタイ
ミングを与える手段に関するものであるが、従来のよう
な技術は見うけられない。すなわち、本発明は強制消弧
のタイミングを与えるものであり、このタイミングが早
すぎると自然転流によるスイッチング損失低減の効果ガ
なくなり、遅すぎれば一時期ではあるが転流失敗の状態
になる恐れがある。
従って、最適な消弧のタイミングが存在するが、このタ
イミングは負荷電圧や負荷電流、素子特性などに依存し
て一定ではない。
イミングは負荷電圧や負荷電流、素子特性などに依存し
て一定ではない。
本発明は素子電流を観測することにより運転状態に応じ
た最適消弧タイミングを与える手段を提供するものであ
り、以下図面を用いて説明する。
た最適消弧タイミングを与える手段を提供するものであ
り、以下図面を用いて説明する。
第１図は本発明を適用する電流形インバータの主回路構
成図であり、100は直流電流源で直流電圧源１と直流リ
アクトル２から構成される。３〜６は自己消弧形サイリ
スタで、ここではＳＩＴＹの例で示してある。700は負
荷装置で誘導加熱コイル８と力率改善用コンデンサ７を
並列接続して構成される。４個のＳＩＴＹ３〜６は単相
ブリッジ回路を構成し、その直流側端子には直流電流源
100が接続され、その交流側端子には負荷装置700が接続
されている。
成図であり、100は直流電流源で直流電圧源１と直流リ
アクトル２から構成される。３〜６は自己消弧形サイリ
スタで、ここではＳＩＴＹの例で示してある。700は負
荷装置で誘導加熱コイル８と力率改善用コンデンサ７を
並列接続して構成される。４個のＳＩＴＹ３〜６は単相
ブリッジ回路を構成し、その直流側端子には直流電流源
100が接続され、その交流側端子には負荷装置700が接続
されている。
９，10は電流検出器でそれぞれＳＩＴＹ３，５のアノー
ド電流を検出するものであるが、後述のようにアノード
の逆電流のみを検出できればよく、順電流時には飽和し
てもかまわないため、安価な交流変流器（ＡＣＣＴ）が
使用できる。
ド電流を検出するものであるが、後述のようにアノード
の逆電流のみを検出できればよく、順電流時には飽和し
てもかまわないため、安価な交流変流器（ＡＣＣＴ）が
使用できる。
このようにしてＳＩＴＹ３，５のアノード逆電流を検出
し、これらアノード逆電流の状況によって、それぞれの
ＳＩＴＹ３〜６を消弧するためのゲート信号を与えるも
のである。
し、これらアノード逆電流の状況によって、それぞれの
ＳＩＴＹ３〜６を消弧するためのゲート信号を与えるも
のである。
第４図は第１図および後述の第２図，第５図制御回路の
各部波形図であり、(イ)はＳＩＴＹ３，６のゲート信号
の基となるパルス、(ロ)はＳＩＴＹ４，５のゲート信号
の基となるパルスを示す。(イ),(ロ)波形の立ち上がり時
にＳＩＴＹ３，６または４，５が点弧される。(ハ)はＳ
ＩＴＹ３，６のアノード電流iA1、(ニ)はＳＩＴＹ４，５
のアノード電流iA2を示す。(ホ)は負荷装置700の電圧
V0、(ヘ)はＳＩＴＹ３のアノード〜カソード間電圧VAKで
ある。
各部波形図であり、(イ)はＳＩＴＹ３，６のゲート信号
の基となるパルス、(ロ)はＳＩＴＹ４，５のゲート信号
の基となるパルスを示す。(イ),(ロ)波形の立ち上がり時
にＳＩＴＹ３，６または４，５が点弧される。(ハ)はＳ
ＩＴＹ３，６のアノード電流iA1、(ニ)はＳＩＴＹ４，５
のアノード電流iA2を示す。(ホ)は負荷装置700の電圧
V0、(ヘ)はＳＩＴＹ３のアノード〜カソード間電圧VAKで
ある。
時刻t1においてＳＩＴＹ３，６が点弧され、直流電流源
100→電流検出器９→ＳＩＴＹ３→負荷装置700→ＳＩＴ
Ｙ６→直流電流源100の経路で直流電流源100から負荷70
0へ電流を供給している。
100→電流検出器９→ＳＩＴＹ３→負荷装置700→ＳＩＴ
Ｙ６→直流電流源100の経路で直流電流源100から負荷70
0へ電流を供給している。
進み力率とするため、負荷電圧V0が正極性の時点t2でＳ
ＩＴＹ４，５を点弧させる。時点t2のタイミングは力率
を定め、自然転流と強制消弧の割合を定める重要なもの
であり、フェイズロックループ回路などを用いた各種の
方法があるが、本発明の主旨ではないので詳述するのは
避ける。
ＩＴＹ４，５を点弧させる。時点t2のタイミングは力率
を定め、自然転流と強制消弧の割合を定める重要なもの
であり、フェイズロックループ回路などを用いた各種の
方法があるが、本発明の主旨ではないので詳述するのは
避ける。
時刻t3でＳＩＴＹ４，５を点弧させると、負荷電圧V0が
正極性のため、ＳＩＴＹ３，６の電流iA1は配線インダ
クタンスや負荷電圧V0で定まる傾斜で減少し、ＳＩＴＹ
４、５へ転流する。
正極性のため、ＳＩＴＹ３，６の電流iA1は配線インダ
クタンスや負荷電圧V0で定まる傾斜で減少し、ＳＩＴＹ
４、５へ転流する。
時刻t3においてＳＩＴＹ３，６の電流iA1は零となる
が、ＳＩＴＹ３を例にとると引き続き、負荷装置700→
ＳＩＴＹ３→電流検出器９→電流検出器10→ＳＩＴＹ５
→負荷装置700の経路でＳＩＴＹに電流が流れる。
が、ＳＩＴＹ３を例にとると引き続き、負荷装置700→
ＳＩＴＹ３→電流検出器９→電流検出器10→ＳＩＴＹ５
→負荷装置700の経路でＳＩＴＹに電流が流れる。
ＳＩＴＹ３のこの逆電流はＳＩＴＹ３内部のキャリアが
一掃されるまで続き、時刻t4において零となる。この逆
電流の期間ＳＩＴＹ５の電流iA2は第４図(ニ)に示すごと
く定常直流電流以上のピーク値を示す。時刻t4以後はＳ
ＩＴＹ３が消弧するため、第４図(ヘ)にアノード〜カソ
ード間電圧VAKとして示すごとく、負荷電圧V0がアノー
ド〜カソード間に印加される。
一掃されるまで続き、時刻t4において零となる。この逆
電流の期間ＳＩＴＹ５の電流iA2は第４図(ニ)に示すごと
く定常直流電流以上のピーク値を示す。時刻t4以後はＳ
ＩＴＹ３が消弧するため、第４図(ヘ)にアノード〜カソ
ード間電圧VAKとして示すごとく、負荷電圧V0がアノー
ド〜カソード間に印加される。
ところで、ＳＩＴＹ３はゲートに逆電流を流すことによ
り強制消弧させることができるが、どの時点でこれを行
うかが問題となる。第４図の時刻t2から時刻t3までの間
では、自然転流を行っている途中で正方向アノード電流
を遮断することになり、スイッチング損失を増大させ
る。時刻t4以後では、転流進み角θが小さく自然転流の
みでは消弧しきれない場合、転流失敗状態となり正常な
動作が望めない。
り強制消弧させることができるが、どの時点でこれを行
うかが問題となる。第４図の時刻t2から時刻t3までの間
では、自然転流を行っている途中で正方向アノード電流
を遮断することになり、スイッチング損失を増大させ
る。時刻t4以後では、転流進み角θが小さく自然転流の
みでは消弧しきれない場合、転流失敗状態となり正常な
動作が望めない。
従って、本発明ではアノード逆電流を検出することによ
り、時刻t3〜t4において強制消弧させることが主旨であ
る。時刻t3の場合には遮断電流が零のためスイッチング
損失は少なく、ＳＩＴＹ内部の余剰キャリアは負荷電圧
V0によるアノード逆電流とゲート逆電流の双方により一
掃される。時刻t4の場合には自然転流を100％利用して
おり、自然転流で消弧しきれなかった分のみが強制消弧
される。
り、時刻t3〜t4において強制消弧させることが主旨であ
る。時刻t3の場合には遮断電流が零のためスイッチング
損失は少なく、ＳＩＴＹ内部の余剰キャリアは負荷電圧
V0によるアノード逆電流とゲート逆電流の双方により一
掃される。時刻t4の場合には自然転流を100％利用して
おり、自然転流で消弧しきれなかった分のみが強制消弧
される。
第２図は第４図の時刻t3において強制消弧させるための
制御回路の一実施例を示す回路図で、21は電流検出器で
あり第１図の電流検出器９を表している。22は電流検出
器21の負荷抵抗、23,24はダイオード、25はJ/Kフリップ
フロップ、26は制御回路電源である。
制御回路の一実施例を示す回路図で、21は電流検出器で
あり第１図の電流検出器９を表している。22は電流検出
器21の負荷抵抗、23,24はダイオード、25はJ/Kフリップ
フロップ、26は制御回路電源である。
J/Kフリップフロップは少なくともＪおよびＫ入力端子
Ｊ，Ｋ、クロック入力端子Ｃ、セット，リセット入力端
子Ｓ，Ｒ、出力端子Ｑを持ち、その真理値表の一部を第
３図に示す。第３図の１行目は、入力端子Ｓ，Ｒが０で
入力端子Ｊも０の状態でクロック入力端子Ｃが立ち上が
ると、出力端子Ｑが入力端子Ｊと同一の０となることを
示し、２行目は入力端子Ｓが１で入力端子Ｒが０ならば
出力端子Ｑがセットされて１となることを示している。
Ｊ，Ｋ、クロック入力端子Ｃ、セット，リセット入力端
子Ｓ，Ｒ、出力端子Ｑを持ち、その真理値表の一部を第
３図に示す。第３図の１行目は、入力端子Ｓ，Ｒが０で
入力端子Ｊも０の状態でクロック入力端子Ｃが立ち上が
ると、出力端子Ｑが入力端子Ｊと同一の０となることを
示し、２行目は入力端子Ｓが１で入力端子Ｒが０ならば
出力端子Ｑがセットされて１となることを示している。
次に第２図回路の動作を説明する。電流検出器21にはＡ
ＣＣＴを使用しているが、その１次側に図示方向の電
流、すなわちＳＩＴＹ３の正方向のアノード電流が流れ
ると、２次側に図示方向の電流が流れダイオード23が導
通する。従って、J/Kフリップフロップ25のクロック入
力端子Ｃの電圧はこの期間ほぼ零である。
ＣＣＴを使用しているが、その１次側に図示方向の電
流、すなわちＳＩＴＹ３の正方向のアノード電流が流れ
ると、２次側に図示方向の電流が流れダイオード23が導
通する。従って、J/Kフリップフロップ25のクロック入
力端子Ｃの電圧はこの期間ほぼ零である。
ＳＩＴＹ３に逆方向アノード電流が流れると、電流検出
器21の２次側に図示と逆方向の電流が流れ、これは負荷
抵抗22を通過する。負荷抵抗22の抵抗値を高く選んでお
けば、J/Kフリップフロップ25のクロック入力端子Ｃの
電圧は直ちに高電位となるが、ダイオード24のためにほ
ぼ制御回路電源26に電圧にクランプされる。第４図(ト)
にこのJ/Kフリップフロップ25のクロック入力端子Ｃの
端子電圧を示す。
器21の２次側に図示と逆方向の電流が流れ、これは負荷
抵抗22を通過する。負荷抵抗22の抵抗値を高く選んでお
けば、J/Kフリップフロップ25のクロック入力端子Ｃの
電圧は直ちに高電位となるが、ダイオード24のためにほ
ぼ制御回路電源26に電圧にクランプされる。第４図(ト)
にこのJ/Kフリップフロップ25のクロック入力端子Ｃの
端子電圧を示す。
クロック入力端子Ｃの電圧が立ち上がる時刻t3におい
て、出力端子Ｑは入力端子Ｊが０Ｖに接続されているた
め０となる。一方入力端子Ｓには第４図(イ)のパルスが
入力されており、出力端子Ｑは入力端子Ｓが１となる時
刻t1において１となる。出力端子Ｑの波形を第４図(リ)
に示す。
て、出力端子Ｑは入力端子Ｊが０Ｖに接続されているた
め０となる。一方入力端子Ｓには第４図(イ)のパルスが
入力されており、出力端子Ｑは入力端子Ｓが１となる時
刻t1において１となる。出力端子Ｑの波形を第４図(リ)
に示す。
出力端子Ｑ出力が１のときＳＩＴＹ３に点弧信号を、０
のとき消弧信号を送るように構成しておけば、時刻t3に
おいてＳＩＴＹ３は強制消弧され、本発明の目的を達す
ることができる。
のとき消弧信号を送るように構成しておけば、時刻t3に
おいてＳＩＴＹ３は強制消弧され、本発明の目的を達す
ることができる。
第５図は第４図の時刻t4において強制消弧させるための
制御回路の一実施例を示す回路図で、第２図と同一の符
号は同一部分を示し、51は否定回路である。第２図回路
と異なる点は、電流検出器21の２次側とJ/Kフリップフ
ロップ25のクロック入力端子Ｃの間に否定回路51を置い
たことで、これによりクロック端子Ｃの電圧波形は第４
図(チ)に示すごとくなり、時刻t4において立ち上がる。
従って、出力端子Ｑの波形は第４図(ヌ)に示すごとく、
時刻t1において立ち上がることは先の実施例と同様であ
るが、０となるのは時刻t3ではなく時刻t4となる。
制御回路の一実施例を示す回路図で、第２図と同一の符
号は同一部分を示し、51は否定回路である。第２図回路
と異なる点は、電流検出器21の２次側とJ/Kフリップフ
ロップ25のクロック入力端子Ｃの間に否定回路51を置い
たことで、これによりクロック端子Ｃの電圧波形は第４
図(チ)に示すごとくなり、時刻t4において立ち上がる。
従って、出力端子Ｑの波形は第４図(ヌ)に示すごとく、
時刻t1において立ち上がることは先の実施例と同様であ
るが、０となるのは時刻t3ではなく時刻t4となる。
先の実施例と同様に、出力端子Ｑ出力が１のときＳＩＴ
Ｙ３に点弧信号を、０のとき消弧信号を送るようにして
おけば、時刻t4においてＳＩＴＹ３は強制消弧され、本
発明の目的を達することができる。
Ｙ３に点弧信号を、０のとき消弧信号を送るようにして
おけば、時刻t4においてＳＩＴＹ３は強制消弧され、本
発明の目的を達することができる。
以上、両実施例共にＳＩＴＹ３を例にとり説明したが、
ＳＩＴＹ６はＳＩＴＹ３と同一のゲート信号でよく、Ｓ
ＩＴＹ４，５は電流検出器10を用いて同様に行うことが
できる。また、全ＳＩＴＹに個別の電流検出器を設け、
各素子独自に消弧させることも可能である。
ＳＩＴＹ６はＳＩＴＹ３と同一のゲート信号でよく、Ｓ
ＩＴＹ４，５は電流検出器10を用いて同様に行うことが
できる。また、全ＳＩＴＹに個別の電流検出器を設け、
各素子独自に消弧させることも可能である。
以上詳細に説明したように、本発明によれば、自己消弧
形サイリスタによる電流形インバータにおいて、運転状
態の如何にかかわらず自然転流を有効に利用して、スイ
ッチング損失を低減させる強制消弧のタイミングを得る
ことが簡単にでき、効率の向上および装置の簡素化に効
果があり、特に誘導加熱などに用いられる高周波電流形
インバータに好適である。
形サイリスタによる電流形インバータにおいて、運転状
態の如何にかかわらず自然転流を有効に利用して、スイ
ッチング損失を低減させる強制消弧のタイミングを得る
ことが簡単にでき、効率の向上および装置の簡素化に効
果があり、特に誘導加熱などに用いられる高周波電流形
インバータに好適である。
第１図は本発明を適用する電流形インバータの主回路構
成図、第２図および第５図は本発明のそれぞれ別の実施
例を示す制御回路図、第３図はこれらの実施例に用いる
J/Kフリップフロップの真理値図表、第４図は本発明に
適用した電流形インバータおよび制御回路の各部波形図
である。 １……直流電圧源、２……直流リアクトル、３〜６……
自己消弧形サイリスタ、７……コンデンサ、８……誘導
加熱コイル、9,10,21……電流検出器、22……抵抗、23,
24……ダイオード、25……J/Kフリップフロップ、26…
…制御回路電源、51……否定回路、100……直流電流
源、700……負荷装置。
成図、第２図および第５図は本発明のそれぞれ別の実施
例を示す制御回路図、第３図はこれらの実施例に用いる
J/Kフリップフロップの真理値図表、第４図は本発明に
適用した電流形インバータおよび制御回路の各部波形図
である。 １……直流電圧源、２……直流リアクトル、３〜６……
自己消弧形サイリスタ、７……コンデンサ、８……誘導
加熱コイル、9,10,21……電流検出器、22……抵抗、23,
24……ダイオード、25……J/Kフリップフロップ、26…
…制御回路電源、51……否定回路、100……直流電流
源、700……負荷装置。
Claims (3)
- 【請求項１】直流電流源と、この両端に直流側端子を接
続された自己消弧形サイリスタより成る単相ブリッジ回
路と、該ブリッジ回路の交流側端子に接続された並列共
振回路から成る負荷装置とから構成される電流形インバ
ータにおいて、前記自己消弧形サイリスタのうち少なく
とも交互に点弧する２個のアノード逆電流を検出する複
数個の電流検出器を設け、これら自己消弧形サイリスタ
のアノード逆電流を検出することにより消弧のためのゲ
ート信号を自己消弧形サイリスタに与えることを特徴と
するゲート制御方式。 - 【請求項２】アノード逆電流が流れ始めたことを検出す
ることにより消弧のためのゲート信号を自己消弧形サイ
リスタに与えることを特徴とする特許請求の範囲第１項
記載のゲート制御方式。 - 【請求項３】アノード逆電流が流れ終ったことを検出す
ることにより消弧のためのゲート信号を自己消弧形サイ
リスタに与えることを特徴とする特許請求の範囲第１項
記載のゲート制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199266A JPH061986B2 (ja) | 1985-09-09 | 1985-09-09 | ゲ−ト制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199266A JPH061986B2 (ja) | 1985-09-09 | 1985-09-09 | ゲ−ト制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6260474A JPS6260474A (ja) | 1987-03-17 |
| JPH061986B2 true JPH061986B2 (ja) | 1994-01-05 |
Family
ID=16404929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60199266A Expired - Fee Related JPH061986B2 (ja) | 1985-09-09 | 1985-09-09 | ゲ−ト制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061986B2 (ja) |
-
1985
- 1985-09-09 JP JP60199266A patent/JPH061986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6260474A (ja) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4146827A (en) | Four-quadrant current-regulated energization of d.c. motor using pulse-width modulation | |
| US4146921A (en) | Power control or conversion apparatus | |
| CA1120102A (en) | Gate controlling apparatus for a thyristor valve | |
| JPS6142512B2 (ja) | ||
| US4019117A (en) | Circuit arrangement for an inverter | |
| JPS6147070B2 (ja) | ||
| JPH061986B2 (ja) | ゲ−ト制御方式 | |
| US6504738B2 (en) | Freewheeling current conduction in welding power supply | |
| JPS63133499A (ja) | 螢光灯の調光装置および半導体スイッチ | |
| US3218541A (en) | Polyphase electrical converter equipment | |
| JPS637428Y2 (ja) | ||
| SU1108585A1 (ru) | Преобразователь переменного напр жени в посто нное | |
| SU951617A1 (ru) | Двухканальное устройство дл управлени двухфазным двигателем переменного тока | |
| JPS58204722A (ja) | 電流制御装置 | |
| JPS62189972A (ja) | 自己消弧形サイリスタのゲ−ト駆動方式 | |
| SU961035A1 (ru) | Низковольтный источник питани с защитой | |
| SU740137A1 (ru) | Источник питани электромагнитов протонного синхротрона | |
| JPH022388B2 (ja) | ||
| JPS58123378A (ja) | 回復回路 | |
| JPS586391B2 (ja) | インバ−タソウチ | |
| JP2543993B2 (ja) | 灯火断芯検出装置 | |
| SU756579A1 (ru) | Преобразователь постоянного напряжения в переменное1 2 | |
| SU869043A1 (ru) | Бесконтактный переключатель | |
| JPS6056389B2 (ja) | サイリスタブリツジ回路の運転方式 | |
| JPS6347071B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |