JPH0620006A - Computer aided design system for printed board - Google Patents
Computer aided design system for printed boardInfo
- Publication number
- JPH0620006A JPH0620006A JP4197866A JP19786692A JPH0620006A JP H0620006 A JPH0620006 A JP H0620006A JP 4197866 A JP4197866 A JP 4197866A JP 19786692 A JP19786692 A JP 19786692A JP H0620006 A JPH0620006 A JP H0620006A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- specified
- signal line
- frequency
- pattern length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 プリント基板配線パターンのうち信号伝送ス
ピード（周波数）の規定がある信号線の配線パターン長
を自動的にチェックする。
【構成】 論理接続データ１０に対し、予め周波数の規
定がある信号線にその周波数を指定しておく。そしてチ
ェック時にこの周波数に対応する配線パターン長を変換
部１３で算出する。処理部１４で、周波数が指定された
信号線を抽出し、この指定周波数に対応する最大配線パ
ターン長と、実際の配線パターン長とを比較チェックす
る。
(57) [Abstract] [Purpose] Automatically check the wiring pattern length of the signal line of the printed circuit board wiring pattern for which the signal transmission speed (frequency) is specified. [Structure] With respect to the logical connection data 10, the frequency is specified in advance in a signal line having a prescribed frequency. Then, at the time of checking, the conversion unit 13 calculates the wiring pattern length corresponding to this frequency. The processing unit 14 extracts a signal line having a designated frequency, and compares and checks the maximum wiring pattern length corresponding to the designated frequency with the actual wiring pattern length.
Description
【０００１】[0001]
【技術分野】本発明はプリント基板ＣＡＤシステムに関
し、特にＣＡＤ技法により生成されたプリント基板上の
実装配線パターンの接続データをチェックするプリント
基板ＣＡＤシステムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board CAD system, and more particularly to a printed circuit board CAD system for checking connection data of a mounting wiring pattern on a printed circuit board generated by a CAD technique.
【０００２】[0002]
【従来技術】論理回路を表わす論理接続データから生成
されたプリント基板実装配線パターンを示す接続データ
をチェックする場合、例えば配線パターン長をチェック
する場合、人手により行っているのが現状である。2. Description of the Related Art At present, when checking connection data indicating a printed circuit board mounting wiring pattern generated from logical connection data representing a logic circuit, for example, checking a wiring pattern length, it is currently performed manually.
【０００３】すなわち、ある信号線に対して流れる信号
の伝送スピード（周波数）が予め定められている場合、
この規定周波数に対して定まる配線パターン長を算出
し、この算出パターン長以下に実際の配線長がとられて
いるかどうかのチェックを全て人手により行っているの
である。That is, when the transmission speed (frequency) of a signal flowing to a certain signal line is predetermined,
The wiring pattern length determined with respect to this specified frequency is calculated, and all checks are performed manually to determine whether the actual wiring length is less than or equal to this calculated pattern length.
【０００４】そのために、多大なチェック工数が必要で
あり、また１００％の品質保証は不可能であるので、設
計品質の向上は望めないことになる。For this reason, a large number of man-hours for checking are required, and 100% quality guarantee is impossible, so that improvement in design quality cannot be expected.
【０００５】[0005]
【発明の目的】そこで、本発明はこの様な従来のものの
問題点を解消すべくなされたものであって、その目的と
するところは、配線パターン長のチェックを自動的に行
うようにしてチェック工数の削減及び設計品質の向上を
可能としたプリント基板ＣＡＤシステムを提供すること
にある。SUMMARY OF THE INVENTION Therefore, the present invention has been made to solve the problems of the conventional ones, and the purpose thereof is to automatically check the wiring pattern length. It is intended to provide a printed circuit board CAD system capable of reducing man-hours and improving design quality.
【０００６】[0006]
【発明の構成】本発明によるプリント基板ＣＡＤシステ
ムは、流れる信号の伝送スピードが規定された信号線に
対して予めその規定伝送スピードを指定した論理接続デ
ータを格納したデータファイルと、前記論理接続データ
から得られたプリント基板上の実装配線パターンを示す
実装接続データを格納したデータファイルと、これ等両
データファイルからデータを入力して、伝送スピードが
指定された前記信号線を前記論理接続データから抽出す
る手段と、この抽出された信号線の実際の配線長を測定
する手段と、指定伝送スピードに対応する配線長を算出
する手段と、この算出された配線長と前記実際の配線長
とを比較する手段とを含むことを特徴とする。The printed circuit board CAD system according to the present invention includes a data file in which logical connection data in which a specified transmission speed of a flowing signal is specified in advance is stored for a signal line in which the specified transmission speed is stored, The data file that stores the mounting connection data indicating the mounting wiring pattern on the printed circuit board obtained from the above, and data from these data files are input, and the signal line with the specified transmission speed is input from the logical connection data. Means for extracting, means for measuring the actual wiring length of the extracted signal line, means for calculating the wiring length corresponding to the specified transmission speed, and the calculated wiring length and the actual wiring length And means for comparing.
【０００７】[0007]
【実施例】以下に、本発明の実施例について図面を用い
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００８】図１は本発明の実施例のシステムブロック
図である。論理接続データファイル１０は論理回路をデ
ータ化して格納したデータファイルであり、実装接続デ
ータファイル１１はこの論理回路をプリント基板上に実
際に実装して組立てるときの接続配線パターン等を含む
データファイルであり、これ等データファイル１０，１
１の各データはＣＡＤ技法により生成されている。FIG. 1 is a system block diagram of an embodiment of the present invention. The logical connection data file 10 is a data file in which a logic circuit is converted into data and stored, and the mounting connection data file 11 is a data file including a connection wiring pattern when the logic circuit is actually mounted and assembled on a printed circuit board. Yes, these data files 10, 1
Each data of 1 is generated by the CAD technique.
【０００９】入力部１２は両データファイル１０，１１
を夫々入力して変換部１３へ渡すものである。この変換
部１３は信号線の規定伝送スピード（周波数）に対して
定まる配線パターン長を算出するものであって、規定周
波数を配線パターン長に変換する機能を有している。The input unit 12 uses both data files 10, 11
Are input and passed to the conversion unit 13. The conversion unit 13 is for calculating a wiring pattern length determined for a specified transmission speed (frequency) of the signal line, and has a function of converting the specified frequency into a wiring pattern length.
【００１０】処理部１４は変換部１３により算出変換さ
れた配線パターン長とパターン長演算部１５により得ら
れた実際の配線パターン長とを比較して、その正当性を
判断するものである。そして、この判断結果の可否は出
力部１６により出力されるようになっている。The processing section 14 compares the wiring pattern length calculated and converted by the converting section 13 with the actual wiring pattern length obtained by the pattern length calculating section 15 to judge its validity. Then, the output of the determination result is whether or not the determination result is acceptable.
【００１１】図２はプリント基板の回路図をデータ化し
た論理接続データファイル１０内のイメージ図である。
また、図３はその論理接続データを基にしてプリント基
板上に実際に配線を行った場合の配線イメージ図であ
る。FIG. 2 is an image diagram in the logical connection data file 10 in which the circuit diagram of the printed circuit board is converted into data.
FIG. 3 is a wiring image diagram when wiring is actually performed on the printed circuit board based on the logical connection data.
【００１２】図２に示す如く、流れる信号の周波数の規
定が必要な信号線名Ａ−１〜Ａ−５に対して、夫々指定
周波数１５０ＭＨz が予め付与されている。これによ
り、プリント基板のコネクタ２〜６とＩＣ１の０１〜０
５ピンとの各間の配線２０〜６０は、夫々１５０ＭＨz
の信号が伝送される信号線であって、それに対応した配
線パターン長以下の長さとなることが必要であることが
分る。As shown in FIG. 2, a designated frequency of 150 MHz is given to each of the signal line names A-1 to A-5 for which the frequency of the flowing signal is required to be specified. As a result, the connectors 2 to 6 of the printed circuit board and 01 to 0 of the IC1
Wirings 20 to 60 between the 5th pin and 150th pin are 150 MHz each
It can be seen that the signal line for transmitting the signal is required to have a length equal to or shorter than the corresponding wiring pattern length.
【００１３】実際の配線パターンは図３に示す如くなっ
ているものとする。例えば、コネクタ２とＩＣ１の０１
ピンとの間の配線は、表面配線パターン２１と裏面配線
パターン２２とからなり、他の配線についても同様であ
るとする。尚、８及び９はスルーホールである。It is assumed that the actual wiring pattern is as shown in FIG. For example, connector 2 and 01 of IC1
The wiring between the pins is composed of the front surface wiring pattern 21 and the back surface wiring pattern 22, and the same applies to the other wirings. In addition, 8 and 9 are through holes.
【００１４】変換部１３はこの規定周波数を全て読込ん
で、これ等規定周波数に対する最大配線パターン長を算
出する。規定周波数を最大配線パターン長に算出変換す
る方法は比例変換等の方法が用いられるが、要は配線材
料や配線パターン厚さ，幅等のパラメータが定まれば、
規定周波数から最大配線パターン長は一義的に決定され
るものである。The conversion unit 13 reads all the specified frequencies and calculates the maximum wiring pattern length for these specified frequencies. A method such as proportional conversion is used as a method for calculating and converting the specified frequency into the maximum wiring pattern length. In short, if parameters such as wiring material, wiring pattern thickness and width are determined,
The maximum wiring pattern length is uniquely determined from the specified frequency.
【００１５】また、処理部１４は規定周波数が予め付与
された信号線を全て抽出する。この抽出された信号線の
配線パターンと変換部１３で算出された最大配線パター
ン長とはパターン長演算部１５へ供給される。このパタ
ーン長演算部１５では、配線パターン（２１，２２）の
物理的配線パターン長を算出し、この算出結果と対応す
る最大配線パターン長とを比較する。Further, the processing unit 14 extracts all the signal lines to which the specified frequency has been given in advance. The extracted wiring pattern of the signal line and the maximum wiring pattern length calculated by the conversion unit 13 are supplied to the pattern length calculation unit 15. The pattern length calculator 15 calculates the physical wiring pattern length of the wiring patterns (21, 22) and compares the calculation result with the corresponding maximum wiring pattern length.
【００１６】この比較結果は処理部１４へ入力され正当
性が判断される。すなわち、最大配線パターン長以下で
信号配線が行われているかどうかが判定され、その結果
が出力部１６により出力される。The result of this comparison is input to the processing unit 14 to judge its validity. That is, it is determined whether or not the signal wiring is performed within the maximum wiring pattern length, and the result is output by the output unit 16.
【００１７】[0017]
【発明の効果】以上述べた如く、本発明によれば、プリ
ント基板上の配線パターンのうち流れる信号の伝送スピ
ードの規定がある信号線について自動的にその配線パタ
ーン長を算出してチェックを行うようにしたので、チェ
ック工数が不要となると共に、設計品質も向上するとい
う効果がある。As described above, according to the present invention, the wiring pattern length is automatically calculated and checked for the signal lines of the wiring patterns on the printed circuit board for which the transmission speed of the flowing signal is regulated. As a result, the number of checking steps is not required, and the design quality is improved.
【図１】本発明の実施例のシステムブロック図である。FIG. 1 is a system block diagram of an embodiment of the present invention.
【図２】論理接続データのイメージ例を示す図である。FIG. 2 is a diagram showing an example of an image of logical connection data.
【図３】プリント基板実装接続データのイメージ例を示
す図である。FIG. 3 is a diagram showing an example of an image of printed circuit board mounting connection data.
１０ 論理接続データファイル １１ 実装接続データファイル １３ 変換部 １４ 処理部 １５ パターン長演算部 10 logical connection data file 11 mounting connection data file 13 conversion unit 14 processing unit 15 pattern length calculation unit
Claims (1)
信号線に対して予めその規定伝送スピードを指定した論
理接続データを格納したデータファイルと、前記論理接
続データから得られたプリント基板上の実装配線パター
ンを示す実装接続データを格納したデータファイルと、
これ等両データファイルからデータを入力して、伝送ス
ピードが指定された前記信号線を前記論理接続データか
ら抽出する手段と、この抽出された信号線の実際の配線
長を測定する手段と、指定伝送スピードに対応する配線
長を算出する手段と、この算出された配線長と前記実際
の配線長とを比較する手段とを含むことを特徴とするプ
リント基板ＣＡＤシステム。1. A data file in which logical connection data in which a specified transmission speed is specified is stored in advance for a signal line in which a transmission speed of a flowing signal is specified, and mounting on a printed circuit board obtained from the logical connection data. A data file that stores mounting connection data indicating the wiring pattern,
A means for inputting data from these two data files to extract the signal line having a specified transmission speed from the logical connection data, and a means for measuring the actual wiring length of the extracted signal line, A printed circuit board CAD system comprising: means for calculating a wiring length corresponding to a transmission speed; and means for comparing the calculated wiring length with the actual wiring length.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197866A JPH0620006A (en) | 1992-07-01 | 1992-07-01 | Computer aided design system for printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197866A JPH0620006A (en) | 1992-07-01 | 1992-07-01 | Computer aided design system for printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620006A true JPH0620006A (en) | 1994-01-28 |
Family
ID=16381640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197866A Pending JPH0620006A (en) | 1992-07-01 | 1992-07-01 | Computer aided design system for printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620006A (en) |
-
1992
- 1992-07-01 JP JP4197866A patent/JPH0620006A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004021766A (en) | Electronic circuit design method and computer program | |
| US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
| US20080244484A1 (en) | Circuit design verification system, method and medium | |
| US6581196B2 (en) | Automated crosstalk identification system | |
| US20010044709A1 (en) | Noise countermeasure determination method and apparatus and storage medium | |
| JPH0620006A (en) | Computer aided design system for printed board | |
| JPH09274623A (en) | Transmission line simulation system and transmission line simulation method using the same | |
| CN111914355B (en) | Method, device and terminal equipment for determining stress factor of rail vehicle welding structure | |
| JP2003030250A (en) | Printed circuit board design man-hour estimation system and estimation program | |
| JPH0594498A (en) | Printed circuit board cad system | |
| JP2004287585A (en) | Method and system for verifying card design | |
| JPH04245572A (en) | Printed board cad system | |
| US7313509B2 (en) | Simulation method and apparatus, and computer-readable storage medium | |
| JPH05274392A (en) | Layout compaction system | |
| JPH04243486A (en) | Cad system for printed wiring board | |
| JPH03118665A (en) | Design rule checking method | |
| JP3977522B2 (en) | Crosstalk noise constraint verification system | |
| JP3027962B2 (en) | Wiring capacity evaluation method and wiring capacity evaluation system | |
| JP3265384B2 (en) | Logic simulation method and logic simulation device used therefor | |
| JPH03212769A (en) | Balanced transmission wiring checking system | |
| JPS6126243A (en) | Output device for circuit connection check of lsi artwork data | |
| JP2970220B2 (en) | Circuit board noise filter insertion method | |
| JP2887452B2 (en) | Via cost information display device for connection between components in printed circuit board design equipment | |
| JP2002063227A (en) | Noise analysis method and apparatus, storage medium, and computer program | |
| JPH0589202A (en) | Layout pattern generator |