JPH06201799A - Pseudo-fault control device - Google Patents
Pseudo-fault control deviceInfo
- Publication number
- JPH06201799A JPH06201799A JP5017096A JP1709693A JPH06201799A JP H06201799 A JPH06201799 A JP H06201799A JP 5017096 A JP5017096 A JP 5017096A JP 1709693 A JP1709693 A JP 1709693A JP H06201799 A JPH06201799 A JP H06201799A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- pseudo
- circuit
- fault
- occurrence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 疑似的に故障の発生を実現する機能および当
該疑似故障情報の伝達機能を持ち、ハードウェアシステ
ム外に設けた制御部から遠隔制御可能な疑似故障発生制
御装置を提供する。
【構成】 ハードウェアシステム1を構成する電子回路
パッケージ2内に、この電子回路パッケージ内の正常回
路信号を強制的に変化させて故障回路信号とする故障発
生部を設け、ハードウェアシステム1外に制御部3を故
障指示情報伝達用のシリアルインタフェース20を介し
て接続し、制御部3から故障発生部位,故障発生内容,
故障発生時刻,故障継続時間,故障発生間隔を指定可能
としたことを特徴としている。
(57) [Abstract] [Purpose] To provide a pseudo-fault occurrence control device that has a function for realizing pseudo-fault occurrence and a function for transmitting the pseudo-fault information, and that can be remotely controlled from a control unit provided outside the hardware system. provide. [Structure] A failure generation unit for forcibly changing a normal circuit signal in the electronic circuit package into a failure circuit signal is provided in an electronic circuit package 2 that constitutes the hardware system 1, and is provided outside the hardware system 1. The control unit 3 is connected via the serial interface 20 for transmitting fault instruction information, and the control unit 3 causes the fault occurrence site, the fault occurrence content,
The feature is that the failure occurrence time, failure duration, and failure occurrence interval can be specified.
Description
【0001】[0001]
【産業上の利用分野】本発明は、電子回路パッケージか
ら構成されるハードウェアシステムに対し、故障を疑似
的に発生させ、故障検出動作,故障通知動作,故障発生
時のハードウェアシステムの制御動作に関する試験およ
び、システム操作要員の訓練等のために用いる疑似故障
発生制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention artificially causes a failure in a hardware system composed of an electronic circuit package, and performs a failure detection operation, a failure notification operation, and a control operation of the hardware system when a failure occurs. The present invention relates to a pseudo-fault occurrence control device used for the test and training of system operating personnel.
【0002】[0002]
【従来の技術】従来、疑似的に故障を発生し、故障時の
動作試験を行う方式としては次の2つがあった(NTT
技術ジャーナル 1992.10 )。2. Description of the Related Art Conventionally, there have been the following two methods as a method of artificially causing a failure and performing an operation test at the time of failure (NTT).
Technical Journal 1992.10).
【0003】第1の方式としては、ハードウェアシステ
ムの設計時にシステム内に疑似故障発生を指示伝達する
手段、疑似故障を発生する手段を組み込んでおく方式。The first method is a method of incorporating a means for instructing and transmitting a pseudo-fault occurrence and a means for generating a pseudo-fault in the system when designing a hardware system.
【0004】第2の方式としては、ハードウェアシステ
ム作成後、疑似的に故障を発生する手段として、回路出
力の切断,短絡を設定するスイッチを組み込み、試験の
都度手動でスイッチを操作し、疑似故障を設定する方
式。In the second method, after a hardware system is created, a switch for setting disconnection or short circuit of a circuit output is incorporated as a means for artificially generating a failure, and the switch is manually operated each time a test is performed to simulate the failure. A method of setting a fault.
【0005】[0005]
【発明が解決しようとする課題】前記第1の方式は、ハ
ードウェアシステムに、疑似故障試験終了後は不要とな
る疑似故障の発生制御用の部品やソフトウェアを組み込
んでおく必要があるため、システム価格の上昇、システ
ム信頼性の低下を招くという欠点を有する。SUMMARY OF THE INVENTION The first method is a system in which a hardware system needs to be incorporated with parts and software for controlling occurrence of a pseudo-fault that is unnecessary after the end of the pseudo-fault test. It has the drawback of increasing the price and decreasing the system reliability.
【0006】前記第2の方式は、疑似故障を発生する手
段を組み込むため、スイッチの新設,既存回路パターン
の切断・変更,スイッチへの配線付加を含む電子回路パ
ッケージ改造が必要となる。多層配線基板に高密度実装
した電子回路パッケージでは、前記のような回路パッケ
ージ上の配線パターンの追加変更や、新たにスイッチ等
の回路部品を搭載する場所を確保することが困難という
欠点を有する。Since the second method incorporates means for generating a pseudo-fault, it is necessary to remodel the electronic circuit package including new installation of switches, cutting / changing of existing circuit patterns, and wiring addition to the switches. The electronic circuit package densely mounted on the multilayer wiring board has a drawback that it is difficult to additionally change the wiring pattern on the circuit package and to secure a place for mounting a new circuit component such as a switch.
【0007】さらに、疑似故障発生部位を変更するに
は、その都度電子回路パッケージを取り出し、スイッチ
を手動で切り換えて故障部位,故障発生内容を切り換え
る必要があり、迅速な故障発生部位の変更,試験の自動
化,故障発生継続時間の指定等詳細な故障内容の指定が
困難という欠点を有する。Further, in order to change the pseudo failure occurrence part, it is necessary to take out the electronic circuit package each time and manually switch the switch to change the failure part and the failure occurrence content. It has the drawback that it is difficult to specify detailed failure details such as automation of, and specification of failure occurrence duration.
【0008】本発明の目的は、複数の電子回路パッケー
ジから構成されるハードウェアシステムにおいて、疑似
的に故障の発生を実現する機能および当該疑似故障情報
の伝達機能を持ち、ハードウェアシステム外に設けた制
御部から遠隔制御することにより、疑似的に様々な故障
状態を発生する機能を実現する疑似故障発生制御装置を
提供することにある。An object of the present invention is to provide, in a hardware system composed of a plurality of electronic circuit packages, a function of realizing a pseudo failure occurrence and a function of transmitting the pseudo failure information, which is provided outside the hardware system. Another object of the present invention is to provide a pseudo failure generation control device which realizes a function of pseudo various failure states by remote control from a control unit.
【0009】[0009]
【課題を解決するための手段】本発明にかかる疑似故障
発生制御装置は、電子回路パッケージ内に設けられた疑
似故障起動により前記電子回路パッケージ内の正常回路
信号を強制的に変化させ故障回路信号とする故障発生部
と、前記ハードウェアシステム外に設置され疑似故障情
報を前記故障発生部に指示する制御部と、前記故障発生
部と制御部とを接続する故障指示情報伝達用のシリアル
インタフェースとを有するものである。SUMMARY OF THE INVENTION A pseudo-fault occurrence control device according to the present invention forcibly changes a normal circuit signal in an electronic circuit package by a pseudo-fault activation provided in the electronic circuit package. A fault generating unit, a control unit installed outside the hardware system for instructing the fault generating unit of pseudo fault information, and a serial interface for transmitting fault instruction information connecting the fault generating unit and the control unit. Is to have.
【0010】[0010]
【作用】本発明においては、電子回路パッケージ内の回
路の切断・変更を行わず、強制的に故障発生部の出力
を、電子回路パッケージ内の回路に接続することで疑似
故障発生機能が実現され、かつ疑似故障指示情報伝達機
能を有するシリアルインタフェースを介して制御部を組
み合わせることで、外部からの遠隔制御により様々な疑
似故障を発生する機能が実現される。According to the present invention, the pseudo failure generating function is realized by forcibly connecting the output of the failure generating section to the circuit in the electronic circuit package without cutting or changing the circuit in the electronic circuit package. By combining the control units via the serial interface having the pseudo failure instruction information transmitting function, the function of generating various pseudo failures by remote control from the outside is realized.
【0011】[0011]
【実施例】図1は本発明の一実施例の構成を示すブロッ
ク図である。1はハードウェアシステム、2は電子回路
パッケージを示し、この実施例では電子回路パッケージ
2は1個のみ示した。10は故障発生部、11は前記故
障発生部10内の疑似故障発生回路、12は故障発生内
容の選択回路、13は故障発生部位の選択回路、14は
故障継続時間・発生間隔の指定回路、15は故障発生時
刻の指定回路、16は故障情報受信回路である。20は
故障指示情報伝達用のシリアルインタフェースである。
また、30は制御部、31は前記制御部30内の故障情
報送信回路、32はパーソナルコンピュータ、Qは前記
故障発生内容の選択回路12が指定する故障発生内容、
Sは前記疑似故障発生回路11の起動信号Pnは正常回
路信号,Paは異常回路信号である。1 is a block diagram showing the configuration of an embodiment of the present invention. Reference numeral 1 denotes a hardware system, 2 denotes an electronic circuit package, and only one electronic circuit package 2 is shown in this embodiment. Reference numeral 10 is a failure generation unit, 11 is a pseudo failure generation circuit in the failure generation unit 10, 12 is a failure occurrence content selection circuit, 13 is a failure occurrence site selection circuit, 14 is a failure continuation time / occurrence interval designation circuit, Reference numeral 15 is a failure occurrence time designation circuit, and 16 is a failure information receiving circuit. Reference numeral 20 is a serial interface for transmitting failure instruction information.
Further, 30 is a control unit, 31 is a failure information transmission circuit in the control unit 30, 32 is a personal computer, Q is the failure occurrence content designated by the failure occurrence content selection circuit 12,
S is an activation signal Pn of the pseudo fault generating circuit 11, a normal circuit signal, and Pa is an abnormal circuit signal.
【0012】次に、図1の本発明の1枚の電子回路パッ
ケージの場合の実施例の動作例を説明する。Next, an operation example of the embodiment in the case of the one electronic circuit package of the present invention shown in FIG. 1 will be described.
【0013】制御部30のパーソナルコンピュータ32
より、故障発生部位,故障発生内容,故障継続時間,故
障発生間隔,故障発生時刻を指示する疑似故障情報を故
障情報転送回路31に送る。故障情報転送回路31は故
障発生部10内の故障情報受信回路16に故障指示情報
伝達用のシリアルインタフェース20を通して当該指示
情報を転送する。A personal computer 32 of the control unit 30
Then, the pseudo failure information indicating the failure occurrence site, the failure occurrence content, the failure continuation time, the failure occurrence interval, and the failure occurrence time is sent to the failure information transfer circuit 31. The failure information transfer circuit 31 transfers the instruction information to the failure information reception circuit 16 in the failure generation unit 10 through the serial interface 20 for transmitting failure instruction information.
【0014】故障発生部10において故障情報受信回路
16は受信した情報を故障発生時刻の指定回路15,故
障継続時間・発生間隔の指定回路14,故障発生部位の
選択回路13,故障発生内容の選択回路12に転送す
る。故障発生時刻の指定回路15は指定された故障発生
時刻になると疑似故障を起動する。In the failure generation unit 10, the failure information receiving circuit 16 receives the received information from the failure occurrence time designation circuit 15, the failure duration / occurrence interval designation circuit 14, the failure occurrence site selection circuit 13, and the failure occurrence contents selection. Transfer to circuit 12. The failure occurrence time designation circuit 15 activates a pseudo failure at the designated failure occurrence time.
【0015】起動信号Sは、故障発生部位の選択回路1
3で指定された疑似故障発生回路11に伝えられる。疑
似故障発生回路11は故障発生内容Qの選択回路12で
指定された信号状態に強制的に電子回路パッケージ2内
の回路出力である正常回路信号Pnを変化させ故障回路
信号Paとする。The start-up signal S is the selection circuit 1 for the failure occurrence site.
3 is transmitted to the pseudo fault generating circuit 11 designated by 3. The pseudo-fault generating circuit 11 forcibly changes the normal circuit signal Pn, which is the circuit output in the electronic circuit package 2, to the signal state designated by the selection circuit 12 of the fault occurrence content Q to be the fault circuit signal Pa.
【0016】故障継続時間・発生間隔の指定回路14で
指定された故障継続時間,故障発生間隔に従い、疑似故
障発生回路11は強制的に回路出力を変化させ、継続時
間が終了すると強制的な回路出力変化を停止する。According to the failure duration time and the failure occurrence interval designated by the failure duration time / occurrence interval designating circuit 14, the pseudo failure occurrence circuit 11 forcibly changes the circuit output, and when the duration time ends, the circuit is forced. Stop output change.
【0017】このような構成とすることで、ハードウェ
アシステム1の電子回路パッケージ2に故障発生部10
を故障指示情報伝達用のシリアルインタフェース20を
介して接続し、故障発生部位,故障発生内容,故障発生
時刻,故障継続時間,故障発生間隔を指定可能な複雑な
疑似故障発生を制御部30から遠隔制御により、自動的
に行う効果を持つ。With such a configuration, the failure generating unit 10 is provided in the electronic circuit package 2 of the hardware system 1.
Is connected via a serial interface 20 for transmitting fault instruction information, and a complex pseudo-fault occurrence in which a fault occurrence site, a fault occurrence content, a fault occurrence time, a fault continuation time, and a fault occurrence interval can be designated is remote from the control unit 30. It has the effect of being automatically controlled.
【0018】強制的に電子回路出力を変化させる手段、
つまり故障発生部10のデジタル回路の場合の実施例を
図2に示す。図2において、11Aはトライステート出
力回路、2Aは正常回路信号が印加されるバッファであ
り、その他は図1と同じである。Means for forcibly changing the electronic circuit output,
That is, FIG. 2 shows an embodiment in the case of the digital circuit of the failure generating unit 10. In FIG. 2, 11A is a tri-state output circuit, 2A is a buffer to which a normal circuit signal is applied, and others are the same as in FIG.
【0019】疑似故障発生回路11として、電子回路パ
ッケージ2内で使用されている回路出力素子(バッファ
2A)よりも強力な電圧,電流出力能力を持ち、出力レ
ベルをH,L,ハイインピーダンス状態が可能なトライ
ステート出力回路11Aを使用する。トライステート出
力回路11Aは通常ハイインピーダンス状態としてお
き、起動信号Sが入ると、故障発生内容の選択回路12
が指示する故障内容Q(デジタル回路の場合、Hレベル
固定,Lレベル固定のいずれか)を出力する。電子回路
パッケージ2の回路出力素子であるバッファ2Aの状態
とトライステート出力回路11Aの出力が競合した場
合、トライステート出力回路11Aの出力の方が強力な
ため、トライステート出力回路11Aの出力に合わせて
強制的に電子回路パッケージ2の出力を変化させる効果
を持つ。The pseudo fault generating circuit 11 has a stronger voltage and current output capability than the circuit output element (buffer 2A) used in the electronic circuit package 2, and has output levels of H, L and high impedance. A possible tri-state output circuit 11A is used. The tri-state output circuit 11A is normally set to a high impedance state, and when the start signal S is input, the failure occurrence content selection circuit 12 is selected.
The failure content Q (fixed at H level or fixed at L level in the case of digital circuit) is output. When the state of the buffer 2A which is the circuit output element of the electronic circuit package 2 and the output of the tri-state output circuit 11A compete with each other, the output of the tri-state output circuit 11A is stronger, so that the output of the tri-state output circuit 11A is adjusted to the output of the tri-state output circuit 11A. This has the effect of forcibly changing the output of the electronic circuit package 2.
【0020】疑似故障発生時に素子の劣化を防ぐため、
電流制限機能を設けた強制的な疑似故障発生の実施例を
図3に示す。図3において、G1,G2はナンドゲー
ト、Ry1,Ry2はリレー、ry1,ry2はそれら
の接点、Rは電流制限用の抵抗器、Vccは電源を示
す。In order to prevent deterioration of the element when a pseudo failure occurs,
FIG. 3 shows an example of forcible occurrence of a pseudo fault provided with a current limiting function. In FIG. 3, G1 and G2 are NAND gates, Ry1 and Ry2 are relays, ry1 and ry2 are their contacts, R is a current limiting resistor, and Vcc is a power supply.
【0021】疑似故障発生回路11として、リレーRy
1,Ry2を用いる。通常これらのリレーはOFF状態
としておき、起動信号Sが入力および、故障発生内容の
選択回路の出力で指定される故障内容の指定により、当
該疑似故障を発生させるリレーRy1またはRy2をO
Nにする。リレー回路には電流制限用の抵抗器Rを設け
ておき、最大強制駆動電流を制限する。As the pseudo fault generating circuit 11, a relay Ry is used.
1 and Ry2 are used. Normally, these relays are kept in the OFF state, and the relay Ry1 or Ry2 that causes the pseudo-fault is turned on by inputting the activation signal S and designating the failure content designated by the output of the failure content selection circuit.
Set to N. A current limiting resistor R is provided in the relay circuit to limit the maximum forced drive current.
【0022】このような機能を持つ疑似故障発生回路1
1をハードウェアシステム1に接続することで、ハード
ウェアシステム1の電子回路パッケー2ジ内回路の切断
・変更を伴う改造なしに、故障発生部位,故障発生内
容,故障発生時刻,故障継続時間,故障発生間隔を指定
可能な複雑な疑似故障発生を行う効果を持つ。Pseudo-fault generating circuit 1 having such a function
By connecting 1 to the hardware system 1, the failure occurrence portion, the failure occurrence content, the failure occurrence time, the failure continuation time, without the modification involving disconnection / change of the circuit in the electronic circuit package 2 of the hardware system 1, It has the effect of generating complex pseudo-faults that can specify the fault occurrence interval.
【0023】以上述べた実施例は1枚の電子回路パッケ
ージ2において疑似故障を発生する方式であるが、故障
指示情報伝達用のシリアルインタフェース20をバス形
式とする方式、あるいは故障情報送信回路31を複数設
け個々の電子回路パッケージ2に対しシリアルインタフ
ェース20を接続する方式を採用することで、複数の電
子回路パッケージ2に対し疑似故障を発生させることが
できる。Although the embodiment described above is a system in which a pseudo fault is generated in one electronic circuit package 2, a system in which the serial interface 20 for transmitting fault instruction information is in a bus form or a fault information transmitting circuit 31 is used. By adopting the method of connecting the serial interface 20 to each of the plurality of electronic circuit packages 2, a pseudo failure can be generated in the plurality of electronic circuit packages 2.
【0024】[0024]
【発明の効果】本発明は以上詳細に説明したように電子
回路パッケージ内に設けられた疑似故障起動により前記
電子回路パッケージ内の正常回路信号を強制的に変化さ
せ故障回路信号とする故障発生部と、前記ハードウェア
システム外に設置され疑似故障情報を前記故障発生部に
指示する制御部と、前記故障発生部と制御部とを接続す
る故障指示情報伝達用のシリアルインタフェースとを有
するハードウェアシステム内の電子回路パッケージの回
路パターンの切断・変更なしに、疑似的に様々な疑似故
障を発生する機能を組み込むことが可能となり、様々な
疑似故障発生を遠隔地点から制御でき、さらに疑似故障
に関する試験の自動化・効率化を実現できる利点があ
る。As described in detail above, according to the present invention, the fault generating section forcibly changing the normal circuit signal in the electronic circuit package into the fault circuit signal by the pseudo-fault activation provided in the electronic circuit package. And a hardware system having a control unit installed outside the hardware system for instructing the failure generation unit to provide pseudo failure information, and a serial interface for transmitting failure instruction information that connects the failure generation unit and the control unit. Without cutting / changing the circuit pattern of the electronic circuit package inside, it is possible to incorporate the function to generate various pseudo faults in a pseudo manner, and it is possible to control various pseudo fault occurrences from a remote location, and further test for pseudo faults. There is an advantage that automation and efficiency can be realized.
【図1】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
【図2】図1中の故障発生部の実施例を示す回路図であ
る。FIG. 2 is a circuit diagram showing an embodiment of a failure generating unit in FIG.
【図3】図1中の故障発生部の他の実施例を示す回路図
である。FIG. 3 is a circuit diagram showing another embodiment of the failure generating unit in FIG.
10 故障発生部 11 疑似故障発生回路 12 故障発生内容の選択回路 13 故障部位選択回路 14 故障継続時間・発生間隔の指定回路 15 故障発生時刻の指定回路 16 故障情報受信回路 20 故障指示情報伝達用のシリアルインタフェース 30 制御部 31 故障情報送信回路 32 パーソナルコンピュータ Q 故障発生内容 S 故障発生回路の起動信号 Pn 正常回路信号 Pa 異常回路信号 10 Failure Generation Section 11 Pseudo-Failure Generation Circuit 12 Failure Generation Content Selection Circuit 13 Failure Part Selection Circuit 14 Failure Duration / Interval Designation Circuit 15 Failure Occurrence Time Designation Circuit 16 Failure Information Receiving Circuit 20 For Failure Instruction Information Transmission Serial interface 30 Control unit 31 Failure information transmission circuit 32 Personal computer Q Failure occurrence content S Failure occurrence circuit start signal Pn Normal circuit signal Pa Abnormal circuit signal
Claims (1)
るハードウェアシステムにおける疑似故障発生制御装置
であって、前記電子回路パッケージ内に設けられた疑似
故障起動により前記電子回路パッケージ内の正常回路信
号を強制的に変化させ故障回路信号とする故障発生部
と、前記ハードウェアシステム外に設置され疑似故障情
報を前記故障発生部に指示する制御部と、前記故障発生
部と制御部とを接続する故障指示情報伝達用のシリアル
インタフェースとを有することを特徴とする疑似故障発
生制御装置。1. A pseudo fault occurrence control device in a hardware system composed of a plurality of electronic circuit packages, wherein a normal circuit signal in the electronic circuit package is activated by a pseudo fault activation provided in the electronic circuit package. A failure generation unit that is forcibly changed into a failure circuit signal, a control unit that is installed outside the hardware system and that instructs the failure generation unit with pseudo failure information, and a failure that connects the failure generation unit and the control unit. A pseudo-fault occurrence control device having a serial interface for transmitting instruction information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017096A JPH06201799A (en) | 1993-01-07 | 1993-01-07 | Pseudo-fault control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017096A JPH06201799A (en) | 1993-01-07 | 1993-01-07 | Pseudo-fault control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06201799A true JPH06201799A (en) | 1994-07-22 |
Family
ID=11934478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5017096A Pending JPH06201799A (en) | 1993-01-07 | 1993-01-07 | Pseudo-fault control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06201799A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021196511A (en) * | 2020-06-15 | 2021-12-27 | 一般社団法人日本自動車整備振興会連合会 | Blower fan simulator |
-
1993
- 1993-01-07 JP JP5017096A patent/JPH06201799A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021196511A (en) * | 2020-06-15 | 2021-12-27 | 一般社団法人日本自動車整備振興会連合会 | Blower fan simulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110979393A (en) | Programmable logic control system applied to subway train | |
| JP2009255808A (en) | Communication control device, vehicle control device, and simulator | |
| JP3395032B2 (en) | Switchboard switchgear and operation monitoring control system | |
| JPH06201799A (en) | Pseudo-fault control device | |
| JPH0785562B2 (en) | Failure detection method between communication devices | |
| KR20000040686A (en) | Dual system of lan line | |
| JP3401985B2 (en) | Control communication system | |
| JP2907075B2 (en) | Cable wiring connection monitoring method | |
| JP3472891B2 (en) | Control communication system | |
| JP3279738B2 (en) | Standby system normality confirmation method | |
| JP3894839B2 (en) | Signal security system testing equipment | |
| JP2002014703A (en) | Plant control device | |
| JPH0659701A (en) | Switching control system | |
| JP2003348887A (en) | Test system for motor driver | |
| JP3134779B2 (en) | Packet simulator having transmission sequence switching function | |
| JPH0470839B2 (en) | ||
| JPH05274174A (en) | Method and device for generation of pseudo fault | |
| JPH05290926A (en) | Circuit for monitoring loose-out of connector | |
| JPH01111248A (en) | Constitution changing system for data processing system | |
| JP2002009884A (en) | Line fault generating system | |
| JPH0875809A (en) | relay | |
| JPH07319510A (en) | Load control system using multiplex transmission | |
| KR20000016259U (en) | Sender and receiver device for protection communication line | |
| JP2002320346A (en) | Distributed monitoring and control system | |
| JP3804224B2 (en) | Communication apparatus and control system |