JPH0620183Y2 - Signal processor protector - Google Patents
Signal processor protectorInfo
- Publication number
- JPH0620183Y2 JPH0620183Y2 JP1989078719U JP7871989U JPH0620183Y2 JP H0620183 Y2 JPH0620183 Y2 JP H0620183Y2 JP 1989078719 U JP1989078719 U JP 1989078719U JP 7871989 U JP7871989 U JP 7871989U JP H0620183 Y2 JPH0620183 Y2 JP H0620183Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal processor
- line
- fuse
- signal line
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】 《産業上の利用分野》 この考案は、信号線によって外部の信号処理器と接続さ
れた信号処理器の保護装置に関する。DETAILED DESCRIPTION OF THE INVENTION << Industrial Application Field >> The present invention relates to a protection device for a signal processor connected to an external signal processor by a signal line.
《従来の技術》 従来、プリンタ等の信号処理器には、パーソナルコンピ
ュータ等の外部の信号処理器と接続するための信号線が
設けられている。そして、この信号線のうちの基準信号
線は、通常、０ボルに維持されているとともに、信号処
理器本体のフレームを介して接地されている。<< Conventional Technology >> Conventionally, a signal processor such as a printer is provided with a signal line for connecting to an external signal processor such as a personal computer. The reference signal line of the signal lines is normally maintained at 0 Vol and is grounded via the frame of the signal processor main body.
《考案が解決しようとする課題》 しかしながら、上記従来の信号処理器は、信号線を介し
て外部の信号処理器と接続されているため、一方の信号
処理器に異常電位が発生すると、他方の信号処理器との
間で異常電位差が生じ、両処理器内の通信回路が破壊さ
れるという問題点があった。<Problems to be solved by the invention> However, since the above-described conventional signal processor is connected to an external signal processor via a signal line, if an abnormal potential occurs in one signal processor, the other signal processor There is a problem that an abnormal potential difference is generated between the signal processor and the communication circuits in both processors are destroyed.
上述の異常電位差の生じる一例としては、信号処理器と
外部の信号処理器とが、フレームグランド線を有する共
通の電源ラインから電力を供給されている場合に起こる
ことがある。例えば、信号処理器の電源ラインの接続を
フレームグランド線と電源ラインのリターン線とを誤っ
て逆に接続した場合、通常、電源ラインのリターン線と
フレームグランド線とは同電位のため、その外部信号処
理器は正常に作動することができる。しかし、フレーム
グランド線とリターン線との間に電位差が生じると、そ
の信号処理器と他方の信号処理器との間に電位差が発生
する。この電位差が所定値以上になると、すなわち異常
電位差が発生すると、信号線で接続されている双方の信
号処理器内の通信回路が破壊されてしまうという問題点
がある。An example of the above-mentioned abnormal potential difference occurs when the signal processor and the external signal processor are supplied with power from a common power supply line having a frame ground line. For example, when the connection of the power supply line of the signal processor is mistakenly reversely connected to the frame ground line and the return line of the power supply line, the return line of the power supply line and the frame ground line are usually at the same potential, so that the external The signal processor can operate normally. However, when a potential difference occurs between the frame ground line and the return line, a potential difference occurs between the signal processor and the other signal processor. If this potential difference exceeds a predetermined value, that is, if an abnormal potential difference occurs, there is a problem that the communication circuits in both signal processors connected by the signal line are destroyed.
この考案は、上述の問題点を解決するためになされたも
のであって、その目的とするところは、信号処理器等に
何らかの原因で異常電位が生じて、信号線で接続された
双方の信号処理器間に電位差が発生しても、これら両信
号処理器内の通信回路を有効に保護することのできる信
号処理器の保護装置を提供することにある。The present invention has been made to solve the above-mentioned problems, and the purpose thereof is to generate an abnormal potential in a signal processor or the like for some reason, and to connect both signals connected by a signal line. It is an object of the present invention to provide a signal processor protection device capable of effectively protecting the communication circuits in both signal processors even if a potential difference occurs between the processors.
《課題を解決するための手段》 この考案装置は、上記目的を達成するために、信号線に
よって外部の信号処理器と接続される信号処理器の保護
装置であって、 前記信号線のうちの接地されて０ボルトに維持されてい
る基準信号線に、抵抗体を直列に接続するとともに、そ
の抵抗体に前記両信号処理器間に電位差が発生したとき
にその基準信号線に流れる電流によって切断されるヒュ
ーズを並列に接続したことを特徴としている。<< Means for Solving the Problem >> In order to achieve the above-mentioned object, this device is a protection device for a signal processor connected to an external signal processor by a signal line, A resistor is connected in series to a reference signal line that is grounded and maintained at 0 volt, and is disconnected by a current that flows in the reference signal line when a potential difference occurs between the resistor and the signal processor. The fuses are connected in parallel.
《作用》 上記構成において、基準信号線に異常電位差に伴う異常
電流が流れたときにヒューズが切断される。そして、ヒ
ューズ切断後においても、抵抗体を介して外部の信号処
理器と接続されて信号処理器の通信動作が確保される。<< Operation >> In the above configuration, the fuse is blown when an abnormal current flows due to the abnormal potential difference in the reference signal line. Then, even after the fuse is cut off, the communication operation of the signal processor is ensured by being connected to the external signal processor via the resistor.
《実施例》 以下、本考案を図面に基いて説明する。<< Example >> Hereinafter, this invention is demonstrated based on drawing.
図面は、本考案装置の一実施例を示す概略構成図であっ
て、１ａ，１ｂは信号処理器本体（以下、本体という）
であり、これら本体の一例としては、パーソナルコンピ
ュータと、このパーソナルコンピュータの演算結果を印
字して出力するプリンタが挙げられる。FIG. 1 is a schematic configuration diagram showing an embodiment of the device of the present invention, in which 1a and 1b are signal processor main bodies (hereinafter referred to as main bodies).
Examples of these main bodies include a personal computer and a printer that prints and outputs the calculation result of the personal computer.
各本体１ａ，１ｂには、ＣＰＵ等から構成される周知の
データ通信のための通信回路２ａ，２ｂが内蔵されてお
り、これらは１本の基準信号線ｌ０と複数の信号線ｌ１
〜ｌｎからなる通信線、いわゆるバスラインＢによって
接続されている。Each of the main bodies 1a, 1b has a built-in communication circuit 2a, 2b, which is composed of a CPU or the like, for well-known data communication, and includes one reference signal line l 0 and a plurality of signal lines l 1
Communication line consisting to l n, are connected by a so-called bus line B.
両本体１ａ，１ｂは、フレームグランド線ＦＧを含む電
源供給ラインＰによって電力が供給されている。すなわ
ち、フレームグランド線ＦＧは両本体１ａ，１ｂのフレ
ームに接続され、また供給線Ｈとリターン線Ｒは、両通
信回路２ａ，２ｂに接続されている。Both main bodies 1a and 1b are supplied with electric power by a power supply line P including a frame ground line FG. That is, the frame ground line FG is connected to the frames of both main bodies 1a and 1b, and the supply line H and the return line R are connected to both communication circuits 2a and 2b.
基準信号線ｌ０は、両本体１ａ，１ｂ内で抵抗体Ｒ１，
Ｒ２を介してそれぞれの通信回路２ａ，２ｂに接続さて
いるとともに、これら抵抗体Ｒ１，Ｒ２にはヒューズＦ
１，Ｆ２及びヒューズ断検出器３ａ，３ｂが並列接続さ
れている。また、この基準信号線ｌ０は、本体１ａ，１
ｂのフレームを介して接地され、すなわちシグナルグラ
ンド（ＳＧ）され０ボルトに維持されている。The reference signal line l 0 is connected to the resistor R 1 in the main bodies 1a and 1b.
A fuse F is connected to each of the resistors R 1 and R 2 while being connected to the respective communication circuits 2a and 2b via R 2.
1 , F 2 and fuse blowout detectors 3a and 3b are connected in parallel. The reference signal line l 0 is connected to the main body 1a, 1
It is grounded through the frame of b, that is, signal ground (SG) and maintained at 0 volt.
抵抗体Ｒ１，Ｒ２の抵抗値は、ヒューズＦ１，Ｆ２が切
断されても、最少限、両通信回路２ａ，２ｂを動作させ
うる値に設定されている。The resistance values of the resistors R 1 and R 2 are set to values at which both the communication circuits 2a and 2b can be operated at a minimum, even if the fuses F 1 and F 2 are cut.
ヒューズＦ１，Ｆ２は、基準信号線ｌ０に異常電位差に
起因する所定以上の電流が流れたときに切断される値に
設定されている。The fuses F 1 and F 2 are set to values that are cut off when a current equal to or larger than a predetermined value due to the abnormal potential difference flows through the reference signal line l 0 .
ヒューズ断検出器３ａ，３ｂは、電位計からなってい
て、ヒューズＦ１，Ｆ２が切断されたときに抵抗体
Ｒ１，Ｒ２の両端に生じる電位差を検出して、アラーム
信号を出力できるように構成されている。The fuse blowout detectors 3a and 3b are composed of electrometers, and can detect an electric potential difference generated at both ends of the resistors R 1 and R 2 when the fuses F 1 and F 2 are blown, and can output an alarm signal. Is configured.
以上の構成からなる本実施例装置において、いずれか一
方の本体１ａまたは１ｂに何らかの原因で異常電位が生
じると、本体１ａ，１ｂ間に異常電位差が発生する。こ
の場合、異常電位差に起因する電流が基準信号線ｌ０に
流れ、この電流が所定値以上のときはヒューズＦ１また
はＦ２が切断される。したがって、両通信回路２ａ，２
ｂは保護されるとともに、抵抗体Ｒ１，Ｒ２を介して両
通信回路２ａ，２ｂは依然として接続されているので、
両本体１ａ，１ｂ間の通信は確保される。In the apparatus of the present embodiment having the above configuration, when an abnormal potential is generated in one of the main bodies 1a or 1b for some reason, an abnormal potential difference is generated between the main bodies 1a and 1b. In this case, a current caused by the abnormal potential difference flows in the reference signal line l 0 , and when the current is equal to or more than a predetermined value, the fuse F 1 or F 2 is blown. Therefore, both communication circuits 2a, 2
Since b is protected and both communication circuits 2a and 2b are still connected via the resistors R 1 and R 2 ,
Communication between the two main bodies 1a and 1b is secured.
また、ヒューズＦ１またはＦ２の切断は、ヒューズ断検
出器３ａまたは３ｂにより検出されてオペレータに報知
される。このため、オペレータは、速やかにヒューズ断
の原因を究明し、必要な処置を施した後、新たなヒュー
ズをセットすることができる。Further, the blown fuse F 1 or F 2 is detected by the blown fuse detector 3a or 3b and notified to the operator. Therefore, the operator can promptly investigate the cause of the blown fuse, take a necessary measure, and set a new fuse.
《考案の効果》 この考案は、接地されて０ボルに維持されている基準信
号線に抵抗体とヒューズとを並設した構成としたので、
基準信号線に異常電位差に起因する電流が流れたときに
ヒューズが切断し、通信回路が保護されるとともに、ヒ
ューズ断時でも抵抗体を介して通信状態が確保できる効
果がある。<< Effects of the Invention >> Since this invention has a configuration in which a resistor and a fuse are arranged in parallel on the reference signal line which is grounded and maintained at 0 Vol,
The fuse is blown when a current due to an abnormal potential difference flows through the reference signal line, so that the communication circuit is protected and, even when the fuse is blown, the communication state can be secured through the resistor.
図面は本考案装置の一実施例を示す概略構成図である。 １ａ，１ｂ…信号処理器本体（本体）、 ２ａ，２ｂ…通信回路、 ３ａ，３ｂ…ヒューズ、 ｌ０…基準信号線。The drawing is a schematic diagram showing an embodiment of the device of the present invention. 1a, 1b ... signal processor body (body), 2a, 2b ... communication circuit, 3a, 3b ... fuse, l 0 ... reference signal line.
Claims (1)
れる信号処理器の保護装置であって、 前記信号線のうちの接地されて０ボルトに維持されてい
る基準信号線に、抵抗体を直列に接続するとともに、そ
の抵抗体に前記両信号処理器間に電位差が発生したとき
にその基準信号線に流れる電流によって切断されるヒュ
ーズを並列に接続したことを特徴とする信号処理器の保
護装置。1. A protection device for a signal processor connected to an external signal processor by a signal line, wherein a resistor is connected to a reference signal line of the signal lines which is grounded and maintained at 0 volt. Is connected in series, and a fuse that is cut by a current flowing through the reference signal line when a potential difference occurs between the signal processors in the resistor is connected in parallel. Protective device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989078719U JPH0620183Y2 (en) | 1989-07-05 | 1989-07-05 | Signal processor protector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989078719U JPH0620183Y2 (en) | 1989-07-05 | 1989-07-05 | Signal processor protector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0321123U JPH0321123U (en) | 1991-03-01 |
| JPH0620183Y2 true JPH0620183Y2 (en) | 1994-05-25 |
Family
ID=31622237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989078719U Expired - Lifetime JPH0620183Y2 (en) | 1989-07-05 | 1989-07-05 | Signal processor protector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620183Y2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825286B2 (en) * | 1976-07-22 | 1983-05-26 | 三菱電機株式会社 | input/output device |
| JPS61208137A (en) * | 1985-03-12 | 1986-09-16 | Fujitsu Ltd | Automatic fault recovery bus control system |
-
1989
- 1989-07-05 JP JP1989078719U patent/JPH0620183Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0321123U (en) | 1991-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4099216A (en) | Fuseless intrinsic safety barrier | |
| CA2149616A1 (en) | Control Interface for Customer Replaceable Fan Unit | |
| EP0410423B1 (en) | Multiple power supply system | |
| US4760382A (en) | Resistance loop equipment security system | |
| JP3098432B2 (en) | Power supply circuit | |
| JPH033971B2 (en) | ||
| JPS5911871B2 (en) | Overcurrent sensing circuit | |
| JPH0620183Y2 (en) | Signal processor protector | |
| US20060203410A1 (en) | Secondary battery protection device | |
| JP2770628B2 (en) | Power connection detection circuit | |
| JPS6225719Y2 (en) | ||
| JPS6138363Y2 (en) | ||
| CN118970819B (en) | Power supply monitoring protection circuit and power supply monitoring protection device | |
| JPS6143858A (en) | Overcurrent protecting circuit of subscriber circuit | |
| JPH05207655A (en) | Output overcurrent cause detecting circuit for power supply | |
| JPH0241746Y2 (en) | ||
| JPS5825286B2 (en) | input/output device | |
| JPH03195320A (en) | Power feed unit | |
| JPS636469A (en) | Wire breaking detection and warning system for sensor | |
| JPS63167078A (en) | Detecting device for rupture spot of defective pin of water turbine guide vane | |
| JPS5824795Y2 (en) | Loop confirmation device | |
| JP2593930B2 (en) | Power alarm detection circuit | |
| JPH0895873A (en) | Interface abnormality detecting device | |
| JPH03269265A (en) | Power limitation detecting circuit | |
| JP2000175351A (en) | Reception protection circuit |