JPH0620311A

JPH0620311A - マルチプローブヘッド

Info

Publication number: JPH0620311A
Application number: JP4173331A
Authority: JP
Inventors: Takahiro Oguchi; 高弘小口; Katsunori Hatanaka; 勝則畑中; Kunihiro Sakai; 邦裕酒井; Akihiko Yamano; 明彦山野; Shunichi Shito; 俊一紫藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-06-30
Filing date: 1992-06-30
Publication date: 1994-01-28
Anticipated expiration: 2015-01-11
Also published as: JP2997133B2

Abstract

(57)【要約】【目的】走査型電子顕微鏡の原理を利用した記録再生
装置に使用されるマルチプローブヘッドであって、読み
出し／書き込み回路をプローブ電極と同一基板上に形成
でき、かつ、プローブ電極からの信号を高いＳ／Ｎ比で
読み出すことのできるものを提供する。【構成】プローブ電極Ｐ_i,jをトランジスタＴＲ_i,jの
ベースに接続し、プローブ電極Ｐ_i,jにバイアス電圧を
印加するためのアナログスイッチＳＢ_i,jを設ける。さ
らにトランジスタＴＲ_i,jのエミッタ側にアナログスイ
ッチＳＡ_i,jを設ける。トランジスタＴＲ_i,jのベース容
量に蓄えられた電荷のトンネル電流による流出をトラン
ジスタＴＲ_i,jからなるエミッタフォロワ回路で検出す
ることにより、プローブ電極Ｐ_i,jからの信号の読み出
しを行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプローブ電極と
記録媒体との物理的な相互作用によりデータの記録およ
び／または再生を行なう装置に用いられるマルチプロー
ブヘッドに関し、特に、走査型トンネル電子顕微鏡の原
理を利用した高密度大容量の記録再生装置に使用される
マルチプローブヘッドに関する。

【０００２】

【従来の技術】メモリ材料技術は、コンピュータおよび
その周辺機器、ビデオディスク、デジタルオーディオデ
ィスクなどのエレクトロニクス産業の分野においてその
中核をなすものであり、近年、メモリ材料の開発が極め
て活発に行なわれている。メモリとしては、従来、磁性
体や半導体を素材とした磁気メモリや半導体メモリが主
流であったが、レーザ技術の発展に伴い、有機色素やフ
ォトポリマーなどの有機薄膜を用いた光メモリが登場し
てきている。光メモリは、安価で高記録密度の記録媒体
である。

【０００３】一方、導体の表面原子の電子構造を直接観
察できる走査型トンネル電子顕微鏡（Scanning Tunneli
ng Microscope、以下、ＳＴＭと略す。）が開発され
［Ｇ.ビニッヒ（G. Binnig）ら、Phys. Rev. Lett., 4
9, 57(1982)］、単結晶あるいは非晶質などを問わず、
実空間像を高い分解能で測定できるようなった。さらに
ＳＴＭは、試料に対して電流による損傷を与えることな
く低電力で観測でき、大気中でも動作するという利点も
有し、広範囲な応用が期待されている。

【０００４】ＳＴＭは、金属の探針（プローブ電極）と
試料である導電性物質との間に電圧を印加して両者を１
ｎｍ程度の距離まで近付けると、両者間にトンネル電流
が流れることを利用している。この電流は両者の距離の
変化に対して指数関数的に応答するため、ＳＴＭは表面
状態に非常に鋭敏である。また、トンネル電流を一定に
保つように探針を走査することにより、実空間における
全電子雲に関する種々の情報も読み取ることができる。
この際、面内方向の分解能は０.１ｎｍ程度となる。し
たがって、ＳＴＭの原理を応用すれば、十分に原子オー
ダー（サブ・ナノメートル）での高密度記録および再生
を行なうことが可能となる。例えば、特開昭61-80563号
公報には、記録媒体の表面に吸着された原子粒子を電子
ビームなどによって取り除いてデータの書き込みを行な
い、ＳＴＭによってデータを読み出す記録再生装置が開
示されている。

【０００５】記録層として、電圧対電流のスイッチング
特性にメモリ効果を有する材料、例えば共役π電子系有
機化合物やカルコゲン化合物などの薄膜層を用い、記
録、再生をＳＴＭを用いて行なう方法が提案されている
（特開昭63-161552、特開昭63-161553の各公報）。すな
わちこれらの記録層は、しきい値を越える電圧を印加す
ることにより、印加時の極性によって、２つの異なる状
態間を遷移させることができ、これらの状態は電圧を印
加しないときには安定に存続する。そして、記録層の表
面と探針との距離を一定にしたときのトンネル電流値の
相違で、どちらの状態にあるかを検出できる。トンネル
電流検出用の探針を用いて記録層にしきい値を越える電
圧を印加することができるから、結局、ＳＴＭの面内分
解能に見合う記録密度で情報の２値記録と再生が行なえ
ることなる。この方法によれば、記録ビットのサイズを
１０ｎｍとすれば、１０¹²ビット／ｃｍ²もの大容量記
録および再生が可能となる。さらに、小型化を目的とし
て、複数のプローブ電極を半導体基板上に形成しこれと
対向する記録媒体を変位させて記録を行なう装置が提案
されている（特開昭62-281138、特開平1-196751の各公
報）。例えば１ｃｍ角のシリコンチップ上に２５００本
のプローブを５０×５０のマトリックス配置したマルチ
プローブヘッドと上述したメモリ効果を有する記録材料
とを組み合わせることにより、１プローブ電極当り４０
０Ｍビット、総記録容量１Ｔ（テラ）ビットのデジタル
データの記録再生が行なえることになる。

【０００６】

【発明が解決しようとする課題】しかしながら、複数の
プローブ電極を有するマルチプローブヘッドと上述した
メモリ効果を有する記録材料とを組み合わせて情報の記
録再生を行なおうとした場合、以下のような問題点が生
じていた。マルチプローブヘッドにおいては、各プローブ電極間
の距離および各プローブ電極と記録媒体との距離を精度
よく制御する必要があり、そのため熱膨張の影響を排除
しなければならないので、発熱量を極力抑える必要があ
る。それゆえ、マルチプローブヘッド上に形成される読
み出し／書き込み回路には、発熱の少ない回路構成が必
須である。従来、読み出し回路として、低入力バイアス
電流であってかつ高速動作のＯＰアンプを用いた電流検
出型のものが用いられているが、この回路は熱的な問題
からモノリシックにプローブ電極と同一の基板上に形成
することは困難である。そのため、これらの回路はマル
チプローブヘッドとは別個に設ける必要があり、マルチ
プローブヘッド自体が小さく構成できたとしても外部の
構成部分が大きくなり、結果として、ＳＴＭの特徴を生
かした小型・大容量の記録再生装置を実現することが難
しい。複数のプローブ電極のそれぞれについて記録媒体との
距離を制御するためには、全てのプローブ電極から信号
を高いＳ／Ｎ比で読み出す必要がある。しかし、複数の
プローブ電極を単純にマトリックス配置し、それぞれの
プローブ電極をスイッチ素子で選択して制御を行なう場
合、スイッチングに伴う信号電圧のリーク、各スイッチ
素子のゲート容量のばらつきなどによって、Ｓ／Ｎ比が
低下する。本発明の目的は、読み出し／書き込み回路を
プローブ電極と同一基板上に形成でき、かつ、プローブ
電極からの信号を高いＳ／Ｎ比で読み出すことのできる
マルチプローブヘッドを提供することにある。

【０００７】

【課題を解決するための手段】第１の発明のマルチプロ
ーブヘッドは、記録媒体に対して少なくともデータの再
生を行なう複数のプローブ電極を有するマルチプローブ
ヘッドであって、前記各プローブ電極ごとに設けられた
能動素子と、前記各プローブ電極のうちの任意のプロー
ブ電極を選択するためのスイッチ素子とを有し、前記プ
ローブ電極と前記能動素子と前記スイッチ素子とが同一
基板上に形成されている。

【０００８】第２の発明のマルチプローブヘッドは、記
録媒体に対して少なくともデータの再生を行なう複数の
プローブ電極を有するマルチプローブヘッドであって、
前記各プローブ電極ごとに設けられ当該プローブ電極に
一端が接続された第１の静電容量と、前記各プローブ電
極ごとに設けられかつ当該プローブ電極には接続されな
い第２の静電容量と、前記各プローブ電極のうちの任意
のプローブ電極を選択するためのスイッチ素子と、前記
選択されたプローブ電極に対応する前記第１および第２
の静電容量の電位を読み出す読み出し回路とを有し、前
記プローブ電極と前記各静電容量と前記スイッチ素子と
前記読み出し回路とが同一基板上に形成されている。

【０００９】

【作用】第１の発明のマルチプローブヘッドでは、プロ
ーブ電極とプローブ電極ごとに設けられた能動素子とプ
ローブ電極を選択するためのスイッチ素子とが同一基板
上に形成されているので、読み出し／書き込み回路がプ
ローブ電極と同一基板上に形成されていることなる。こ
の場合、能動素子の寄生容量にスイッチ素子を介して電
圧を印加し、この寄生容量の電荷変化を能動素子の負荷
側に読み出すことにより、微小なトンネル電流の変化を
検出するようにするとよい。能動素子としては、例えば
トランジスタを用いることができ、その回路構成として
はインピーダンス変換回路であるエミッタフォロワ回路
を用いることができる。

【００１０】第２の発明のマルチプローブヘッドでは、
プローブ電極に接続された第１の静電容量と、第１の静
電容量に対するダミーである第２の静電容量とを設けて
あるので、トンネル電流による第１の静電容量の電圧の
変化が双方の静電容量の電圧差として検出でき、静電容
量の洩れ電流などの影響を受けることなく、高いＳ／Ｎ
比で信号を読み出すことができる。この場合、第１およ
び第２の静電容量の容量値が実質的に等しいことが望ま
しい。

【００１１】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例のマルチプロ
ーブヘッドの構成を示すブロック図である。このマルチ
プローブヘッドは、プローブ電極がｍ×ｎのマトリック
ス状に配置されている。

【００１２】まず、図１に基づき、全体の回路構成を説
明する。クロックＣＬＫ_xが入力しｎ＋１本の出力線ｃ₀
〜ｃ_nを有するｘ−シフトレジスタ７と、クロックＣＬ
Ｋ_yが入力しｍ＋１本の出力線ｑ₁〜ｑ_m+1を有するｙ−
シフトレジスタ８が設けられている。出力線ｑ₁〜ｑ_mの
それぞれに対応して、ｍ本の信号読み出し線３₁〜３_mと
ｍ本の電圧供給線４₁〜４_mが設けられている。各信号読
み出し線３₁〜３_mの一端は、それぞれ、アナログスイッ
チＳＴ₁〜ＳＴ_mを介して共通に設けられた信号線５に接
続され、アナログスイッチＳＲ₁〜ＳＲ_mを介してバイア
ス電圧Ｖ_bbを印加されるようになっている。このバイア
ス電位Ｖ_bbは、後述するＭＯＳＦＥＴ（ＭＯＳ電界効果
トランジスタ）９を能動状態におくためのバイアス電位
である。また、各電圧供給線４₁〜４_mの一端は、それぞ
れアナログスイッチＳＸ₁〜ＳＸ_mを介して共通に設けら
れたバイアス線６に接続されている。アナログスイッチ
ＳＴ₁〜ＳＴ_m，ＳＸ₁〜ＳＸ_mは、それぞれ対応する出力
線ｑ₁〜ｑ_mによってゲートコントロールがなされ、アナ
ログスイッチＳＲ₁〜ＳＲ_mはそれぞれ出力線ｑ₂〜ｑ_m+1
でゲートコントロールがなされている。すなわち、アナ
ログスイッチＳＴ_i,ＳＸ_iは、ｉ番目（１≦ｉ≦ｍ）の
出力線ｑ_iでゲートコントロールされ、アナログスイッ
チＳＲ_iはｉ＋１番目の出力線ｑ_i+1でゲートコントロー
ルがなされる。さらに、各信号読み出し線３₁〜３_mに
は、それぞれ負荷容量ＣＲ₁〜ＣＲ_mが等価的に接続され
ている。負荷容量ＣＲ₁〜ＣＲ_mの値は、例えば数ｐＦ程
度のものである。

【００１３】信号線５の一端はＭＯＳＦＥＴ９のゲート
に接続され、このＭＯＳＦＥＴ９のソースには電源電圧
Ｖ_ccが供給され、ドレインは出力端子Ｖ_outに接続され
ている。バイアス線６には、３個のアナログスイッチＳ
_w,Ｓ_d,Ｓ_rを介して、それぞれ、書き込みバイアス電圧
Ｖ_w,消去バイアス電圧Ｖ_d,読み出しバイアス電圧Ｖ_rが
印加されている。アナログスイッチＳ_w,Ｓ_d,Ｓ_rは、そ
れぞれ、書き込みクロック信号φ_w,消去クロック信号φ
_d,読み出しクロック信号φ_rによってゲートコントロー
ルがなされている。

【００１４】（ｍ・ｎ）個のプローブ電極Ｐ_1,1〜Ｐ_m,n
が設けられ、これらプローブ電極Ｐ _1,1〜Ｐ_m,nに対応し
て、アナログスイッチＳＡ_1,1〜ＳＡ_m,n，ＳＢ_1,1〜Ｓ
Ｂ_m,nとバイポーラ型のトランジスタＴＲ_1,1〜ＴＲ_m,n
が設けられている。各プローブ電極Ｐ_1,1〜Ｐ_m,nまわり
の回路は全て同一なので、ここでは、ｉ行ｊ列の（ただ
し、１≦ｉ≦ｍ、１≦ｊ≦ｎ）プローブ電極Ｐ_i,jにつ
いて説明する。トランジスタＴＲ_i,jのコレクタには電
源電圧Ｖ_ccが印加され、ベースにはプローブ電極_i _,jが
接続されている。さらにこのベースは、アナログスイッ
チＳＢ_i,jを介してｉ番目の電圧供給線４_iに接続されて
いる。

【００１５】このアナログスイッチＳＢ_i,jは、ｘ−シ
フトレジスタ７からのｊ番目の出力線ｃ_jでゲートコン
トロールされている。トランジスタＴＲ_i,jのエミッタ
は、アナログスイッチＳＡ_i,jを介してｉ番目の信号読
み出し線４_iに接続され、このアナログスイッチＳＡ_i,j
は、ｘ−シフトレジスタからのｊ−１番目の出力線ｃ
_j-1によってゲートコントロールされている。

【００１６】以上のようにマルチプローブヘッドが構成
されていることにより、複数のプローブ電極のうちｉ行
ｊ列のプローブ電極Ｐ_i,jに注目した場合の等価回路図
は、図２に示したもののようになる。すなわちプローブ
電極Ｐ_i,jの先端は、接地された基板１上に設けられた
記録媒体層２に対向している。基板１および記録媒体層
２によって記録媒体１０が構成されている。記録媒体層
２としては、例えば上述したメモリ効果を有する記録材
料や微小な凹凸を形成することができる金属薄膜などを
使用することができる。

【００１７】プローブ電極Ｐ_i,jはトランジスタＴＲ_i,j
のベースに接続されているが、このトランジスタ_i,jの
ベース容量ＣＳ_i,jが、ベースと大地との間に等価的に
挿入されている。さらにこのベースは、アナログスイッ
チＳＢ_i,jと電圧供給線４_iを介してバイアス線６に接続
されている。バイアス線６には、アナログスイッチＳ_r,
Ｓ_w,Ｓ_dを介して、読み出しバイアス電圧Ｖ_r,書き込み
バイアス電圧Ｖ_w,消去バイアス電圧Ｖ_dがそれぞれ印加
されるようになっている。

【００１８】トランジスタＴＲ_i,jのコレクタには電源
電圧Ｖ_ccが供給され、エミッタはアナログスイッチＳＡ
_i,jを介して信号読み出し線３_iに接続されている。この
信号読み出し線３_iには、上述のように負荷容量ＣＲ_iが
等価的に接続されており、アナログスイッチＳＲ_iを介
してバイアス電位Ｖ_bbが印加されるようになっている。
信号読み出し線３_iは信号線５を介してＭＯＳＦＥＴ９
のゲートに接続されている。ＭＯＳＦＥＴ９のソースに
は電源電圧Ｖ_ccが印加され、ドレインには負荷抵抗ＲＬ
と出力端子Ｖ_outとが接続されている。

【００１９】次に、このマルチプローブヘッドの動作に
ついて説明する。このマルチプローブヘッドにおける信
号の読み出しの原理は、トランジスタＴＲ_i,jのベース
容量ＣＳ_i,jに蓄えられた電荷がプローブ電極Ｐ_i,jを経
て記録媒体層２に流れ出したことによるベース電位の変
化を、このトランジスタＴＲ_i,jからなるエミッタフォ
ロワ回路およびアナログスイッチＳＡ_i,jを介して信号
読み出し線３_iの負荷容量ＣＲ_iに転送し、この負荷容量
ＣＲ_iの電位をアナログスイッチＳＴ_iを介してＭＯＳＦ
ＥＴ９からなるソースフォロワ回路で取り出すことにあ
る。ベース容量ＣＳ_i,jは、読み出しに先立って所定の
電圧に充電されていなければならないが、この電圧は、
電圧供給線４_iとアナログスイッチＳＢ_i,jを介して、バ
イアス線６から供給される。また、データの書き込みや
消去に必要な電圧も同様にバイアス線６からプローブ電
極Ｐ_i,jに供給される。

【００２０】以下、図３のタイミングチャートを用い、
プローブ電極Ｐ_i,jに対する動作をより詳細に説明す
る。プローブ電極Ｐ_i,jは、記録媒体層２のデータを読
み出すべき所定の位置に対向しているものとする。

【００２１】まず、アナログスイッチＳ_rをオン状態と
して電圧供給線４_iに読み出しバイアス電圧Ｖ_rを印加す
る。この状態で出力線ｃ_jをオン状態にしてアナログス
イッチＳＢ_i,jをオン状態とすると、トランジスタＴＲ
_i,jのベース電位が読み出しバイアス電圧Ｖ_rになって、
ベース容量ＣＳ_i,jがこの電位に充電される。そのの
ち、アナログスイッチＳＢ_i,jをオフ状態にする。ベー
ス容量ＣＳ_i,jに蓄積された電荷はプローブ電極Ｐ_i,jか
ら記録媒体層２に流れ出し、プローブ電極Ｐ_i,jの電位
すなわちトランジスタＴＲ_i,jのベース電位は徐々に低
下する。プローブ電極Ｐ_i _,jから流れ出す電流すなわち
トンネル電流は、記録媒体層２の記録状態によって異な
るから、一定時間経過後のトランジスタＴＲ_i,jのベー
ス電位は、記録状態によって異なるはずである。

【００２２】所定の時間の経過後、出力線ｑ_i+1をオン
状態にしてアナログスイッチＳＲ_i,jをオン状態とし、
信号読み出し線３_iの電位をバイアス電位Ｖ_bbにする。
この結果、信号読み出し線３iの負荷容量ＣＲ_iもこの電
位に充電される。そして、アナログスイッチＳＲ_i,jを
オフ状態とし、その直後に出力線ｃ_j-1をオン状態にし
てアナログスイッチＳＡ_i,jをオン状態にする。その結
果、このときのトランジスタＴＲ_i,jのベース電位は、
このトランジスタＴＲ_i,jによるエミッタフォロワ回路
によって信号読み出し線３_iの負荷容量ＣＲ_iに転送され
る。転送の結果変化した負荷容量ＣＲ_iの電位は、図３
において矢印で示されている。トランジスタＴＲ_i,jの
ｈ_feが十分大きいように（例えば数百以上）しておくこ
とにより、そのベース電位は減少することなく負荷容量
ＣＲ_iに転送される。このときの負荷容量ＣＲ_iの電位
は、アナログスイッチＳＴ_iを介してＭＯＳＦＥＴ９か
らなるソースフォロワ回路によって端子Ｖ_outに出力さ
れる。

【００２３】図３では、アナログスイッチＳＢ_i,jの状
態がオフ→オン→オフと変化してからアナログスイッチ
ＳＡ_i,jがオン状態となるまでに、複数回にわたってア
ナログスイッチＳＲ_i,jの状態がオフ→オン→オフと変
化している。このうちアナログスイッチＳＡ_i,jがオン
状態になる直前以外のものは、プローブ電極Ｐ_i,j以外
のプローブ電極からのデータ読み出しのための負荷容量
の充電に使用されている。アナログスイッチＳＢ_i,jが
オン状態となってからアナログスイッチＳＡ_i,jがオン
状態となるまでの時間間隔は、常に一定であるように制
御されている。

【００２４】以上の動作を各プローブ電極について順次
繰り返し行なうことにより、記録媒体層２における表面
の凹凸あるいは電子状態の変化に起因するトンネル電流
の変化をトランジスタＴＲ_i,jのベース電位の変化とし
て読み出すことができ、記録媒体層２から良好にデータ
を読み出すことができた。

【００２５】次に、記録動作について説明する。ここで
は、２値の記録すなわち"０"および"１"の記録を行なう
ことを、それぞれ消去動作および書き込み動作と呼ぶこ
とにする。書き込み動作を行なう場合、アナログスイッ
チＳ_wをオン状態とし、電圧供給線４_iに書き込みバイア
ス電圧Ｖ_wを印加する。記録媒体層２の所定の記録位置
にプローブ電極Ｐ_i,jを対向させておき、アナログスイ
ッチＳＢ_i,jをオン状態にしてプローブ電極Ｐ_i,jに書き
込みバイアス電圧Ｖ_wを印加し、再びアナログスイッチ
ＳＢ_i,jをオフ状態とする。プローブ電極Ｐ_i,jの電位
は、読み出しのときと同様に徐々に低下する。書き込み
バイアス電圧Ｖ_wは、記録媒体層２としてあるしきい値
を越える電圧で変調されるようなπ電子系化合物を用い
る場合には、そのしきい値を越える電圧とする。また、
金属薄膜の表面の部分的な溶融や蒸発を用いて記録を行
なう場合には、そのビット形成に必要なエネルギーＥよ
り、次式で与えられる値を用いる。

【００２６】Ｖ_w ≧ ［２Ｅ／Ｃ_cs］^1/2 （ただし、Ｃ_csはベース容量ＣＳ_i,jの容量値であ
る。）この電圧により記録媒体層２に書き込みビットが
形成される。消去動作を行なう場合には、同様にして、
電圧供給線４_iに消去バイアス電圧Ｖ_dを印加し、アナロ
グスイッチＳＢ_i,jをオン状態とし、プローブ電極Ｐ_i,j
に記録ビットの消去に必要な電圧を印加すればよい。

【００２７】本実施例では、記録媒体層からのデータの
読み出し動作は、予め電荷が蓄積された静電容量をトン
ネル電流によって放電させ、放電後の静電容量の電位を
能動素子で読み出すことによって行なっている。もちろ
ん、トンネル電流で静電容量を充電し、充電後の静電容
量の電位を能動素子で読み出すようにしてもよい。この
ようにトンネル電流による静電容量の電位の変化を能動
素子で読み出すことにより、Ｓ／Ｎ比が高くビット間の
ばらつきの少ない信号読み出しを行なうことができた。
また、書き込み・消去動作においては、記録媒体層への
書き込みまたは消去に必要な注入電荷量とエネルギー量
とを静電容量の値と充電電圧とで規定できるので、プロ
ーブと記録媒体層の間のトンネル・ギャップが変化した
場合であっても、異常電流が流れることなく、安定にか
つ再現性よく、書き込みや消去を行なうことができた。

【００２８】ここで、複数のプローブ電極から特定のプ
ローブ電極Ｐ_i,jを選択する動作について、補足的に説
明する。

【００２９】Ｘ−シフトレジスタ７の１つの出力線ｃ
_j-1が選択され、対応する列の信号転送用のアナログス
イッチＳＡ_i,jがオン状態となり、トランジスタＴＲ_i,j
のベース電位が行の信号読み出し線３_iに転送される。
この列の選択時に、１つ手前の列の充電用のアナログス
イッチＳＢ_i,j-1もオン状態となり、電圧供給線４_iから
トランジスタＴＲ_i,j-1のベース電位が充電される。各
行の信号読み出し線３_iから負荷容量ＣＲ_iに転送された
信号は、Ｙ−シフトレジスタ８で駆動されるアナログス
イッチＳＴ_iによりマルチプレクス（多重化）されて信
号線５に出力され、ＭＯＳＦＥＴ９によるインピーダン
ス変換ののち出力される。このとき、アナログスイッチ
ＳＴ_iをオンにすると同時に、１つ手前の行の信号読み
出し線３_i-1のアナログスイッチＳＲ_i-1もオンとなり、
この信号読出し線３_i-1の負荷容量ＣＲ_i-1がバイアス電
位Ｖ_bbにリセットされる。すなわち各負荷容量ＣＲ
_iは、その電位が読み出されると、次のクロックタイミ
ングでバイアス電位Ｖ_bbにリセットされ、次回の信号転
送サイクルに備えることになる。

【００３０】Ｘ−シフトレジスタ７による列選択を順次
進めるごとに以上の動作を繰り返すことにより、マトリ
クス状に配置された全てのプローブ電極から信号を読み
出し、時系列に出力することができた。さらに、読み出
しバイアス電圧Ｖ_rの代りに、書き込みバイアス電圧Ｖ_w
あるいは消去バイアス電圧Ｖ_dを印加することにより、
読み出しと同じタイミングで書き込みあるいは消去を行
なうことができた。

【００３１】本実施例では、個々のプローブ電極の出力
が、ヘッド上において各プローブ電極の近傍で増幅され
るので、マトリクス配線によるプローブ電極間のクロス
トークやスイッチ素子のスイッチングノイズなどの影響
をほとんどなくすことができ、Ｓ／Ｎ比の高い読み出し
が可能となった。なお、本実施例では、能動素子として
トランジスタを用いたが、このほか、能動素子としてＦ
ＥＴを用い、ソースフォロワ回路構成としてもよい。

【００３２】次に、本発明の第２の実施例のマルチプロ
ーブヘッドについて説明する。図４はこのマルチプロー
ブヘッドの構成を示すブロック図であり、図５はそのタ
イミングチャートである。

【００３３】このマルチプローブヘッドは、ｋ個のプロ
ーブ電極Ｐ₁〜Ｐ_kを有し、各プローブ電極Ｐ₁〜Ｐ_kに共
通に、ｋ出力のシフトレジスタ１０２、クロック線Ｃ
Ｌ、バイアス線ＢＬ、信号読み出し線ＳＬ、ダミーの読
み出し線ＮＬが設けられている。シフトレジスタ１０２
は、その選択端子Ｄに入力する選択信号Ｓ_inによってシ
フト動作を開始するものであり、外部から供給されるク
ロックＣＬＫに同期してその出力Ｑ₁〜Ｑ_kのうちのいず
れ１つかをオン状態とする。シフトレジスタ１０２各出
力Ｑ₁〜Ｑ_kに対応してゲートＧ₁〜Ｇ_kが設けられてい
る。ゲートＧ₁〜Ｇ_kは、それぞれ、シフトレジスタ１０
２の対応する出力Ｑ₁〜Ｑ_kを一方の入力とし、他方の入
力がクロック線ＣＬに接続され、他方の入力の論理否定
値と一方の入力との論理積を求めて出力するものであ
る。バイアス線ＢＬの一端はバイアス電源Ｖ_Bに接続さ
れている。信号読み出し線ＳＬ、ダミーの読み出し線Ｎ
Ｌの一端には、それぞれアナログスイッチＳ_s,Ｓ_nを介
して読み出しバイアス電圧Ｖ_rが供給されている。これ
らアナログスイッチＳ_s,Ｓ_nは、クロック線ＣＬに外部
から供給される転送用クロックφによってゲートコント
ロールされる。信号読み出し線ＳＬ、ダミーの読み出し
線ＮＬには、それぞれ負荷容量Ｃ_SL,Ｃ_NLが等価的に接
続され、これら負荷容量Ｃ_SL,Ｃ_NLは、相互に容量値が
等しくなっている。また、信号読み出し線ＳＬとダミー
の読み出し線ＮＬとの線間の電位差を増幅するための差
動増幅器１０８が設けられ、この差動増幅器１０８の出
力Ｖ_outがこのマルチプローブヘッド全体の信号出力と
なる。

【００３４】次に、それぞれのプローブ電極Ｐ₁〜Ｐ_kま
わりの回路構成について、ｉ番目のプローブ電極Ｐ_iを
代表として説明する。他のプローブ電極に関しても同一
の回路構成となっている。

【００３５】プローブ電極Ｐ_iに対応して、プローブ電
極Ｐ_iに対して並列に挿入された電荷蓄積用の静電容量
ＣＳ_iとダミーの静電容量ＣＮ_iと４個のアナログスイッ
チＳＡ _i,ＳＢ_i,ＮＡ_i,ＮＢ_iとが設けられている。アナ
ログスイッチＳＡ_iはプローブ電極Ｐ_iを信号読み出し線
ＳＬに接続し、アナログスイッチＮＡ_iはダミーの静電
容量ＣＮ_iをダミーの読み出し線ＮＬに接続するための
ものである。これらアナログスイッチＳＡ_i,ＮＡ_iは、
ｉ番目のゲートＧ_iの出力でゲートコントロールされて
いる。一方、アナログスイッチＳＢ_i,ＮＢ_iは、それぞ
れプローブ電極Ｐ_iとダミーの静電容量ＣＮ_iをバイアス
線ＢＬに接続するためのものであり、ｉ＋１番目のゲー
トＧ_i+1の出力でゲートコントロールされている。ここ
で、電荷蓄積用の静電容量ＣＳ_iとダミーの静電容量Ｃ
Ｎ_iとが実質的に同じ静電容量値を有し、アナログスイ
ッチＳＡ_iとＮＡ_iとが同特性となり、アナログスイッチ
ＳＢ_iとＮＢ_iとが同特性となるように設計されている。

【００３６】次に、本実施例の動作について図５を用い
て説明する。クロックＣＬＫはデューティ比が５０％で
あり、転送用クロックφはこのクロックＣＬＫに同期し
かつデューティ比が５０％未満であるとする。

【００３７】プローブ電極Ｐ_iを記録媒体層の所定の記
録位置に対向させておく。ここで選択信号Ｓ_inが入力す
ると、シフトレジスタ１０２はシフト動作を開始し、各
出力Ｑ₁〜Ｑ_kは順次オン状態となる。プローブ電極Ｐ_i
に注目したとき、電荷蓄積用の静電容量ＣＳ_iとダミー
の静電容量ＣＮ_iとは、それぞれ前回の転送サイクルで
出力Ｑ_i+1がオン状態となったときに、アナログスイッ
チＳＢ_i,ＮＢ_iによって、バイアス電圧Ｖ_Bにまで充電さ
れている。電荷蓄積用の静電容量ＣＳ_iは、プローブ電
極Ｐ_iが接続されているので、プローブ電極Ｐ_iから記録
媒体層に流れるトンネル電流により、徐々にその両端の
電圧Ｖ_Siが降下する。一方、ダミーの静電容量ＣＮ_iに
は電流の流れ出すものが接続されていないので、その両
端の電圧Ｖ_Niは変化しない。トンネル電流の大きさは、
記録媒体層における記録状態によって変化するから、一
定時間経過後の両方の静電容量ＣＳ_i,ＣＮ_iの電圧差
は、この記録状態に依存して決まることになる。

【００３８】転送用クロックφの同期して、アナログス
イッチＳ_s,Ｓ_nにより、信号読み出し線ＳＬの負荷容量
Ｃ_SLとダミーの読み出し線ＮＬの負荷容量Ｃ_NLとはそれ
ぞれ読み出しバイアス電圧Ｖ_rにまで充電される。シフ
トレジスタ１０２のシフト動作が進行し、出力Ｑ_iがオ
ン状態になったとする。ゲートＧ_iの出力は、転送用ク
ロックφがオン状態であるうちはオフ状態であるが、転
送用クロックφが立ち下がるタイミングでオン状態（図
示期間Ａ）となる。その結果、アナログスイッチＳＡ_i,
ＳＡ_iによって、電荷蓄積用の静電容量ＣＳ_iとダミーの
静電容量ＣＮ_iの電圧Ｖ_Si,Ｖ_Niが、信号読み出し線ＳＬ
とダミーの読み出し線ＮＬとにそれぞれ転送され、各負
荷容量Ｃ_SL,Ｃ_NLの電圧が各静電容量のＣＳ_i,ＣＮ_iの電
圧に応じてそれぞれ変化する。両方の読み出し線ＳＬ,
ＮＬ間の電位差は、差動増幅器１０８によって読み出さ
れて増幅され、信号Ｖ_outとして出力される。この信号
は、各静電容量ＣＳ_i,ＣＮ_iの間の電位差すなわちプロ
ーブ電極Ｐ_iで読み出されるデータに応じて変化する。

【００３９】シフトレジスタ１０２の出力Ｑ_i+1がオン
状態となったとき、転送用クロックφが立ち下がるタイ
ミングで、ｉ＋１番目のゲートＧ_i+1の出力がオン状態
となる（図示期間Ｂ）。このとき、アナログスイッチＳ
Ｂ_i,ＮＢ_iにより、各静電容量ＣＳ_i,ＣＮ_iがバイアス電
圧Ｖ_Bにまで充電され、次の読み出しサイクルに備える
ことになる。

【００４０】以上、ｉ番目のプローブ電極Ｐ_iに注目し
て読み出し動作を説明したが、実際には、シフトレジス
タ１０２のシフト動作の進行に伴い、クロックＣＬＫに
同期して、各プローブ電極からデータが順次読み出され
て信号Ｖ_outとして出力されることになる。すなわち本
実施例では、クロックＣＬＫあるいはこれに同期した転
送用クロックφを用いて一連の読み出し動作を各々のプ
ローブ電極について順次繰り返し行なうことにより、記
録媒体層における凹凸変調あるいは電子状態の変化に起
因したトンネル電流の変化を静電容量ＣＳ_iの電位変化
として読み出すことができた。また、書き込み動作や消
去動作を行なう場合には、バイアス線ＢＬに対して、読
み出しバイアス電圧Ｖ_rの代りに、書き込みバイアス電
圧Ｖ_wあるいは消去バイアス電圧Ｖ_dを印加し、記録ビッ
トの書き込みあるいは消去に必要な電圧を静電容量ＣＳ
_i加えればよい。

【００４１】本実施例では、記録媒体層からのデータの
読み出し動作は、トンネル電流による静電容量の充電あ
るい放電を用いているので、低電流かつ高インピーダン
スの回路でありながら熱雑音の影響を受けにくく、Ｓ／
Ｎ比が高く、ビット間のばらつきの少ない信号読み出し
を行なうことができた。さらに、プローブ電極に接続さ
れた静電容量とダミーの静電容量の電位差として信号を
取り出すため、プローブ電極における容量のばらつきや
マトリクス配線によるクロストークの影響やスイッチ素
子によるスイッチングノイズなどの影響をなくすことが
できた。

【００４２】次に、本実施例のマルチプローブヘッドの
基板上への構成例について、図６のおよび図７を用いて
説明する。図６はこのマルチプローブヘッドの斜視図で
あり、図７はプローブ電極近傍の拡大図である。

【００４３】マルチプローブヘッド１００の基板１０１
としては、例えばシリコン基板が使用される。基板１０
１の一辺には外方に向って櫛歯状の多数の圧電体カンチ
レバー１０７が設けられており、各カンチレバー１０７
の上面にはそれぞれプローブ電極１０６が形成されてい
る。基板１０１上には、各プローブ電極１０６に近接し
て、そのプローブ電極１０６に対応する電荷蓄積用の静
電容量１０４とダミーの静電容量１０３がそれぞれ設け
られている。外部からのノイズの影響を減らすため、図
７に示すように、プローブ電極１０６から電荷蓄積用の
静電容量１０４に至る配線１３０は、ダミーの静電容量
１０３に接続されたガードリング状の配線１３１のよっ
て取り囲まれている。

【００４４】基板１０１の圧電体カンチレバー１０７が
形成されている辺に対向する辺には、信号線を接続する
ための複数のボンディングパッド１０９が列に並ぶよう
に設けられている。これにより、ボンディングパッド１
０９が並ぶ方向と平行な方向に記録媒体（不図示）を移
動させ、記録再生を行なうことが可能となる。このボン
ディングパッドは、基板１０１の対向する２辺のそれぞ
れに設けるようにしてもよい。ボンディングパッド１０
９に近接してシフトレジスタ１０２が設けられ、さらに
基板１０１の中央部には制御回路部１０５が形成されて
いる。この制御回路部１０５には、ダミーの各静電容量
１０３や電荷蓄積用の各静電容量１０４に接続されるア
ナログスイッチ類、プローブ電極１０６にバイアスを印
加するための回路などが一体的に形成されている。さら
に、基板１０１上にはデータを出力するための差動増幅
器１０８が設けられている。これらの回路は、シリコン
ＩＣ製造プロセスを応用して製造することができるる。
この場合、ＣＭＯＳ回路を中心とした低消費電力の素子
を主としてこれらの回路を構成することにより、回路電
流による発熱もほとんどなく、プローブ電極の位置制御
に悪影響を及ぼすことはなかった。

【００４５】ここではシリコン基板を用いてデータの読
み書きのための駆動素子を一体的に形成しているが、本
発明はシリコン基板に限られることはなく、サファイア
基板上にシリコン薄膜をエピタキシャル成長させたもの
（いわゆるＳＯＳ基板）を用いてもよいし、さらには石
英基板上に成長させたポリシリコン薄膜や固相エピタキ
シャル膜など、あらゆる形態の半導体層および基板を用
いることができる。

【００４６】図８は、本発明のマルチプローブヘッドを
用いた記録再生装置の構成の一例を示すブロック図であ
る。

【００４７】枠型の構造体１１０の内側上部には、アク
チュエータ１１２を介してマルチプローブヘッド１００
が取り付けられ、これに対向して、記録媒体１０の基板
１がアクチュエータ１１３を介して構造体１１０の内側
下部に取り付けられている。アクチュエータ１１２は走
査回路１１１で駆動されるようになっている。記録媒体
１０の基板１上には記録媒体層２が設けられ、この記録
媒体層２とマルチプローブヘッド１００側のプローブ電
極１０６の先端とはトンネル電流が流れ得るまで近接し
ている。マルチプローブヘッド１００はプローブヘッド
制御回路１１４に接続され、これら両者間で必要なデー
タと制御情報とがやりとりされるようになっている。こ
のプローブヘッド制御回路１１４の出力は、プローブ・
記録媒体間距離制御回路１１５を介して、カンチレバー
駆動回路１１６および傾き補正回路１１７の双方に接続
されている。カンチレバー駆動回路１１６の出力は、マ
ルチプローブヘッド１００に接続されて各カンチレバー
１０７（図６）の駆動に用いられる。一方、傾き補正回
路１１７の出力は、アクチュエータ１１３に接続され、
記録媒体１０の傾きの補正に使用されている。さらにプ
ローブヘッド制御回路１１４は、データの入出力を行な
う符号器１１８、復号器１１９と接続されている。ここ
で、記録媒体層２の面内方向にＸ方向とＹ方向をとり、
記録媒体層２に垂直な方向をＺ方向とする。

【００４８】次に、この記録再生装置の動作について説
明する。プローブヘッド制御回路１１４は、マルチプロ
ーブヘッド１００の各プローブ電極１０６と記録媒体層
２間に流れるトンネル電流の情報をプローブヘッド１０
６ごとに読み出す。このトンネル電流には、記録媒体層
２に記録された情報のほか、プローブ電極１０６と記録
媒体層２との間の距離に関する情報も含まれている。プ
ローブ・記録媒体間距離制御回路１１５は、プローブ電
極１０６の基準位置からのずれを検出する。そして、検
出されたずれに基づき、カンチレバー駆動回路１１６は
個々のカンチレバー１０７（図６）のＺ方向への駆動を
行ない、プローブ電極１０６と記録媒体層２の距離が一
定に保たれるように制御する。傾き補正回路１１７は、
マルチプローブヘッド１００と記録媒体１０との相対的
な姿勢を正す必要があるときに、アクチュエータ１１３
を駆動して記録媒体１０の傾きを調整し、姿勢の補正を
行なう。

【００４９】記録媒体層２にデータを記録する場合、書
き込みデータは、符号器１１８により符号化されてプロ
ーブヘッド制御回路１１４に転送され、マルチプローブ
ヘッド１００によって記録媒体層２に記録される。デー
タの読み出しを行なう場合には、図示しないプロセッサ
により読み出すべきアドレスを発生し、プローブヘッド
制御回路１１４にこのアドレスを転送する。プローブヘ
ッド制御回路１１４は、このアドレスにしたがってマル
チプローブヘッド１００から各プローブ電極１０６の信
号を読み出し、復号器１１９に転送する。復号器１１９
は、この信号からエラー検出あるいはエラー訂正を行な
い、読み出したデータとして外部に出力する。

【００５０】

【発明の効果】以上説明したように本発明の第１の発明
は、プローブ電極とプローブ電極ごとに設けられた能動
素子とプローブ電極を選択するためのスイッチ素子とを
同一基板上に形成することにより、読み出し／書き込み
回路がプローブ電極と同一基板上に形成でき、高いＳ／
Ｎ比で良好に信号を読み出すことができるという効果が
ある。また、本発明の第２の発明では、プローブ電極に
接続された第１の静電容量と、第１の静電容量に対する
ダミーである第２の静電容量とを設けることにより、ト
ンネルの変化を双方の静電容量の電圧差を介して検出で
きるので、読み出し／書き込み回路がプローブ電極と同
一基板上に形成でき、かつ静電容量の洩れ電流などの影
響を受けることなく高いＳ／Ｎ比で信号を読み出すこと
ができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例のマルチプローブヘッド
の構成を示すブロック図である。

【図２】図１のマルチプローブヘッドにおいて、ｉ行ｊ
列のプローブ電極Ｐ_i,jに注目した場合の等価回路図で
ある。

【図３】図１のマルチプローブヘッドのタイミングチャ
ートである。

【図４】本発明の第２の実施例のマルチプローブヘッド
の構成を示すブロック図である。

【図５】図４のマルチプローブヘッドのタイミングチャ
ートである。

【図６】図４のマルチプローブヘッドの斜視図である。

【図７】図４のマルチプローブヘッドのプローブ電極近
傍の拡大図である。

【図８】本発明のマルチプローブヘッドを用いた記録再
生装置の構成の一例を示すブロック図である。

【符号の説明】

１基板２記録媒体層３₁〜３_m 信号読み出し線４₁〜４_m 電圧供給線５信号線６バイアス線７Ｘ−シフトレジスタ８Ｙ−シフトレジスタ９ＭＯＳＦＥＴ１０記録媒体１００マルチプローブヘッド１０１基板１０２シフトレジスタ１０３ダミーの静電容量１０４電荷蓄積用の静電容量１０５制御回路部１０６プローブ電極１０７カンチレバー１０８差動増幅器１０９ボンディングパッド１１０構造体１１１走査回路１１２,１１３アクチュエータ１１４プローブヘッド制御回路１１５プローブ・記録媒体間距離制御回路１１６カンチレバー駆動回路１１７傾き補正回路１１８符号器１１９復号器

───────────────────────────────────────────────────── フロントページの続き (72)発明者山野明彦東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者紫藤俊一東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】記録媒体から少なくともデータの再生を
行なう複数のプローブ電極を有するマルチプローブヘッ
ドであって、前記各プローブ電極ごとに設けられた能動素子と、前記
各プローブ電極のうちの任意のプローブ電極を選択する
ためのスイッチ素子とを有し、前記プローブ電極と前記
能動素子と前記スイッチ素子とが同一基板上に形成され
ているマルチプローブヘッド。
【請求項２】能動素子としてトランジスタが用いら
れ、前記トランジスタのエミッタにスイッチ素子が設け
られ、プローブ電極からの信号を前記トランジスタによ
るエミッタフォロワ回路によって読み出す請求項１に記
載のマルチプローブヘッド。
【請求項３】各プローブ電極に対してそれぞれ並列に
静電容量が実効的に接続され、前記静電容量に所定の電
荷を与えるスイッチ素子が設けられ、前記プローブ電極
を流れるトンネル電流により前記静電容量の両端の電圧
を変化させ前記変化した電圧を検出することによりデー
タの再生が行なわれる請求項２に記載のマルチプローブ
ヘッド。
【請求項４】記録媒体から少なくともデータの再生を
行なう複数のプローブ電極を有するマルチプローブヘッ
ドであって、前記各プローブ電極ごとに設けられ当該プローブ電極に
一端が接続された第１の静電容量と、前記各プローブ電
極ごとに設けられかつ当該プローブ電極には接続されな
い第２の静電容量と、前記各プローブ電極のうちの任意
のプローブ電極を選択するためのスイッチ素子と、前記
選択されたプローブ電極に対応する前記第１および第２
の静電容量の電位を読み出す読み出し回路とを有し、前
記プローブ電極と前記各静電容量と前記スイッチ素子と
前記読み出し回路とが同一基板上に形成されているマル
チプローブヘッド。
【請求項５】スイッチ素子が第１の静電容量および第
２の静電容量のそれぞれごとに設けられている請求項４
に記載のマルチプローブヘッド。
【請求項６】読み出し回路が第１の静電容量の電位と
第２の静電容量の電位との差を算出するものである、請
求項４または５に記載のマルチプローブヘッド。