JPH06204013A - Manufacture of electronic component - Google Patents

Manufacture of electronic component

Info

Publication number
JPH06204013A
JPH06204013A JP4348714A JP34871492A JPH06204013A JP H06204013 A JPH06204013 A JP H06204013A JP 4348714 A JP4348714 A JP 4348714A JP 34871492 A JP34871492 A JP 34871492A JP H06204013 A JPH06204013 A JP H06204013A
Authority
JP
Japan
Prior art keywords
mask
substrate
electronic component
pattern
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4348714A
Other languages
Japanese (ja)
Other versions
JP2777032B2 (en
Inventor
Masato Doi
眞人 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4348714A priority Critical patent/JP2777032B2/en
Publication of JPH06204013A publication Critical patent/JPH06204013A/en
Application granted granted Critical
Publication of JP2777032B2 publication Critical patent/JP2777032B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

PURPOSE:To provide an electronic component manufacture which prevents appearance defects due to the relative deviation of elements, plating defects, peeling at the time of reflow soldering. CONSTITUTION:At the time of aligning a mask which has an prescribed electrode pattern on a substrate 1 whereupon longitudinal slits 10a and horizontal slits 11 are formed, the mask 2 is used. The mask 2 permits the longitudinal length of the unnecessary part 22a of an electrode pattern 22, which is the third from the bottom among the electrode patterns 20 arranged on the outermost longitudinal slit 10a, to be slightly shorter than the interval between the horizontal slits 11 and longer than the longitudinal length of the 20b to be an electrode. The mask 2 is placed on the substrate 1 so as to allow the unnecessary part 22a of the electrode pattern 22 to be in a space between the two horizontal slits 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子部品の製造方法に
関し、特にマスクの基板上への整合の仕方に特徴がある
電子部品の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electronic component, and more particularly to a method for manufacturing an electronic component characterized by a method of aligning a mask on a substrate.

【0002】[0002]

【従来の技術】電子部品として、例えばチップ抵抗器
は、アルミナ等からなる基板と、基板の両側部に設けた
電極と、両電極に接続して形成した抵抗体と、抵抗体を
被覆するアンダーコート、ミドルコート及びオーバーコ
ートとからなる。このような抵抗器は、一般に次のよう
に製造する。即ち、図8に示すようにアルミナ等からな
る基板50にブレイク用の縦スリット51と横スリット
52を形成する。図8の円で囲んだ部分の拡大図を示す
図9から良く分かるように、最外の縦スリット51aと
横スリット52aはそれぞれ基板50の端縁まで延びて
おり、このスリット51a,52aの外側の外周部分は
不要部分となる。
2. Description of the Related Art As an electronic component, for example, a chip resistor is a substrate made of alumina or the like, electrodes provided on both sides of the substrate, a resistor formed by connecting to both electrodes, and an underlayer covering the resistor. It consists of a coat, middle coat and overcoat. Such a resistor is generally manufactured as follows. That is, as shown in FIG. 8, a break vertical slit 51 and a horizontal slit 52 are formed on a substrate 50 made of alumina or the like. As can be seen from FIG. 9, which is an enlarged view of a portion surrounded by a circle in FIG. 8, the outermost vertical slits 51a and the horizontal slits 52a extend to the edges of the substrate 50, respectively, and outside the slits 51a and 52a. The outer peripheral portion of is an unnecessary portion.

【0003】そして、スリット51a,52a及びスリ
ット51,52によって区画される各電子部品に対応す
る各ユニットに、まず電極を形成する(但し、通常は上
下の3列程度は電子部品を作製しない)。これには、所
定の電極パターンを有するマスクを基板50上に重合さ
せる必要がある。マスクの電極パターンの一例を図10
に示す。ここでは、1つのユニットにおいて、その両側
に位置する一対の電極となるパターン60,61はH字
状を呈する。そして、最外の縦スリット51aに対して
線対象に形成した電極パターン60の不要部分60aが
2本の横スリット52,52間に収まるよう整合させる
のが一般的である。このような整合作業を数箇所で行う
ことで、マスクを基板50上に位置決めする。なお、電
極パターン60,61の各部分60b,61aが1つの
ユニットの電極となる。基板50上にマスクを重合させ
た後は、印刷等によって基板50上にパターン通りの電
極を形成する。
Then, an electrode is first formed in each unit corresponding to each electronic component partitioned by the slits 51a and 52a and the slits 51 and 52 (however, the electronic components are not usually produced in the upper and lower three rows). . For this, it is necessary to superpose a mask having a predetermined electrode pattern on the substrate 50. An example of the electrode pattern of the mask is shown in FIG.
Shown in. Here, in one unit, the patterns 60 and 61 serving as a pair of electrodes located on both sides of the unit are H-shaped. Then, the outermost vertical slit 51a is generally aligned such that the unnecessary portion 60a of the electrode pattern 60 formed line-wise fits between the two horizontal slits 52, 52. The mask is positioned on the substrate 50 by performing such alignment work at several places. The portions 60b and 61a of the electrode patterns 60 and 61 serve as electrodes of one unit. After the mask is polymerized on the substrate 50, an electrode according to a pattern is formed on the substrate 50 by printing or the like.

【0004】同様に、抵抗体、アンダーコート、ミドル
コート及びオーバーコートでも、それぞれ所定のパター
ンを有するマスクを基板50上に整合させ、基板50上
に電極、抵抗体、アンダーコート、ミドルコート及びオ
ーバーコートを順に形成していく。
Similarly, for resistors, undercoats, middle coats, and overcoats, masks each having a predetermined pattern are aligned on the substrate 50, and electrodes, resistors, undercoats, middle coats, and overcoats are formed on the substrate 50. The coat is formed in order.

【0005】[0005]

【発明が解決しようとする課題】ところで、基板50上
に電極や抵抗体等の各要素のパターンを持つマスクを重
ねる場合、整合の仕方によって各要素間で相対的な位置
ズレが発生する。つまり、例えば前記電極パターンでみ
た場合、図10において、電極パターン60の不要部分
60aの横線と横スリット52との縦方向間隔hには或
る程度の余裕があるため、整合の仕方によって電極パタ
ーン60が上側又は下側に寄り過ぎることが起こる。こ
れは、電極パターンとはパターンが異なるが、抵抗体の
パターン、アンダーコート、ミドルコート及びオーバー
コートのパターンにも相当する。このため、各パターン
のマスクを基板上に整合させて、一応各要素をユニット
の所定部位に形成したとしても、作製後には各要素が相
対的な位置ズレ(縦方向のズレ)を起こすことになる。
又、同様に、不要部分60aの縦線と縦スリット51a
との横方向間隔iも、各マスクの整合の仕方によって各
要素に相対的な位置ズレ(横方向のズレ)が生ずること
になる。
By the way, when a mask having a pattern of each element such as an electrode or a resistor is overlaid on the substrate 50, a relative positional deviation occurs between the elements depending on the alignment method. That is, for example, in the case of the electrode pattern, there is some margin in the vertical gap h between the horizontal line of the unnecessary portion 60a of the electrode pattern 60 and the horizontal slit 52 in FIG. It can happen that 60 is too close to the top or bottom. This is different from the electrode pattern, but also corresponds to a resistor pattern, an undercoat, a middle coat and an overcoat pattern. Therefore, even if the mask of each pattern is aligned on the substrate and each element is formed at a predetermined portion of the unit, each element may cause a relative positional deviation (longitudinal deviation) after fabrication. Become.
Similarly, the vertical line of the unnecessary portion 60a and the vertical slit 51a
Also in the lateral distance i between and, a relative positional deviation (horizontal deviation) occurs in each element depending on the way of matching each mask.

【0006】このような縦方向及び横方向の位置ズレ
は、特に最初に形成する電極と最後に形成するオーバー
コートとの間で大きくなり易い。例えば、図11に示す
チップ抵抗器では、電極、抵抗体、アンダーコート、ミ
ドルコート及びオーバーコートを順に形成してあるが、
電極70とオーバーコート71の相対ズレが発生し、外
観異常が起きていることを示している。又、相対ズレが
発生すると、後に行うメッキ工程でメッキの付着不良が
起こり易いという問題も生ずる。更に、電極寸法に差が
あると、例えば電子部品を回路基板にリフローハンダ付
けする際にリフロー加熱により電子部品が回路基板から
剥離することがある。
Such positional deviations in the vertical and horizontal directions are likely to become large, especially between the electrode formed first and the overcoat formed last. For example, in the chip resistor shown in FIG. 11, an electrode, a resistor, an undercoat, a middle coat and an overcoat are sequentially formed,
This indicates that a relative displacement between the electrode 70 and the overcoat 71 has occurred, causing an abnormal appearance. Further, when the relative displacement occurs, there is a problem that a defective adhesion of plating is likely to occur in a plating process performed later. Further, if there is a difference in electrode size, the electronic component may be separated from the circuit board due to reflow heating when the electronic component is reflow-soldered to the circuit board.

【0007】従って、本発明の目的は、各要素の相対ズ
レに起因する外観不良、メッキ不良及びリフローハンダ
付け時の剥離等を防止する電子部品の製造方法を提供す
ることにある。
Therefore, an object of the present invention is to provide a method of manufacturing an electronic component which prevents appearance defects, plating defects, peeling at the time of reflow soldering, etc. due to relative displacement of each element.

【0008】[0008]

【課題を解決するための手段】前記目的を達成するため
に、本発明の電子部品の製造方法は、縦スリットと横ス
リットを有する基板上に、電子部品の要素のパターンを
持つマスクを整合させ、縦及び横スリットによって仕切
られる各電子部品の1ユニットに電子部品の各要素を順
に作製する電子部品の製造方法において、前記基板の最
外の縦スリットで形成される外周不要部分に対応し且つ
横スリット間に対面する前記マスクの少なくとも2箇所
に、横スリット間の間隔よりも僅かに小さく且つ電子部
品の各要素のパターンの縦方向長さよりも大きい縦方向
長さを持つ整合用パターンを形成し、このマスクを基板
上に整合させる際に、前記整合用パターンが横スリット
間に収まるようにマスクを基板上に位置決めすることを
特徴とする。
In order to achieve the above object, a method of manufacturing an electronic component according to the present invention comprises aligning a mask having a pattern of elements of the electronic component on a substrate having vertical slits and horizontal slits. In a method of manufacturing an electronic component in which each element of the electronic component is sequentially manufactured in one unit of each electronic component partitioned by vertical and horizontal slits, corresponding to an outer peripheral unnecessary portion formed by the outermost vertical slit of the substrate, At least two positions of the mask facing each other between the horizontal slits are formed with a matching pattern having a vertical length slightly smaller than the distance between the horizontal slits and larger than the vertical length of the pattern of each element of the electronic component. However, when aligning the mask on the substrate, the mask is positioned on the substrate so that the alignment pattern fits between the lateral slits.

【0009】[0009]

【作用】マスクの整合用パターンの縦方向長さが基板の
横スリット間の間隔よりも若干小さく、且つ電子部品の
各要素のパターンの縦方向長さよりも大きいため、つま
り整合用パターンの縦方向長さと横スリット間の間隔と
の差が小さくなるため、マスクを基板上に整合させた際
に基板に対するマスクの位置ズレ(縦方向のズレ)が小
さくなり、電子部品の各要素間での相対ズレが少なくな
る。特に、基板上に最初に形成する要素と最後に形成す
る要素との間の相対ズレも大幅に少なくなる。この結
果、外観不良やメッキ不良を解決することができる。
The vertical length of the matching pattern of the mask is slightly smaller than the distance between the horizontal slits of the substrate and larger than the vertical length of the pattern of each element of the electronic component, that is, the vertical direction of the matching pattern. Since the difference between the length and the distance between the horizontal slits becomes small, the positional deviation (vertical deviation) of the mask with respect to the substrate becomes small when the mask is aligned on the substrate, and the relative distance between each element of the electronic component. The gap is reduced. In particular, the relative misalignment between the first formed element and the last formed element on the substrate is significantly reduced. As a result, defective appearance and defective plating can be solved.

【0010】更に、電子部品の要素の作製に使用する全
てのマスクにおいて、整合用パターンと最外の縦スリッ
トとの横方向間隔を等しくすることにより、各要素間で
の横方向の相対ズレも少なくなる。特に基板の相対両側
に作製する電極の寸法差がほぼ皆無になるため、電子部
品を回路基板にリフローハンダ付けする場合にリフロー
加熱による電子部品の剥離を防ぐことができる。
Further, in all the masks used for manufacturing the elements of the electronic component, the horizontal gap between the matching pattern and the outermost vertical slit is made equal, so that the relative deviation in the horizontal direction between the elements is also caused. Less. In particular, since there is almost no dimensional difference between the electrodes formed on both sides of the board, it is possible to prevent peeling of the electronic parts due to reflow heating when the electronic parts are reflow-soldered on the circuit board.

【0011】なお、マスクに設ける整合用パターンは、
縦及び横スリットによって形成される基板の外周不要部
分に対応し、且つ基板の横スリット間に対面する少なく
とも2箇所に設ければよい。つまり、整合用パターンが
少なくとも2箇所存在することにより、1箇所のみの場
合よりも整合をより精確に行うことができる。従って、
整合用パターンは3箇所以上に設けても構わないが、以
下の実施例でも述べるようにマスクの4隅(4箇所)に
設けるのが、最少数でより効果的に位置ズレを防ぐのに
好都合である。
The matching pattern provided on the mask is
It may be provided at least at two positions corresponding to the outer peripheral unnecessary portion of the substrate formed by the vertical and horizontal slits and facing between the horizontal slits of the substrate. That is, since there are at least two matching patterns, matching can be performed more accurately than in the case where there is only one pattern. Therefore,
The alignment patterns may be provided at three or more locations, but it is convenient to provide the alignment patterns at the four corners (four locations) of the mask, as described in the following embodiments, in order to minimize the position shift more effectively. Is.

【0012】又、本発明の製造方法は、チップ抵抗器等
のように縦及び横スリットを有する基板を用いて形成す
るあらゆる電子部品に適用でき、従って電子部品の要素
としては、例えばチップ抵抗器では電極、抵抗体、アン
ダーコート、ミドルコート及びオーバーコート等が該当
する。
Further, the manufacturing method of the present invention can be applied to any electronic component formed by using a substrate having vertical and horizontal slits such as a chip resistor. Therefore, as an element of the electronic component, for example, a chip resistor is used. Then, the electrode, the resistor, the undercoat, the middle coat, the overcoat, and the like are applicable.

【0013】[0013]

【実施例】以下、本発明の電子部品の製造方法を実施例
に基づいて説明する。但し、以下の実施例では、電子部
品としてチップ抵抗器を取り上げる。図1に、電極パタ
ーンを有するマスクを基板上に重合させて印刷した状態
における隅の拡大図を示し、図2に全体図を示す。基板
1には、先述したように縦スリット10と横スリット1
1が形成され、最外の縦スリット10aと横スリット1
1aは基板1の端縁まで延びている。スリット10a,
11aによって形成される外周の4つの部分は不要部分
であり、スリット10a,11a及びスリット10,1
1で仕切られた部分が各電子部品に対応するユニットに
なる。又、上下の3列のユニットには、抵抗器は作製し
ない。
EXAMPLES The method for manufacturing an electronic component of the present invention will be described below based on examples. However, in the following embodiments, a chip resistor will be taken up as an electronic component. FIG. 1 shows an enlarged view of a corner in a state where a mask having an electrode pattern is superposed on a substrate and printed, and FIG. 2 shows an overall view. As described above, the vertical slit 10 and the horizontal slit 1 are formed on the substrate 1.
1 is formed, and the outermost vertical slit 10a and horizontal slit 1
1 a extends to the edge of the substrate 1. Slit 10a,
The four outer peripheral portions formed by 11a are unnecessary portions, and the slits 10a, 11a and the slits 10, 1
The part partitioned by 1 becomes a unit corresponding to each electronic component. Also, resistors are not made in the upper and lower three rows of units.

【0014】マスク2は、例えばステンレスメッシュ仕
様であり、図1のような電極パターンを有する。最外の
縦スリット10aに沿う電極パターン20は横凸状で、
縦スリット10に沿うそれ以外の電極パターン21はH
字状を呈する。図1から分かるように、電極パターン2
0の縦列において、下から3つ目の電極パターン22の
みは、異なるパターンになっており、この電極パターン
22が整合の際の指標となる。
The mask 2 has, for example, a stainless mesh specification and has an electrode pattern as shown in FIG. The electrode pattern 20 along the outermost vertical slit 10a is laterally convex,
The other electrode pattern 21 along the vertical slit 10 is H
It has a letter shape. As can be seen from FIG. 1, the electrode pattern 2
In the 0 column, only the third electrode pattern 22 from the bottom has a different pattern, and this electrode pattern 22 serves as an index for alignment.

【0015】電極パターン22は、電極パターン21と
類似の形状を有するが、図5に拡大して示すように、不
要部分22aの縦方向長さを、横スリット11,11間
の間隔よりも若干小さくすると共に、部分22bの縦方
向長さよりも大きく設定してある。このような電極パタ
ーン22は、マスクの4隅にそれぞれ1個ずつ、合計4
個設けてある(図2参照)。
The electrode pattern 22 has a shape similar to that of the electrode pattern 21, but as shown in the enlarged view of FIG. 5, the length of the unnecessary portion 22a in the vertical direction is slightly smaller than the distance between the horizontal slits 11, 11. It is set to be smaller and larger than the length of the portion 22b in the vertical direction. One such electrode pattern 22 is provided at each of the four corners of the mask, for a total of 4 electrodes.
Individual pieces are provided (see FIG. 2).

【0016】基板1に対するマスク2の整合の仕方は、
電極パターン22の不要部分22aが基板1の2本の横
スリット11,11間に収まるようにして行う。ここ
に、図5に示すように、電極パターン22の不要部分2
2aの縦方向長さが部分22bの縦方向長さよりも大き
く、横スリット11,11間の間隔よりも僅かに小さい
ため、不要部分22aの横線と横スリット11との間隔
aは、部分22bの横線と横スリット11との間隔bよ
りも小さくなり、その分だけ整合に際してマスクの位置
ズレが少なくなる。つまり、間隔aが小さいため、マス
ク2が上側又は下側にずれる度合いが小さくなり、マス
ク2の縦方向の位置決めをより精確に行うことができ
る。
The method of aligning the mask 2 with the substrate 1 is as follows.
This is performed so that the unnecessary portion 22a of the electrode pattern 22 fits between the two lateral slits 11 of the substrate 1. Here, as shown in FIG. 5, the unnecessary portion 2 of the electrode pattern 22 is
Since the vertical length of 2a is larger than the vertical length of the portion 22b and is slightly smaller than the distance between the horizontal slits 11 and 11, the distance a between the horizontal line of the unnecessary portion 22a and the horizontal slit 11 is equal to that of the portion 22b. The distance b is smaller than the distance b between the horizontal line and the horizontal slit 11, and the position shift of the mask during alignment is reduced accordingly. That is, since the interval a is small, the degree of displacement of the mask 2 to the upper side or the lower side is small, and the vertical positioning of the mask 2 can be performed more accurately.

【0017】マスク2を整合させた後は、印刷等によっ
て基板1上にパターン通りの電極を形成する。出来上が
った電極にて、パターン20,21の各部分20bと2
1aとが1つのユニットの一対の電極となる。次に、抵
抗体を作製する際に使用するマスク3を基板1上に重合
させて印刷した状態の部分拡大図を図3に、全体図を図
4に示す。抵抗体パターンは図4に示すように矩形状を
呈し、両電極間に対向する位置に存在する。このマスク
3における整合用パターン32は、前記マスク2の整合
用パターン22の不要部分22aに対応して同じ位置に
形成してあるが、先の電極パターンのように電極に連な
ったものではなく、基板1の外周不要部分に分離独立し
ている。勿論、この整合用パターン32も、マスク3の
4隅に設けてある。
After the mask 2 is aligned, electrodes according to the pattern are formed on the substrate 1 by printing or the like. With the finished electrode, each part 20b and 2 of the patterns 20 and 21
1a serves as a pair of electrodes of one unit. Next, a partially enlarged view of a state in which the mask 3 used for producing the resistor is printed on the substrate 1 by superposition is shown in FIG. 3, and an overall view is shown in FIG. The resistor pattern has a rectangular shape as shown in FIG. 4, and is present at a position facing each other between both electrodes. The matching pattern 32 in the mask 3 is formed at the same position as the unnecessary portion 22a of the matching pattern 22 in the mask 2, but is not connected to the electrodes like the previous electrode pattern, The substrate 1 is separated and independent from the outer peripheral unnecessary portion. Of course, the matching patterns 32 are also provided at the four corners of the mask 3.

【0018】整合用パターン32の大きさは、前記マス
ク2に形成した整合用パターン22の不要部分22aと
全く同一であり、パターン32の横線と基板1の横スリ
ット11との間隔は前記間隔aに等しい。このマスク3
の基板1に対する整合も、前記と同様に整合用パターン
32が2本の横スリット11,11間に収まるように行
う。この際、パターン32と前記マスク2のパターン2
2の不要部分22aが同一であるから、前記と同様に整
合時にマスク3の縦方向の位置ズレは殆ど生じない。従
って、マスク3の重合後に、印刷等によって抵抗体を形
成すると、抵抗体は両電極上の所定位置にほぼ精確に形
成され、電極と抵抗体の相対ズレは皆無に近くなる。
The size of the matching pattern 32 is exactly the same as the unnecessary portion 22a of the matching pattern 22 formed on the mask 2, and the distance between the horizontal line of the pattern 32 and the horizontal slit 11 of the substrate 1 is the distance a. be equivalent to. This mask 3
The alignment with the substrate 1 is also performed so that the alignment pattern 32 fits between the two lateral slits 11, 11 in the same manner as described above. At this time, the pattern 32 and the pattern 2 of the mask 2
Since the two unnecessary portions 22a are the same, the vertical positional displacement of the mask 3 hardly occurs at the time of alignment similarly to the above. Therefore, when the resistor is formed by printing or the like after the mask 3 is superposed, the resistor is formed almost exactly at a predetermined position on both electrodes, and the relative displacement between the electrode and the resistor becomes almost zero.

【0019】次のアンダーコート、ミドルコート、オー
バーコートも同様に行えばよく、これら各要素のパター
ンを持つマスクは特に図には示さないが、電極作製用の
マスク2と抵抗体作製用のマスク3と同じ位置に同じ大
きさの整合用パターンを持ち、このパターンが基板1の
横スリット間に収まるように各コート用のマスクを整合
させる。例えば、図6にオーバーコートのパターン40
を示す。整合用パターン41は、図5に示すマスク2の
整合用パターン22の不要部分22aと全く同じであ
る。ここでは、パターン40,41の横線と横スリット
11との間隔cを前記間隔aと同一に設定(a=c)し
ておくことにより、電極とオーバーコートとの相対ズレ
を一層少なくすることができ、好都合である。
The following undercoat, middle coat, and overcoat may be performed in the same manner. A mask having a pattern of each of these elements is not shown in the drawing, but the mask 2 for electrode production and the mask for resistor production are shown. A matching pattern having the same size is provided at the same position as 3, and the masks for each coat are aligned so that this pattern fits between the lateral slits of the substrate 1. For example, as shown in FIG.
Indicates. The matching pattern 41 is exactly the same as the unnecessary portion 22a of the matching pattern 22 of the mask 2 shown in FIG. Here, by setting the distance c between the horizontal lines of the patterns 40 and 41 and the horizontal slit 11 to be the same as the distance a (a = c), the relative deviation between the electrodes and the overcoat can be further reduced. It is possible and convenient.

【0020】更に、この実施例では、各要素を作製する
全てのマスクにおいて、整合用パターンと縦スリットと
の横方向間隔を等しくしてある。即ち、電極作製用のマ
スク2においては、図5に示すように整合用パターン2
2の不要部分22aの縦線と縦スリット10aとの間隔
d、同様に他のマスクの整合用パターンと縦スリットと
の間隔(例えば図6に示すオーバーコート作製用のマス
クにおける整合用パターン41と縦スリット10aとの
間隔e)を同一に設定してある。このため、各マスクを
基板1上に整合させる際に上記縦方向間隔だけでなく横
方向間隔にも注意を払うことにより、各マスクの横方向
の位置ズレをも少なくすることができ、各要素間での相
対ズレを一層効果的に抑えることができる。
Further, in this embodiment, in all the masks for producing the respective elements, the alignment patterns and the vertical slits have the same horizontal interval. That is, in the mask 2 for manufacturing the electrode, as shown in FIG.
The distance d between the vertical line of the second unnecessary portion 22a and the vertical slit 10a, and the distance between the matching pattern of another mask and the vertical slit (for example, the matching pattern 41 in the mask for overcoat production shown in FIG. 6). The interval e) with the vertical slit 10a is set to be the same. Therefore, when the masks are aligned on the substrate 1, paying attention not only to the above-mentioned vertical distance but also to the horizontal distance, it is possible to reduce the positional deviation of each mask in the horizontal direction. It is possible to more effectively suppress the relative deviation between the two.

【0021】整合後は、印刷等を行うことで、アンダー
コート、ミドルコート及びオーバーコートが順に積層し
た抵抗器が出来上がる。そして、縦横のスリット10,
11からブレイクし、各チップ抵抗器を分割する。図7
において、得られたチップ抵抗器では、特に最初に作製
した電極7と最後に作製したオーバーコート8との相対
ズレは殆ど発生せず、外観異常がほぼ無くなるばかり
か、以後のメッキ工程でメッキ不良も殆ど起こらなくな
る。しかも、両側の電極7の幅f1 ,f2 に寸法差が無
くなるため、例えばリフローハンダ付けによって完成後
の電子部品を回路基板に実装する場合、リフロー加熱に
よる電子部品の回路基板からの剥離が発生しなくなる。
After alignment, printing or the like is performed to complete a resistor in which an undercoat, a middle coat and an overcoat are sequentially laminated. And the vertical and horizontal slits 10,
Break from 11 and split each chip resistor. Figure 7
In the obtained chip resistor, in particular, the relative displacement between the electrode 7 formed first and the overcoat 8 formed last hardly occurs, and not only the appearance abnormality disappears but also plating failure occurs in the subsequent plating process. Will almost never happen. Moreover, since there is no dimensional difference between the widths f 1 and f 2 of the electrodes 7 on both sides, for example, when mounting a completed electronic component on a circuit board by reflow soldering, peeling of the electronic component from the circuit board due to reflow heating is caused. It will not occur.

【0022】[0022]

【発明の効果】本発明の電子部品の製造方法は、以上説
明したように構成されるため、下記の効果を有する。 (1)マスクの整合用パターンの縦方向長さと基板の横
スリット間の間隔との差が殆ど無くなるため、基板に対
するマスクの位置ズレ(縦方向のズレ)が少なくなり、
基板上に設ける各要素間の相対ズレ、特に最初に作製し
た要素と最後に作製した要素との相対ズレ(例えばチッ
プ抵抗器では電極とオーバーコートとの相対ズレ)が極
めて少なくなる。 (2)各要素間の相対ズレが皆無に近くなるため、外観
不良やメッキ不良が殆ど発生しない。 (3)整合用パターンと最外の縦スリットとの横方向間
隔を等しくすることで、基板に対するマスクの横方向の
位置ズレをも少なくすることができ、特に基板の相対両
側に在る電極の幅に寸法差が無くなるため、電子部品を
リフローハンダ付けする場合にリフロー加熱による電子
部品の剥離を防ぐことができる。 (4)基板と各要素作製用のマスクとを精確に整合させ
ることができるので、最後の要素(例えばチップ抵抗器
ではオーバーコート)を作製する工程に基板が供された
時に始めて相対ズレが判明するという問題点を解決でき
る。
Since the method of manufacturing an electronic component of the present invention is configured as described above, it has the following effects. (1) Since there is almost no difference between the vertical length of the mask alignment pattern and the distance between the horizontal slits of the substrate, the positional deviation of the mask with respect to the substrate (vertical deviation) is reduced,
The relative displacement between the respective elements provided on the substrate, especially the relative displacement between the first manufactured element and the last manufactured element (for example, in the case of a chip resistor, the relative deviation between the electrode and the overcoat) becomes extremely small. (2) Since there is almost no relative deviation between each element, there is almost no appearance defect or plating defect. (3) By making the lateral distance between the matching pattern and the outermost vertical slit equal, it is possible to reduce the positional deviation of the mask in the lateral direction with respect to the substrate. Since there is no dimensional difference in width, peeling of the electronic component due to reflow heating can be prevented when the electronic component is reflow-soldered. (4) Since the substrate and the mask for producing each element can be accurately matched, the relative deviation is found only when the substrate is provided in the step of producing the last element (for example, an overcoat in a chip resistor). You can solve the problem of doing.

【図面の簡単な説明】[Brief description of drawings]

【図1】基板上に電極作製用のマスクを整合させて印刷
した状態の部分拡大図である。
FIG. 1 is a partially enlarged view of a state in which a mask for electrode production is aligned and printed on a substrate.

【図2】基板上に電極作製用のマスクを整合させて印刷
した状態の全体図である。
FIG. 2 is an overall view of a state in which a mask for electrode production is aligned and printed on a substrate.

【図3】基板上に抵抗体作製用のマスクを整合させて印
刷した状態の部分拡大図である。
FIG. 3 is a partially enlarged view of a state where a mask for producing a resistor is aligned and printed on a substrate.

【図4】基板上に抵抗体作製用のマスクを整合させて印
刷した状態の全体図である。
FIG. 4 is an overall view of a state where a mask for producing a resistor is aligned and printed on a substrate.

【図5】図1に示すマスクの整合用パターンの拡大図で
ある。
5 is an enlarged view of a matching pattern of the mask shown in FIG.

【図6】オーバーコートのパターン及び整合用パターン
を示す拡大図である。
FIG. 6 is an enlarged view showing an overcoat pattern and a matching pattern.

【図7】本発明の製造方法によって作製したチップ抵抗
器の外観図である。
FIG. 7 is an external view of a chip resistor manufactured by the manufacturing method of the present invention.

【図8】従来の製造方法において、基板上に抵抗体作製
用のマスクを整合させて印刷した状態の全体図である。
FIG. 8 is an overall view of a state where a mask for producing a resistor is aligned and printed on a substrate in a conventional manufacturing method.

【図9】図8の円で囲んだ部分の拡大図である。9 is an enlarged view of a portion surrounded by a circle in FIG.

【図10】従来のマスクの電極パターンを示す拡大図で
ある。
FIG. 10 is an enlarged view showing an electrode pattern of a conventional mask.

【図11】従来の製造方法で作製したチップ抵抗器の外
観図である。
FIG. 11 is an external view of a chip resistor manufactured by a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

1 基板 2 電極作製用マスク 3 抵抗体作製用マスク 10,10a 縦スリット 11,11a 横スリット 20,21 電極パターン 22 整合用電極パターン 20a,22a 電極パターンの不要部分 30,31 抵抗体パターン 32 整合用抵抗体パターン 1 Substrate 2 Electrode Manufacturing Mask 3 Resistor Manufacturing Mask 10, 10a Vertical Slit 11, 11a Horizontal Slit 20, 21 Electrode Pattern 22 Matching Electrode Pattern 20a, 22a Unnecessary Electrode Pattern 30, 31 Resistor Pattern 32 Matching Resistor pattern

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】縦方向に形成したブレイク用スリット(縦
スリット)と横方向に形成したブレイク用スリット(横
スリット)を有する基板上に、電子部品の要素のパター
ンを持つマスクを整合させ、縦及び横スリットによって
仕切られる各電子部品の1ユニットに電子部品の各要素
を順に作製する電子部品の製造方法において、 前記基板の最外の縦スリットで形成される外周不要部分
に対応し且つ横スリット間に対面する前記マスクの少な
くとも2箇所に、横スリット間の間隔よりも僅かに小さ
く且つ電子部品の各要素のパターンの縦方向長さよりも
大きい縦方向長さを持つ整合用パターンを形成し、この
マスクを基板上に整合させる際に、前記整合用パターン
が横スリット間に収まるようにマスクを基板上に位置決
めすることを特徴とする電子部品の製造方法。
1. A mask having a pattern of electronic component elements is aligned on a substrate having a break slit (vertical slit) formed in the vertical direction and a break slit (horizontal slit) formed in the horizontal direction, And a method for manufacturing an electronic component in which each element of the electronic component is sequentially manufactured in one unit of each electronic component partitioned by the lateral slit, the lateral slit corresponding to an outer peripheral unnecessary portion formed by the outermost vertical slit of the substrate. At least two positions of the mask facing each other are formed with an alignment pattern having a vertical length slightly smaller than the interval between the horizontal slits and larger than the vertical length of the pattern of each element of the electronic component, When the mask is aligned on the substrate, the mask is positioned on the substrate so that the alignment pattern fits between the lateral slits. Manufacturing method of child parts.
【請求項2】電子部品の要素の作製に使用する全てのマ
スクにおいて、前記整合用パターンと最外の縦スリット
との横方向間隔を等しくすることを特徴とする請求項1
記載の電子部品の製造方法。
2. The mask according to claim 1, wherein all the masks used for manufacturing the elements of the electronic component have the same horizontal interval between the matching pattern and the outermost vertical slit.
A method for manufacturing the described electronic component.
JP4348714A 1992-12-28 1992-12-28 Electronic component manufacturing method Expired - Fee Related JP2777032B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4348714A JP2777032B2 (en) 1992-12-28 1992-12-28 Electronic component manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4348714A JP2777032B2 (en) 1992-12-28 1992-12-28 Electronic component manufacturing method

Publications (2)

Publication Number Publication Date
JPH06204013A true JPH06204013A (en) 1994-07-22
JP2777032B2 JP2777032B2 (en) 1998-07-16

Family

ID=18398877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4348714A Expired - Fee Related JP2777032B2 (en) 1992-12-28 1992-12-28 Electronic component manufacturing method

Country Status (1)

Country Link
JP (1) JP2777032B2 (en)

Also Published As

Publication number Publication date
JP2777032B2 (en) 1998-07-16

Similar Documents

Publication Publication Date Title
JPH0990606A (en) Film master and substrate with alignment marks
JP2777032B2 (en) Electronic component manufacturing method
JPH10278444A (en) Screen for printing thick film paste and method of manufacturing the same
JP2004136569A (en) Screen printing device alignment method
JP2638555B2 (en) Multilayer printed wiring board
JPH0774002A (en) Manufacture of electronic component
JP2004311833A (en) Flexible Multilayer Printed Wiring Board Substrate, Flexible Multilayer Printed Wiring Board, Electrical Board, Electronic Equipment, and Methods of Manufacturing Same
JP3436126B2 (en) Sheet recognition mark
JP3198484B2 (en) Printed circuit board manufacturing method
JP3105790U (en) Printed circuit board
JPH11307890A (en) Printed wiring board
JP2777033B2 (en) Electronic component manufacturing method
TWI785814B (en) Perforation forming method of a multilayer circuit board, manufacturing method of a multilayer circuit board, multilayer circuit board and multilayer circuit board manufacturing system
JP3740711B2 (en) Multilayer printed wiring board
JPH06333797A (en) Method of aligning mask in transfer step
JP2003094613A (en) Printing solder device
JPH04346492A (en) Manufacture of hybrid integrated circuit board
JP2630097B2 (en) Method for manufacturing multilayer printed wiring board
JP2550781B2 (en) Method for manufacturing printed wiring board
JP2000031627A (en) Manufacturing method and mounting method of printed wiring board
JP3629646B2 (en) Mask used for solder printing and solder printing apparatus
JPH07335411A (en) Chip resistor network
JPH0231490A (en) Printed-circuit board aggregate
JPH10163631A (en) Multi-layer printed circuit board and its manufacturing method
JPH08167760A (en) Assembly printed wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees