JPH06333797A - Method of aligning mask in transfer step - Google Patents

Method of aligning mask in transfer step

Info

Publication number
JPH06333797A
JPH06333797A JP12272493A JP12272493A JPH06333797A JP H06333797 A JPH06333797 A JP H06333797A JP 12272493 A JP12272493 A JP 12272493A JP 12272493 A JP12272493 A JP 12272493A JP H06333797 A JPH06333797 A JP H06333797A
Authority
JP
Japan
Prior art keywords
mask
alignment mark
layer
layer circuit
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12272493A
Other languages
Japanese (ja)
Inventor
Yogo Kawasaki
洋吾 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP12272493A priority Critical patent/JPH06333797A/en
Publication of JPH06333797A publication Critical patent/JPH06333797A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

PURPOSE:To provide a method of aligning a mask in a transfer step capable of readily and accurately correcting misalignment of the mask by simple means. CONSTITUTION:In a method of aligning a mask in a transfer step for transferring patterns formed on the mask to a basic material, the basic material and mask are respectively provided with alignment marks 60a, 60b, and also the alignment marks 60a, 60b are superimposed on each other to form a gap 61 between respective external forms, and the gap 61 is detected from the shape, thereby correcting misalignment of the mask.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、転写工程におけるマス
クの位置合わせ方法に関し、詳しくは、マスクに形成さ
れたパターンを基材に転写する転写工程における前記マ
スクの位置合わせ方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mask alignment method in a transfer process, and more particularly to a mask alignment method in a transfer process for transferring a pattern formed on a mask onto a substrate.

【0002】[0002]

【従来の技術】例えば、半導体チップ等の電子部品を搭
載してこの電子部品を外部と接続する電子部品搭載用基
板の中には、多数の導体回路層を有するものがある。こ
のような電子部品搭載用基板(以下多層基板という)の
製造方法の一つに、写真法や印刷法等によりマスクに形
成されたパターンを基材に転写して、下層の導体回路に
順次導体回路を積層する、所謂ビルドアップ方法があ
る。ここで、従来の転写工程におけるマスクの位置合わ
せ方法を、図10及び図11に示すような多層基板の製
造工程を例にして以下に説明する。なお、図10及び図
11に示した電子部品搭載用基板は、内部のコア材の表
面に形成された導体回路(以下P層回路という)と、こ
のP層回路の上層に絶縁基材層を介して形成された導体
回路(以下S層回路という)とを備えており、P層回路
とS層回路とは、絶縁基材層を貫通するように形成され
たビアにより接続されている。そして、S層回路及びビ
アは、図12(a)〜(i)に示すような一連の工程に
よって形成されている。
2. Description of the Related Art Some electronic component mounting boards for mounting electronic components such as semiconductor chips and connecting the electronic components to the outside have a large number of conductor circuit layers. One of the methods for manufacturing such an electronic component mounting substrate (hereinafter referred to as a multi-layer substrate) is to transfer a pattern formed on a mask by a photographic method or a printing method to a base material, and sequentially conduct conductors in a lower conductor circuit. There is a so-called build-up method of stacking circuits. Here, a conventional mask alignment method in a transfer process will be described below by taking a manufacturing process of a multilayer substrate as shown in FIGS. 10 and 11 as an example. The electronic component mounting boards shown in FIGS. 10 and 11 have a conductor circuit (hereinafter referred to as a P layer circuit) formed on the surface of an internal core material, and an insulating base material layer as an upper layer of the P layer circuit. And a conductor circuit (hereinafter referred to as an S layer circuit) formed via the insulating layer, and the P layer circuit and the S layer circuit are connected by a via formed so as to penetrate the insulating base material layer. Then, the S layer circuit and the via are formed by a series of steps as shown in FIGS.

【0003】まず、コア材の表面に予めP層回路を形成
しておき(a)、このP層回路の上面に透明な感光性樹
脂を塗布する(b)。そして、ビアのパターンが形成さ
れたビア形成用のマスクにより感光性樹脂を露光する
(c)のであるが、この時のマスクの位置合わせは、図
13に示すように、透明な感光性樹脂を介して、P層回
路とマスクのビアのパターンとを重ね合わせることによ
って行われる。そして、感光性樹脂を露光し、P層回路
上の所望の位置にビアとなる凹部が形成された絶縁基材
層を得る(d)。
First, a P layer circuit is formed on the surface of the core material in advance (a), and a transparent photosensitive resin is applied to the upper surface of the P layer circuit (b). Then, the photosensitive resin is exposed with a via forming mask on which a via pattern is formed (c). At this time, the mask is aligned with a transparent photosensitive resin as shown in FIG. Via the P layer circuit and the pattern of the vias of the mask. Then, the photosensitive resin is exposed to obtain an insulating base material layer in which a concave portion to be a via is formed at a desired position on the P layer circuit (d).

【0004】次に、絶縁基材層の上面に、感光性樹脂に
より形成された透明なドライフィルムレジストを貼着し
(e)、S層回路のパターンが形成されたS層回路形成
用のマスクによりドライフィルムレジストを露光する
(f)のであるが、この時のマスクの位置合わせは、図
13における括弧内に示すように、透明なドライフィル
ムレジストを介して、絶縁基材層に形成されたビアの凹
部とマスクのS層回路のパターンとを重ね合わせること
によって行われる。そして、ドライフィルムレジストを
露光し、ビアの凹部上を含む所望の部分にS層回路とな
る凹部が形成されたレジストを得る(g)。
Next, a transparent dry film resist made of a photosensitive resin is attached to the upper surface of the insulating base material layer (e), and an S layer circuit forming mask having an S layer circuit pattern is formed. The dry film resist is exposed by (f), and the alignment of the mask at this time is formed on the insulating base material layer through the transparent dry film resist as shown in the parentheses in FIG. It is performed by superposing the concave portion of the via and the pattern of the S layer circuit of the mask. Then, the dry film resist is exposed to obtain a resist in which a concave portion to be an S layer circuit is formed in a desired portion including the concave portion of the via (g).

【0005】最後に、メッキにより、P層回路とS層回
路とを接続するビア、及びS層回路を形成し(h)、不
要なレジストを剥離すると、P層回路の上層に絶縁基材
層を介してS層回路が積層され、P層回路とS層回路と
がビアにより接続された多層基板を得る(i)。
Finally, a via for connecting the P-layer circuit and the S-layer circuit and an S-layer circuit are formed by plating (h), and when unnecessary resist is peeled off, an insulating base material layer is formed on the upper layer of the P-layer circuit. A multilayer substrate is obtained in which S layer circuits are stacked via the above, and P layer circuits and S layer circuits are connected by vias (i).

【0006】[0006]

【発明が解決しようとする課題】ところが、従来のマス
クの位置合わせ方法においては、図13に示すように、
マスクのビアのパターンがP層回路に完全に重なり、ビ
アの凹部がマスクのS層回路のパターンに完全に重なっ
てしまい、しかも、各々が同系色であるため、各々の中
心を正確に合わせることができず、マスクを正確に位置
合わせすることができなかった。このため、図14及び
図15に示すように、P層回路とビアとに、或はビアと
S層回路とに位置ずれが生じ、ビアによるP層回路とS
層回路との接続信頼性を著しく損なったり、P層回路と
S層回路とを正確な位置に形成できず、導体回路の細密
化の要望に十分に対応することができないという問題が
あった。
However, in the conventional mask alignment method, as shown in FIG.
The mask via pattern completely overlaps the P-layer circuit, the via recess completely overlaps the mask S-layer circuit pattern, and each has the same color, so each center should be accurately aligned. The mask could not be accurately aligned. For this reason, as shown in FIGS. 14 and 15, the P layer circuit and the via or the via and the S layer circuit are misaligned, and the P layer circuit and the S layer are formed by the via.
There are problems that the reliability of connection with the layer circuit is significantly impaired, the P layer circuit and the S layer circuit cannot be formed at accurate positions, and it is not possible to sufficiently meet the demand for finer conductor circuits.

【0007】一方、例えば特公平5ー23490号公報
に開示されているように、基材とマスクとの各々に、位
置合わせの指標となるアライメントマークを形成し、基
材のアライメントマークとマスクのアライメントマーク
とを重ね合わせて、基材とマスクとを正確に位置合わせ
する方法がある。これは、基材とマスクとの各々のアラ
イメントマークを、互いに交差させる構成とすると共に
位置ずれによってこの交差部分の面積が変化する形状と
し、交差部分の面積を検出することにより位置ずれを補
正して、基材とマスクとを正確に位置合わせできるよう
にしたものである。
On the other hand, as disclosed in, for example, Japanese Patent Publication No. 23490/1993, an alignment mark serving as an index of alignment is formed on each of the base material and the mask, and the alignment mark of the base material and the mask are formed. There is a method of aligning the substrate and the mask accurately by overlapping the alignment mark. In this configuration, the alignment marks of the base material and the mask are made to intersect with each other, and the area of the intersecting portion changes due to the displacement, and the displacement is corrected by detecting the area of the intersecting portion. Thus, the base material and the mask can be accurately aligned.

【0008】しかしながら、このような方法によると、
交差部分の面積を算出しなければならず、非常に面倒な
作業を必要とし、また、基材とマスクとを相対的に移動
させることにより位置ずれの方向や程度を算出しなけれ
ばならず、位置ずれを補正するために複雑な処理を必要
とし、簡単に位置ずれを補正することができなかった。
However, according to such a method,
The area of the intersecting portion has to be calculated, which requires a very troublesome work, and the direction and degree of the positional deviation have to be calculated by relatively moving the base material and the mask. A complicated process is required to correct the positional deviation, and the positional deviation cannot be easily corrected.

【0009】本発明は、このような課題を解決するため
になされたものであり、その目的とするところは、マス
クの位置ずれを容易且つ正確に補正することができる転
写工程におけるマスクの位置合わせ方法を、簡単な手段
によって提供することである。
The present invention has been made in order to solve such a problem, and an object of the present invention is to perform mask alignment in a transfer process capable of easily and accurately correcting mask misalignment. The method is to provide by simple means.

【0010】[0010]

【課題を解決するための手段】以上の課題を解決するた
めに本発明の採った手段を、図面に使用する符号を付し
て説明すると、「マスク70に形成されたパターン71
を基材に転写する転写工程における前記マスク70の位
置合わせ方法であって、基材とマスク70との各々にア
ライメントマーク60a、60bを備えると共に、これ
ら各アライメントマーク60a、60bを、互いに重ね
合わせることにより各々の外形の間に隙間61を形成す
る形状とし、前記隙間61を検出することによりマスク
70の位置ずれを補正することを特徴とする転写工程に
おけるマスク70の位置合わせ方法」である。
The means adopted by the present invention for solving the above problems will be described with reference to the reference numerals used in the drawings. The pattern 71 formed on the mask 70 will be described.
A method of aligning the mask 70 in a transfer step of transferring a substrate to a substrate, wherein the substrate and the mask 70 are provided with alignment marks 60a and 60b, respectively, and the alignment marks 60a and 60b are superposed on each other. By so doing, a gap 61 is formed between the respective outer shapes, and the positional deviation of the mask 70 is corrected by detecting the gap 61.

【0011】[0011]

【発明の作用】このように構成された本発明の転写工程
におけるマスク70の位置合わせ方法においては、基材
とマスク70との各々に備えられたアライメントマーク
60a、60bを重ね合わせると各アライメントマーク
60a、60bの外形の間に隙間61が形成される。そ
して、この隙間61の状態を、例えば目視或は光学的な
検知器等により確認すれば、各アライメントマーク60
a、60bの中心を正確に合わせし得ることになり、マ
スク70を正確に位置合わせし得ることになる。
According to the method of aligning the mask 70 in the transfer step of the present invention thus constructed, the alignment marks 60a and 60b provided on the base material and the mask 70, respectively, are superposed on each other. A gap 61 is formed between the outer shapes of 60a and 60b. Then, if the state of the gap 61 is confirmed visually or by an optical detector or the like, each alignment mark 60
The centers of a and 60b can be accurately aligned, and the mask 70 can be accurately aligned.

【0012】また、隙間61の状態によって、位置ずれ
が生じているか否かを、また、位置ずれが生じている場
合にはその方向や程度を、明瞭に確認し得るため、従来
の如く複雑な処理を必要とせず、簡単に位置ずれを補正
し得ることになる。
Further, depending on the state of the gap 61, it is possible to clearly confirm whether or not the positional deviation has occurred, and in the case where the positional deviation has occurred, the direction and degree thereof can be clearly confirmed. The position shift can be easily corrected without requiring any processing.

【0013】[0013]

【実施例】次に、本発明に係る転写工程におけるマスク
70の位置合わせ方法の一実施例を、図面に従って詳細
に説明する。なお、本実施例においては、写真法により
マスク70のパターン71を転写して多層基板100を
製造する際に、本発明の位置合わせ方法を採用した例に
基づき説明するが、本発明の位置合わせ方法は、これに
限らず、例えば印刷法等の転写工程においても採用で
き、また、パターン71が転写される基材及びそのパタ
ーン71も、特に限定するものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, one embodiment of a method of aligning the mask 70 in the transfer step according to the present invention will be described in detail with reference to the drawings. In the present embodiment, description will be given based on an example in which the alignment method of the present invention is adopted when the pattern 71 of the mask 70 is transferred by the photographic method to manufacture the multilayer substrate 100. The method is not limited to this, and can be adopted in a transfer process such as a printing method, and the base material to which the pattern 71 is transferred and the pattern 71 are not particularly limited.

【0014】図1及び図2には、多層基板100の一例
が示してある。この多層基板100においては、合成樹
脂により形成されたコア材10の表裏に、銅箔により形
成された導体回路、すなわちP層回路20を備えてあ
り、表裏のP層回路20は、コア材10を貫通するスル
ーホール(図示しない)によって接続されている。そし
て、各P層回路20の上層には、絶縁基材層30を介し
て導体回路、すなわちS層回路40を備えており、4層
の導体回路層を有する4層基板となっている(図2にお
いては下側の2層が省略してある)。また、P層回路2
0とS層回路40とは、絶縁基材層30を貫通するビア
50により接続されている。なお、このビア50及びS
層回路40は、図3に示すような、本発明の位置合わせ
方法を採用してマスク70のパターン71を基材に転写
する工程を含む一連の工程により形成してあり、次に、
この一連の工程を説明する。
1 and 2 show an example of the multi-layer substrate 100. In this multilayer substrate 100, a conductor circuit formed of copper foil, that is, a P layer circuit 20 is provided on the front and back of a core material 10 formed of a synthetic resin, and the P layer circuit 20 on the front and back is the core material 10. Are connected by through holes (not shown) that pass through the. Then, a conductor circuit, that is, an S layer circuit 40 is provided on the upper layer of each P layer circuit 20 via an insulating base material layer 30 to form a four-layer substrate having four conductor circuit layers (Fig. In Fig. 2, the lower two layers are omitted). In addition, the P layer circuit 2
0 and the S layer circuit 40 are connected by a via 50 penetrating the insulating base material layer 30. The vias 50 and S
The layer circuit 40 is formed by a series of steps including a step of transferring the pattern 71 of the mask 70 to the substrate by using the alignment method of the present invention as shown in FIG.
This series of steps will be described.

【0015】まず、コア材10の表面に、P層回路20
と、このP層回路20外にリング形状のアライメントマ
ーク60aを形成しておき(a)、これらのP層回路2
0及びアライメントマーク60aの上面に透明な感光性
樹脂30aを塗布する(b)。そして、ビア50のパタ
ーン71と、このパターン71外にアライメントマーク
60bとが形成されたビア形成用のマスク70により感
光性樹脂を露光する(c)。
First, the P layer circuit 20 is formed on the surface of the core material 10.
And a ring-shaped alignment mark 60a is formed outside the P layer circuit 20 (a).
0 and the upper surface of the alignment mark 60a are coated with a transparent photosensitive resin 30a (b). Then, the photosensitive resin is exposed by the mask 70 for forming a via in which the pattern 71 of the via 50 and the alignment mark 60b are formed outside the pattern 71 (c).

【0016】ここで、マスク70のアライメントマーク
60bは、コア材10に形成されたリング形状のアライ
メントマーク60aの内径より小さな外径の円形状とし
てあり、マスク70が正確に位置合わせされると、図4
に示すように、コア材10のアライメントマーク60a
の内周と、マスク70のアライメントマーク60bの外
周との間の全周に渡って隙間61が形成されるようにし
てある。また、マスク71が正確に位置合わせされてい
ないと、図5に示すように、コア材10のアライメント
マーク60aの内周と、マスク70のアライメントマー
ク60bの外周との間の全周に渡って隙間61が形成さ
れず、位置ずれが生じていること、及びその方向や程度
が容易に確認できるようにしてある。そして、全周に渡
って隙間61が形成されるように、すなわちマスク70
が正確に位置合わせされるように、簡単に補正できるよ
うにしてある。
Here, the alignment mark 60b of the mask 70 is a circular shape having an outer diameter smaller than the inner diameter of the ring-shaped alignment mark 60a formed on the core material 10, and when the mask 70 is accurately aligned, Figure 4
As shown in FIG.
The gap 61 is formed over the entire circumference between the inner circumference of the mask 70 and the outer circumference of the alignment mark 60b of the mask 70. If the mask 71 is not accurately aligned, as shown in FIG. 5, the entire circumference between the inner circumference of the alignment mark 60a of the core material 10 and the outer circumference of the alignment mark 60b of the mask 70 is covered. The gap 61 is not formed, and it is possible to easily confirm that the positional deviation has occurred, and the direction and degree thereof. Then, the gap 61 is formed over the entire circumference, that is, the mask 70.
Can be easily corrected to ensure accurate alignment.

【0017】次に、マスク70を正確に位置合わして感
光性樹脂30aを露光すると、感光性樹脂30aの感光
された部分が硬化して残存し、ビア50となる凹部51
が形成された絶縁基材層30が得られる(d)。また、
この時、絶縁基材層30には、マスク70のアライメン
トマーク60bによって円形状の新たなアライメントマ
ーク60bが形成される。
Next, when the mask 70 is accurately aligned and the photosensitive resin 30a is exposed to light, the exposed portion of the photosensitive resin 30a is cured and remains to form the vias 50, which are recesses 51.
The insulating base material layer 30 in which is formed is obtained (d). Also,
At this time, a new circular alignment mark 60b is formed on the insulating base material layer 30 by the alignment mark 60b of the mask 70.

【0018】次に、絶縁基材層30の表面に、感光性樹
脂により形成された透明なドライフィルムレジスト80
aを貼着し(e)、S層回路40のパターン71と、こ
のパターン71外にアライメントマーク60aとが形成
されたS層回路形成用のマスク70によりドライフィル
ムレジスト80aを露光する(f)。
Next, a transparent dry film resist 80 made of a photosensitive resin is formed on the surface of the insulating base material layer 30.
a is attached (e), and the dry film resist 80a is exposed by the S layer circuit forming mask 70 in which the pattern 71 of the S layer circuit 40 and the alignment mark 60a are formed outside the pattern 71 (f). .

【0019】ここで、アライメントマーク60bは、絶
縁基材層30に新たに形成された円形状のアライメント
マーク60bの外径より大きな内径のリング形状、すな
わちコア材10に形成されたアライメントマーク60a
と同一形状としてある。そして、マスク70が正確に位
置合わせされると、同様に、絶縁基材層30のアライメ
ントマーク60bの外周と、マスク70のアライメント
マーク60aの内周との間全周に渡って隙間61が形成
されるようにしてあり、マスク70を正確に位置合わせ
できるようにしてある。なお、ドライフィルムレジスト
80aの貼着前に、後述するメッキ90の前処理とし
て、絶縁基材層30の表面に粗面化処理及び核付与処理
が施してあるため、絶縁基材層30の表面は白濁したも
のとなっている。このため、コア材10のアライメント
マーク60aが絶縁基材層30を透過して見えることは
なく、絶縁基材層30のアライメントマーク60bとマ
スク70のアライメントマーク60aとだけを、正確に
位置合わせすることができる。また、絶縁基材層30の
表面が白濁しており、絶縁基材層30のアライメントマ
ーク60b及びマスク70のアライメントマーク60a
が黒色系であるため、各アライメントマーク60a、6
0bの外形の間の隙間61は、明瞭に確認できる。この
ため、マスク70の位置合わせは、確実に行える。
Here, the alignment mark 60b has a ring shape having an inner diameter larger than the outer diameter of the circular alignment mark 60b newly formed on the insulating base material layer 30, that is, the alignment mark 60a formed on the core material 10.
It has the same shape as. Then, when the mask 70 is accurately aligned, similarly, a gap 61 is formed over the entire circumference between the outer circumference of the alignment mark 60b of the insulating base material layer 30 and the inner circumference of the alignment mark 60a of the mask 70. The mask 70 can be accurately aligned. Before the dry film resist 80a is attached, the surface of the insulating base material layer 30 is subjected to surface roughening treatment and nucleation treatment as a pretreatment for the plating 90 described later. Is cloudy. Therefore, the alignment mark 60a of the core material 10 is not seen through the insulating base material layer 30, and only the alignment mark 60b of the insulating base material layer 30 and the alignment mark 60a of the mask 70 are accurately aligned. be able to. The surface of the insulating base material layer 30 is clouded, and the alignment mark 60b of the insulating base material layer 30 and the alignment mark 60a of the mask 70 are formed.
Is black, each alignment mark 60a, 6
The gap 61 between the outer shapes of 0b can be clearly confirmed. Therefore, the mask 70 can be reliably aligned.

【0020】次に、正確に位置合わせされたS層回路形
成用のマスク70により、ドライフィルムレジスト80
aを露光すると、ビア50の凹部51を含む所望の部分
にS層回路40を形成するための凹部41が形成された
レジスト80を得る(g)。
Next, the dry film resist 80 is formed by the mask 70 for forming the S layer circuit which is accurately aligned.
When a is exposed to light, a resist 80 is obtained in which a concave portion 41 for forming the S layer circuit 40 is formed in a desired portion including the concave portion 51 of the via 50 (g).

【0021】最後に、メッキ90によってP層回路20
とS層回路40とを接続するビア50と、S層回路40
とを形成し(h)、不要なレジスト80を剥離すると、
P層回路20の上層にS層回路40が積層され、P層回
路20とS層回路40とがビア50により接続された多
層基板100が得られる(i)。なお、絶縁基材層30
の表面には、S層回路40以外に新たなアライメントマ
ーク60aが形成されており、これを基準して、さらに
上層に導体回路を形成することもできる。
Finally, the P layer circuit 20 is formed by plating 90.
And the S layer circuit 40
Are formed (h) and the unnecessary resist 80 is peeled off,
The S layer circuit 40 is laminated on the upper layer of the P layer circuit 20, and the multilayer substrate 100 in which the P layer circuit 20 and the S layer circuit 40 are connected by the via 50 is obtained (i). The insulating base material layer 30
A new alignment mark 60a other than the S layer circuit 40 is formed on the surface of, and a conductor circuit can be formed in a further upper layer based on this alignment mark 60a.

【0022】以上、本実施例においては、一方が円形状
であり、他方がリング形状である一組のアライメントマ
ーク60a、60bの例を示したが、アライメントマー
ク60a、60bの形状は特に限定するものではなく、
例えば四角や三角等でもよい。
As described above, in the present embodiment, an example of the pair of alignment marks 60a and 60b, one of which is circular and the other of which is ring-shaped, is shown, but the shape of the alignment marks 60a and 60b is not particularly limited. Not something
For example, a square or triangle may be used.

【0023】また、例えば図6に示すように、最下層の
アライメントマーク60aの上層のアライメントマーク
60bを、最下層のアライメントマーク60aの外周全
周との間に隙間61を形成する形状とし、このアライメ
ントマーク60bのさらに上層のアライメントマーク6
0cを、下層のアライメントマーク60bの外周全周と
の間に隙間61を形成する形状として、順次重ね合わせ
るようにしてもよい。
Further, for example, as shown in FIG. 6, the lowermost layer alignment mark 60a has a shape in which a gap 61 is formed between the uppermost layer alignment mark 60b and the entire outer circumference of the lowermost layer alignment mark 60a. Alignment mark 6 further above the alignment mark 60b
0c may be sequentially overlapped as a shape that forms a gap 61 between the entire outer circumference of the lower layer alignment mark 60b.

【0024】さらに、一方のアライメントマーク60a
の外周全周に渡って隙間61を形成するように他方のア
ライメントマーク60bを形成する必要はなく、例えば
図7に示すように、一方のアライメントマーク60aの
外周の複数部分との間に隙間61を形成するように他方
のアライメントマーク60bを形成してもよい。この場
合、少なくとも三箇所にて隙間61を形成するようにす
れば、各アライメントマーク60a、60bを正確に位
置合わせすることができる。
Further, one alignment mark 60a
It is not necessary to form the other alignment mark 60b so as to form the gap 61 over the entire outer circumference of the first alignment mark 60a. For example, as shown in FIG. The other alignment mark 60b may be formed so as to form In this case, if the gaps 61 are formed at least at three places, the alignment marks 60a and 60b can be accurately aligned.

【0025】さらにまた、例えば図8に示すように、各
アライメントマーク60a、60bを互いに重ね合わせ
ると、各アライメントマーク60a、60bの一部が重
なり合うような形状であってもよい。この場合、各アラ
イメントマーク60a、60bの重なり合わない外形部
分によって隙間61が形成されるようにし、その隙間6
1によって位置ずれを補正できるような形状にすればよ
い。
Further, for example, as shown in FIG. 8, when the alignment marks 60a and 60b are overlapped with each other, the alignment marks 60a and 60b may partially overlap each other. In this case, the gap 61 is formed by the outer shape portions of the alignment marks 60a and 60b which do not overlap each other.
The shape may be such that the positional deviation can be corrected by 1.

【0026】なお、本実施例においては、ネガ型の写真
法によりマスク70のパターンを転写する例を示した
が、ポジ型の写真法であってもよく、この場合、各アラ
イメントマーク60a、60bは、例えば図9に示すよ
うなものとなる。
In this embodiment, the pattern of the mask 70 is transferred by the negative type photographic method, but the positive type photographic method may be used. In this case, the alignment marks 60a and 60b are formed. Is, for example, as shown in FIG.

【0027】[0027]

【発明の効果】以上詳細に説明したように、本発明の転
写工程におけるマスクの位置合わせ方法は、重ね合わせ
た各アライメントマークの外形の間に形成された隙間を
検出することにより、マスクの位置ずれを補正するよう
にしたものであり、マスクの位置ずれ及びその方向や程
度を明瞭に確認できるようにしたものである。
As described above in detail, in the mask alignment method in the transfer step of the present invention, the position of the mask is detected by detecting the gap formed between the contours of the aligned alignment marks. The deviation is corrected, and the position deviation of the mask and its direction and degree can be clearly confirmed.

【0028】従って、本発明によれば、マスクの位置ず
れを容易且つ正確に補正することができる転写工程にお
けるマスクの位置合わせ方法を、簡単な手段によって提
供することができる。
Therefore, according to the present invention, it is possible to provide, by a simple means, a method for aligning a mask in a transfer process, which can easily and accurately correct the displacement of the mask.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る転写工程におけるマスクの位置合
わせ方法により形成した多層基板の一例を示す部分平面
図である。
FIG. 1 is a partial plan view showing an example of a multi-layer substrate formed by a mask alignment method in a transfer process according to the present invention.

【図2】図1におけるA−A断面図である。FIG. 2 is a sectional view taken along line AA in FIG.

【図3】図1に示した多層基板の製造工程を示す工程図
である。
FIG. 3 is a process drawing showing a manufacturing process of the multilayer substrate shown in FIG.

【図4】アライメントマークの一例を示す概略図であ
る。
FIG. 4 is a schematic diagram showing an example of an alignment mark.

【図5】図4に示したアライメントマークに位置ずれが
生じた状態を示す概略図である。
5 is a schematic view showing a state in which the alignment mark shown in FIG. 4 is displaced.

【図6】アライメントマークの他の例を示す概略図であ
る。
FIG. 6 is a schematic diagram showing another example of an alignment mark.

【図7】アライメントマークの他の例を示す概略図であ
る。
FIG. 7 is a schematic diagram showing another example of an alignment mark.

【図8】アライメントマークの他の例を示す概略図であ
る。
FIG. 8 is a schematic diagram showing another example of an alignment mark.

【図9】アライメントマークの他の例を示す概略図であ
る。
FIG. 9 is a schematic diagram showing another example of an alignment mark.

【図10】従来の転写工程におけるマスクの位置合わせ
方法により形成した多層基板の一例を示す部分平面図で
ある。
FIG. 10 is a partial plan view showing an example of a multilayer substrate formed by a mask alignment method in a conventional transfer process.

【図11】図10におけるB−B断面図である。11 is a sectional view taken along line BB in FIG.

【図12】図10に示した多層基板の製造工程を示す工
程図である。
12 is a process chart showing a manufacturing process of the multilayer substrate shown in FIG.

【図13】従来の転写工程におけるマスクの位置合わせ
方法を示す概略図である。
FIG. 13 is a schematic view showing a mask alignment method in a conventional transfer process.

【図14】従来の転写工程におけるマスクの位置合わせ
方法により形成した多層基板の一例を示す部分平面図で
ある。
FIG. 14 is a partial plan view showing an example of a multilayer substrate formed by a mask alignment method in a conventional transfer process.

【図15】図14におけるC−C断面図である。FIG. 15 is a sectional view taken along line CC of FIG.

【符号の説明】[Explanation of symbols]

10 コア材 20 P層回路 30 絶縁基材層 30a 感光性樹脂 40 S層回路 41 凹部 50 ビア 51 凹部 60a アライメントマーク 60b アライメントマーク 60c アライメントマーク 61 隙間 70 マスク 71 パターン 80 レジスト 80a ドライレジストフィルム 90 メッキ 100 多層基板 10 core material 20 P layer circuit 30 insulating base material layer 30a photosensitive resin 40 S layer circuit 41 recess 50 via 51 recess 60a alignment mark 60b alignment mark 60c alignment mark 61 gap 70 mask 71 pattern 80 resist 80a dry resist film 90 plating 100 Multilayer board

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 マスクに形成されたパターンを基材に転
写する転写工程における前記マスクの位置合わせ方法で
あって、 基材とマスクとの各々にアライメントマークを備えると
共に、これら各アライメントマークを、互いに重ね合わ
せることにより各々の外形の間に隙間を形成する形状と
し、 前記隙間を検出することによりマスクの位置ずれを補正
することを特徴とする転写工程におけるマスクの位置合
わせ方法。
1. A method of aligning a mask in a transfer step of transferring a pattern formed on a mask onto a base material, wherein the base material and the mask are each provided with an alignment mark, A method for aligning a mask in a transfer process, characterized in that a gap is formed between respective outer shapes by overlapping each other, and a positional deviation of the mask is corrected by detecting the gap.
JP12272493A 1993-05-25 1993-05-25 Method of aligning mask in transfer step Pending JPH06333797A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12272493A JPH06333797A (en) 1993-05-25 1993-05-25 Method of aligning mask in transfer step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12272493A JPH06333797A (en) 1993-05-25 1993-05-25 Method of aligning mask in transfer step

Publications (1)

Publication Number Publication Date
JPH06333797A true JPH06333797A (en) 1994-12-02

Family

ID=14843024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12272493A Pending JPH06333797A (en) 1993-05-25 1993-05-25 Method of aligning mask in transfer step

Country Status (1)

Country Link
JP (1) JPH06333797A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323722B1 (en) * 2000-03-15 2002-02-19 박종섭 align measurement using overlay pattern
JP2002098823A (en) * 2000-09-22 2002-04-05 Toray Ind Inc Measurement method of exposure position shift at the time of manufacturing color filter and color filter
JP2005347044A (en) * 2004-06-01 2005-12-15 Futaba Corp Laminating method of functional material layer of display
JP2022169390A (en) * 2021-04-27 2022-11-09 東洋製罐株式会社 Container and container manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323722B1 (en) * 2000-03-15 2002-02-19 박종섭 align measurement using overlay pattern
JP2002098823A (en) * 2000-09-22 2002-04-05 Toray Ind Inc Measurement method of exposure position shift at the time of manufacturing color filter and color filter
JP2005347044A (en) * 2004-06-01 2005-12-15 Futaba Corp Laminating method of functional material layer of display
JP2022169390A (en) * 2021-04-27 2022-11-09 東洋製罐株式会社 Container and container manufacturing method

Similar Documents

Publication Publication Date Title
US5403684A (en) PCB tooling apparatus and method for forming patterns in registration on both sides of a substrate
JPH0990606A (en) Film master and substrate with alignment marks
US6091026A (en) Multi-layer printed circuit board with human detectable layer misregistration, and manufacturing method therefor
JPH06333797A (en) Method of aligning mask in transfer step
JP3799091B2 (en) Method for manufacturing printed wiring board
JPH09232760A (en) Multilayer printed wiring board and method of manufacturing the same
WO2020250381A1 (en) Multilayer circuit substrate and method for manufacturing the same
JP2004327609A (en) Pattern film positioning method and printed wiring board manufacturing method
JP3748974B2 (en) Build-up multilayer printed wiring board and manufacturing method thereof
TWI484885B (en) Multilayer circuit board manufacturing method
JP3904401B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH08222859A (en) Multilayered printed board
JPH10163631A (en) Multi-layer printed circuit board and its manufacturing method
JPH02125490A (en) Printed circuit board
JPH1051143A (en) Method for manufacturing multi-layer printed wiring board
JP4119702B2 (en) Inspection method for multilayer printed wiring boards
CN119767579B (en) Processing alignment method of HDI circuit board and HDI circuit board
JPH0474489A (en) Printed circuit board
JPH0736197A (en) Film for manufacturing printed circuit board
JP2809526B2 (en) Method of manufacturing multilayer blind through-hole wiring board
JP2002198661A (en) Multilayer printed wiring board
JP2630097B2 (en) Method for manufacturing multilayer printed wiring board
JPH0426191A (en) Manufacture of multilayer printed circuit board
JPS5856494A (en) Method of forming art work film
GB2307352A (en) Manufacture of multi-layer printed circuit boards