JPH06204162A - 半導体装置の製造方法および該方法に用いられるレジスト組成物 - Google Patents

半導体装置の製造方法および該方法に用いられるレジスト組成物

Info

Publication number
JPH06204162A
JPH06204162A JP4348601A JP34860192A JPH06204162A JP H06204162 A JPH06204162 A JP H06204162A JP 4348601 A JP4348601 A JP 4348601A JP 34860192 A JP34860192 A JP 34860192A JP H06204162 A JPH06204162 A JP H06204162A
Authority
JP
Japan
Prior art keywords
resist
semiconductor substrate
resist pattern
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4348601A
Other languages
English (en)
Inventor
Shinji Kishimura
眞治 岸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4348601A priority Critical patent/JPH06204162A/ja
Priority to DE4341302A priority patent/DE4341302A1/de
Priority to KR93030054A priority patent/KR970008270B1/ko
Publication of JPH06204162A publication Critical patent/JPH06204162A/ja
Priority to US08/322,131 priority patent/US5591654A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/022Quinonediazides
    • G03F7/023Macromolecular quinonediazides; Macromolecular additives, e.g. binders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体基板の深い位置に埋込不純
物層を形成する方法において、レジスト形状がだれない
ように改良することにある。 【構成】 半導体基板1の上に3μm以上の膜厚を有す
るレジスト膜2を形成する。レジスト膜2を選択的に露
光し、画像を形成する。露光後、現像前にレジスト膜2
を110〜130℃の温度でベークする。レジスト膜2
を現像し、その後リンスし、レジストパターン8を形成
する。生成したレジストパターン8を100℃〜130
℃の温度でベークする。レジストパターン8をマスクに
用いて、半導体基板1の主表面に高エネルギで不純物イ
オン9を注入し、それによって、半導体基板1の深い位
置に埋込不純物層9aを形成する。レジストパターン8
を除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一般に、半導体装置
の製造方法に関するものであり、より特定的には、半導
体基板の深い位置に埋込不純物層を形成する方法に関す
る。この発明は、さらに、そのような方法に用いられる
レジスト組成物に関する。
【0002】
【従来の技術】図8は、従来の、半導体基板の表面近く
(浅い部分)に不純物層を形成する方法の順序の各工程
における、半導体装置の部分断面図である。
【0003】図8(a)を参照して、半導体基板1の上
に、膜厚が0.5μm〜2μm、多くの場合は、1μm
〜1.5μmの、レジスト膜2を形成する。
【0004】レジストの膜厚がこのように薄くてもよい
理由は、次のとおりである。すなわち、半導体基板の表
面近く(深さ2μmよりも浅い部分)に不純物を形成す
るためには、注入エネルギ量は、ボロン注入の場合は3
00keV以下、リン注入の場合は600keV以下で
よい。この程度の低エネルギならば、レジストの膜厚が
2μm以下でも、レジストは十分不純物イオンを阻止で
きる。
【0005】図8(a)と(b)を参照して、レジスト
膜2を所望の形状にパターニングし、レジストパターン
8を形成する。
【0006】次に、後に行なわれるイオン注入時の温度
上昇によるレジスト形状のだれ防止のために、また、レ
ジスト膜からの、ガス発泡(レジストを溶かしていた溶
媒の残存、現像およびリンス時に取込まれた水が原因で
起こる)の量を低減するために、必要に応じて、レジス
トパターン8に、遠紫外線露光(通常Deep UVキ
ュアと呼ばれている)やポストベーク処理を行なう。
【0007】図8(c)と(d)を参照して、レジスト
パターン8をマスクにして、半導体基板1の主表面に不
純物イオン9を注入し、半導体基板1の主表面中に不純
物イオン注入層9aを形成する。
【0008】図8(d)と(e)を参照して、レジスト
パターン8を酸素を含むプラズマを用いて、灰化除去す
る。レジストパターン8の灰化除去はアッシャーの中で
行なわれる。
【0009】以上述べた従来技術は、低エネルギでイオ
ンを注入し、それによって、半導体基板の表面近く(浅
い部分)に不純物層を形成する技術である。
【0010】最近は、図9に示すように、半導体基板の
主表面に高エネルギで不純物イオンを注入し、半導体基
板中に埋込不純物層を形成する技術が要求されている。
【0011】図10(a)は、レジストマスクを用いて
ボロンイオンを半導体基板の表面に注入する場合の、イ
オン注入エネルギと、マスクとしてのレジストに必要な
最小膜厚との関係図である。図10(b)は、レジスト
マスクを用いてリンイオンを半導体基板の表面に注入す
る場合の、イオン注入エネルギと、マスクとしてのレジ
ストに必要な最小膜厚との関係図である。
【0012】図10(a)と(b)を参照して、一般
に、イオン注入工程において、イオン注入エネルギが1
MeVを超えると、レジストの膜厚は、マスクとして有
効に働かせるためには、3μm以上、概ね3〜6μm程
度必要である。
【0013】しかし、従来より、3μm以上の膜厚のレ
ジスト膜を形成できるレジストは、あまり知られていな
い。一般に膜厚を大きくするためには、レジスト溶液中
のレジスト固形分の濃度を高くして、レジスト溶液の粘
度を高める必要がある。しかし、レジスト溶液中のレジ
スト固形分の濃度を高めることには限度がある。3μm
以上の膜厚を得るために必要な濃度にしようとすると、
レジスト固形分がレジスト溶媒に溶解しなかったり、ま
た、一時的に必要な粘度のレジスト溶液が得られたとし
ても、経時的に不安定で、保存中に感光剤が沈殿すると
いう問題点があった。
【0014】上述のような問題点を改良した、3μm以
上の膜厚のレジスト膜を形成できるレジストとして、ヘ
キスト社製“AZ4620”が知られているが、これに
ついても、次に述べるような問題点があった、図11
は、AZ4620を用いて、半導体基板中に埋込不純物
層を形成する工程を示した図である。
【0015】図11(a)を参照して、半導体基板(シ
リコン基板)1の上に、AZ4620を塗布し、90
℃、150秒間、ホットプレート上でプリベークを行な
い、膜厚5.0μmを有するレジスト膜2を得た。プリ
ベーク時間は、膜厚が一定になるのに、最低120秒必
要であった。通常の標準膜厚(0.5μm〜2μm)を
有するレジストでは、プリベーク時間は、60秒程度で
十分である。
【0016】図11(b)を参照して、所望のレチクル
を用い、ニコン社製g線ステッパー“NSR1505G
6E”でレジスト膜2を選択的に露光した。その後、東
京応化工業株式会社製現像液“NMD−3”(2.38
wt%)を用いて、120秒間、パドル現像を行ない、
レジストパターン8を得た。所望寸法に仕上がる感度は
1500msecであり、標準膜厚を有するレジスト
(通常、150msec〜500msec)にくらべ、
かなり低感度であった。解像度は、2μmラインアンド
スペースであった。
【0017】このレジストは、また、現像工程におい
て、次のような問題点を有していた。すなわち、現像中
に、レジストパターン8の側壁に形成された、現像液に
溶けない難溶化層8aが、部分的に剥れ、剥れたもの
が、レジスト残渣として露光部すなわちレジストが溶解
した部分1aに付着するという問題点があった。
【0018】難溶化層8aは、感光剤と樹脂との間のア
ゾカップリング反応でできた、図13に示すアゾキシ化
合物または図14に示すアゾ化合物と推測される。この
ような難溶化層8aができやすいのは、次の理由によ
る。すなわち、膜厚を厚くすることができるように改良
されたAZ4620のようなレジストにおいては、レジ
ストの透明性を向上させるために感光剤の量が減らされ
ている。そのため、未露光部において、感光剤自身に起
因する、現像液へのレジストの溶解抑制効果が下がるの
で、それを補うために、レジストの表面に、現像液に溶
けにくいアゾ化合物等ができ易いように、レジスト材料
の組成が工夫されている。しかし、この工夫は、上述の
ように、レジストパターンの側壁に難溶化層を生成さ
せ、ひいては、上述の問題点を引き起こしていた。な
お、以下の図面において、難溶化層8aの図示を省略す
る。
【0019】図11(c)を参照して、レジストパター
ン8の耐熱性を向上させるために、Deep UVキュ
ア処理を行なう。Deep UVキュア処理を行なう理
由については、後に詳述する。Deep UV光、すな
わち300nm以下の波長の光の照射により、レジスト
表面から内部にかけて硬化反応が進行し、次に行なわれ
るポストベーク時やイオン注入時の加熱によって、レジ
スト形状がだれなくなる。しかしながら、このDeep
UVキュア処理の工程においても、レジストの膜厚が
厚くなったことに伴う感光剤の量の増加、および感度低
下に伴う露光量の増加、によるN2 ガスの発生量が増加
する(感光剤は、図12に示すように、N2 ガスを放出
しながら分解する)。その結果、N2 ガスの発泡によ
り、レジストの細片が飛散し(キュア発泡と呼んでい
る)、これがごみの原因になるという問題があった。
【0020】その後、図11(d)を参照して、イオン
注入前に、レジスト膜からガスを抜くために、オーブン
等によるベーク処理(ポストベークと呼ばれている)を
行なう。ポストベークは、効率よくガスを抜くために、
通常、150℃で、60分間、オーブン中で行なわれ
る。
【0021】図11(e)を参照して、膜厚の厚いレジ
ストパターン8を用いて、高エネルギで、不純物イオン
9を注入し、それによって半導体基板1の深い位置に埋
込不純物層9aを形成する。
【0022】次に、図11(c)に示す、Deep U
Vキュア処理が必要な理由について説明する。
【0023】図16は、図11(b)に示した状態のレ
ジストパターンの、耐熱性の評価の結果を示した図であ
る。図16(a)は、現像直後のレジストの断面形状を
示す。図16(b)は、レジストパターンを120℃、
5分間、ホットプレート上で加熱した後の、レジストの
断面形状を示す。図16(c)は、150℃で5分間、
加熱した後の、レジストの断面形状を示す。図16
(b)と(c)から明らかなように、120℃以上の加
熱で、レジストパターンの断面形状の矩形性がかなり劣
化し、その結果、レジストパターンのエッジ付近でレジ
ストの膜厚が減少している。このことは、もしも、図1
1(c)のDeep UVキュアを行なわないで、すな
わち、図11(b)の工程から直接、図11(d)およ
び(e)の工程に進めた場合、ポストベーク時の加熱お
よび不純物イオンの注入時の加熱により、レジストパタ
ーンエッジ付近で、熱だれを起こし、膜厚の減少によ
り、レジスト8のイオン阻止能が不足することを示唆す
る。その結果、図17(b)を参照して、埋込不純物層
9aが基板1の表面と連なってしまうという問題点があ
った。なお、図17(a)は、理想的な矩形性のよいレ
ジストパターンを用いてイオン注入した場合の、生成す
る埋込不純物層9aの形状を示しており、図17(b)
と対比させるために、図示したものである。
【0024】また、上述のAZ4620には次のような
問題点もあった。図18は、基板の上へレジスト溶液の
塗布した後から露光までの放置時間と、感度との関係図
である。図18より明らかなように、感度を安定化させ
るためには、塗布後露光までの放置時間を、少なくと
も、30分程度とる必要がある。その理由は、次のとお
りである。すなわち、露光中に感光剤の光反応を完全に
達成させるためには、レジストが十分な水分を大気中か
ら吸収する必要があるからである(なぜなら、図12を
参照して、感光剤の光分解にはH2 Oが必ず必要である
からである)。
【0025】膜厚の厚いレジスト膜は、標準膜厚を有す
るレジスト膜に比べて、空気中から水分を吸収するの
に、長い時間を必要とする。したがって、膜厚の厚いレ
ジスト膜を用いる場合、放置時間が短いと、水分が十分
に吸収されないために、感度がばらつき、ひいては、ス
ループットが悪くなるという問題点があった。
【0026】同様の問題は、高膜厚を与えるレジストと
して開発され、かつi線でも使えるように設計された、
東京応化工業株式会社製“OFPR550”を用いて
も、生じた。現在、LSIの微細化に伴い、使用する光
は、g線からi線へ移行している。一般に、レジスト
は、図15を参照して、g線よりもi線をより多く吸収
する。したがって、g線用レジストをi線で露光する
と、感度の低下、解像度の悪化、レジストの断面形状の
劣化という問題点が生じる。OFPR550は、上述の
ような問題点を解決するために開発されたもので、i線
でも使えるように設計され、かつ高膜厚を与えるレジス
トとして開発されたものである。
【0027】OFPR550を用いるレジストパターン
の形成方法を、次に説明する。OFPR550を、シリ
コン基板上に塗布し、これを、90℃、90秒間、ホッ
トプレート上でプリベークし、それによって、シリコン
基板上に膜厚4.5μmのレジスト膜を形成した。ニコ
ン社製i線ステッパー“NSR1755i7A”を用い
て、選択的に光を照射し、その後ホットプレート上で、
110℃、90秒間、ベーク(ポストエクスポージャー
ベーク(PEBと呼ばれる))を行なった。その後、
“NMD−3、2.38wt%”現像液で、65秒間、
現像を行なって、レジストパターンを得た。感度は12
00msec、解像度は、2.0μmラインアンドスペ
ースであった。しかし、現像後に、5μm以下のパター
ンは剥れてなくなっていた。これは、密着性が悪いとい
うことを示す。そこで、密着力を強化させるための処理
として、レジスト塗布前に、シリコン基板をヘキサメチ
ルジシラザン(以下、HMDSと略す)の蒸気で処理し
た。その結果、密着性は改善され、2μmラインアンド
スペースのパターンまで剥れなかった。しかし、露光中
に、レジストの細片が飛散する(露光発泡と呼ぶ)とい
う問題点が生じた。また、このレジストは、上述したA
Z4620の場合と同様、耐熱性が悪く、不純物イオン
注入のマスクとして、満足できるものではなかった。
【0028】次に、レジストを2層以上重ねることで、
3μm以上の膜厚を有するレジストパターンを得る、従
来技術について説明する。
【0029】図19(a)を参照して、シリコン基板1
の表面を、HMDSの蒸気で処理する。HMDS処理
は、シリコン基板1と後述のレジスト間の密着力を強化
するために行なわれる。HMDSで処理したシリコン基
板1の上に、g線レジスト“MCPR2000H”(三
菱化成株式会社製)を塗布し、その後、100℃、70
秒間、ホットプレート上でプリベークを行ない、それに
よって、膜厚2.0μmを有する第1のレジスト膜9を
形成する。
【0030】図19(b)を参照して、所望のレチクル
3を用いて、ニコン社製g線ステッパー“NSR150
5G6E”で、g線光10を第1のレジスト膜9に向け
て選択的に照射し、それによって、第1のレジスト膜9
中に露光部5aと未露光部5bを形成した。その後、1
20℃で90秒間、PEBを行なった。
【0031】図19(c)を参照して、現像液“NMD
−3,2.38wt%”を用いて、60秒間、パドル法
にて現像を行ない、それによって所望の形状の第1のレ
ジストパターン11を得た。続いて、第1のレジストパ
ターン11のDeep UVキュア処理を行なった。D
eep UVキュア処理は、第1のレジストパターン1
1の耐熱性を向上させるために行なわれるもので、これ
によって、続いて行なわれるポストベーク時に、レジス
トパターンの熱だれが防止される。また、続いて形成さ
れる第2のレジスト膜12と、第1のレジストパターン
11とのミキシングが防止される。Deep UVキュ
ア処理の後、後に行なわれるイオン注入の際のガスの発
泡を防止するために、150℃で、60分間、オーブン
中で、第1のレジストパターン11のポストベークを行
なう。
【0032】図19(d)を参照して、第1のレジスト
膜を形成したときの条件と同じ条件(同じレジスト、同
じプリベーク条件)で、第1のレジストパターン11を
覆うように、シリコン基板1の上に第2のレジスト膜1
2を形成する。
【0033】図19(e)を参照して、第1のレジスト
パターン11を形成するときに用いた同じレチクル3を
用いて、第2のレジスト膜12に選択的にg線光10を
照射する。その後、ホットプレート上で、120℃、9
0秒間、第2のレジスト膜12のPEBを行なった。続
いて、70秒間、パドル法にて、現像を行ない、第2の
レジストパターン13を、第1のレジストパターン11
の上に残した。その後、第2のレジストパターン13の
耐熱性を向上させるために、第2のレジストパターン1
3のDeep UVキュア処理を行なう。さらに、後に
行なわれるイオン注入時のガス発泡を防止するために、
第2のレジストパターン13のポストベーク処理を、1
50℃、60分間行なった。以上の方法で、第1のレジ
ストパターン11と第2のレジストパターン13とが積
層された2層レジストパターン14を得る。
【0034】図19(g)を参照して、2層レジストパ
ターン14をマスクに用いて、高エネルギでリンイオン
9を注入し、それによって、シリコン基板1の深い位置
に埋込不純物層9aを形成した。
【0035】図19(h)と(i)を参照して、O2
ラズマにより、2層レジストパターン14を、灰化除去
した。この方法によれば、g線、i線ともに使用でき
る。また、使用できるレジストも制限されない。さら
に、基板とレジストとの密着力に関する問題、さらに発
泡の問題も解消される。また、レジスト形状もだれるこ
となく、さらに解像度の低下を招くことなく、3μm以
上の膜厚を有するレジストパターンが形成できる。しか
し、この方法は、プロセスが複雑であり、工程数が多い
という問題点があった。
【0036】
【発明が解決しようとする課題】以上の述べた、従来の
技術は、種々の点において、問題点があった。この発明
は、上記のような問題点を解決するためになされた。
【0037】この発明の目的は、半導体基板の深い位置
に埋込不純物層を形成する方法を提供することにある。
【0038】この発明の他の目的は、3μm以上の膜厚
を有するレジストパターンをマスクに用いて、高エネル
ギで不純物イオンを半導体基板の表面に注入し、それに
よって半導体基板の深い位置に埋込不純物層を形成する
方法において、解像度を向上できるように改良すること
にある。
【0039】この発明のさらに他の目的は、3μm以上
の膜厚を有するレジストパターンをマスクに用いて、高
エネルギで不純物イオンを半導体基板の表面に注入し、
それによって、半導体基板の深い位置に埋込不純物層を
形成する方法において、レジスト形状がイオン注入時
に、だれないように改良することにある。
【0040】この発明のさらに他の目的は、3μm以上
の膜厚を有するレジストパターンをマスクに用いて、高
エネルギで不純物イオンを半導体基板の表面に注入し、
それによって半導体基板の深い位置に埋込不純物層を形
成する方法において、基板とレジストとの密着性を向上
させることにある。
【0041】この発明のさらに他の目的は、3μm以上
の膜厚を有するレジストパターンをマスクに用いて、高
エネルギで不純物イオンを半導体基板の表面に注入し、
それによって半導体基板の深い位置に埋込不純物層を形
成する方法において、工程数を減少させることにある。
【0042】この発明のさらに他の目的は、3μm以上
の膜厚を有するレジストパターンをマスクに用いて、高
エネルギで不純物イオンを半導体基板の表面に注入し、
それによって半導体基板の深い位置に埋込不純物層を形
成する方法において、露光中にレジストからガスが発泡
するのを防止することにある。
【0043】この発明のさらに他の目的は、アッシング
装置の内壁面を汚染しない方法を提供することにある。
【0044】この発明のさらに他の目的は、上述のよう
な方法を実現することができるレジスト組成物を提供す
ることにある。
【0045】この発明のさらに他の目的は、レジスト1
層で、3μm以上の膜厚のレジストパターンを与えるレ
ジスト組成物において、保存安定性を高めることにあ
る。
【0046】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の局面に従う、半導体装置の製造方
法は、半導体基板の深い位置に埋込不純物層を形成する
方法に係るものである。半導体基板の上に、3μm以上
の膜厚を有するレジスト膜を形成する。上記レジスト膜
を選択的に露光し、画像を形成する。上記露光後、現像
前に、上記レジスト膜を110℃〜130℃の温度でベ
ークする。上記レジスト膜を現像し、その後リンスし、
それによってレジストパターンを形成する。生成した上
記レジストパターンを100℃〜130℃の温度でベー
クする。上記レジストパターンをマスクに用いて、上記
半導体基板の主表面に高エネルギで不純物イオンを注入
し、それによって、上記半導体基板の深い位置に埋込不
純物層を形成する。上記レジストパターンを除去する。
【0047】この発明の第2の局面に従う半導体装置の
製造方法によれば、上記レジスト膜は、メタクレゾール
単位を40モル%以上含み、かつ重量平均分子量がポリ
スチレン換算で10000以上であるフェノール樹脂
と、キノンジアジド部分を有する感光剤とを含む。上記
キノンジアジド部分は、全レジスト固形分1gに対し、
0.40mmol〜0.55mmol含まれる。上記キ
ノンジアジド部分を有する上記感光剤は、下記一般式
【0048】
【化3】
【0049】(式中、R1 、R2 、R3 は、OH、CH
3 またはHを表わしており、R4 はCH3 またはHを表
わしている)で表わされる構造単位を有し、かつその重
量平均分子量はポリスチレン換算で500〜2000で
ある、感光基が結合される母体となる樹脂を含んでい
る。上記樹脂の水酸基は、1,2−ナフトキンノジアジ
ド−4−スルホン酸もしくは1,2−ナフトキンノジア
ジド−5−スルホン酸によって、部分的にまたは完全に
エステル化されている。
【0050】この発明の第3の局面に従う半導体装置の
製造方法は、半導体基板の深い位置に埋込不純物層を形
成する方法に係るものである。半導体基板の上に3μm
以上の膜厚を有するレジスト膜を形成する。上記レジス
ト膜を所望の形状にパターニングし、それによってレジ
ストパターンを得る。上記レジストパターンをマスクに
用いて、上記半導体基板の主表面に高エネルギで不純物
イオンを注入し、それによって、上記半導体基板の深い
位置に埋込不純物層を形成する。上記不純物イオンの注
入後、上記レジストパターンを120℃以上の温度で加
熱する。酸素を含むプラズマを用い、上記レジストパタ
ーンを灰化除去する。
【0051】この発明の、第4の局面に従う、半導体装
置の製造方法は、半導体基板の深い位置に埋込不純物層
を形成する方法に係るものである。まず、半導体基板を
準備する。上記半導体基板の表面に付着している吸着原
子または自然酸化膜を除去するために、上記半導体基板
の表面を洗浄する。上記半導体基板の表面上に3μm以
上の膜厚を有するレジスト膜を形成する。上記レジスト
膜を選択的に露光し、画像を形成する。上記レジスト膜
を現像し、それによってレジストパターン形成する。上
記レジストパターンをマスクに用いて、上記半導体基板
の表面に高エネルギで不純物イオンを注入し、それによ
って上記半導体基板の深い位置に埋込不純物層を形成す
る。上記レジストパターンを除去する。
【0052】この発明の第5の局面に従う方法において
は、上記半導体基板の表面の洗浄が、NH4 OH/H2
2 /H2 O等のアルカリ性の混合液、HCl/H2
2 /H2 O、H2 SO4 /H2 2 /H2 O、HCl/
HNO3 /H2 O、HF/H 2 O、HF/H2 2 /H
2 O等の酸性の混合液からなる群より選ばれた洗浄液を
用いて行なわれる。
【0053】この発明の第6の局面に従うレジスト組成
物は、半導体基板の深い位置に埋込不純物層を形成する
ために用いるものである。当該組成物は、メタクレゾー
ル単位を40モル%以上含み、かつ重量平均分子量がポ
リスチレン換算で10000以上であるフェノール樹脂
と、キノンジアジド部分を有する感光剤とを含む。上記
キノンジアジド部分は、全レジスト固形分1gに対し、
0.40mmol〜0.55mmol含まれている。キ
ノンジアジド部分を有する上記感光剤は、下記一般式
【0054】
【化4】
【0055】(式中、R1 、R2 、R3 は、それぞれ、
OH、CH3 またはHを表わしており、R4 はCH3
たはHを表わしている)で表わされる構造単位を有し、
かつその重量平均分子量はポリスチレン換算で500〜
2000である、感光基が結合される母体となる樹脂を
含む。上記樹脂の水酸基は、1,2−ナフトキノンジア
ジト−4−スルホン酸もしくは1,2−ナフトキノンジ
アジド−5−スルホン酸によって、部分的にまたは完全
にエステル化されている。
【0056】この発明の第7の局面に従うレジスト組成
物においては、上記フェノール樹脂および上記感光剤
が、セロソルブ系溶媒、エステル系溶媒および高極性溶
媒からなる群より選ばれた溶媒に、溶解されている。
【0057】
【作用】この発明の第1の局面に従う、半導体装置の製
造方法によれば、露光後、現像前にレジスト膜を110
℃〜130℃の温度でベークするので、レジスト膜中に
残存している溶媒が除去される(この溶媒を除去しない
と、溶媒がレジストの可塑材として働き、ひいては、レ
ジストの耐熱性が悪化する)。また、このベーク処理に
よって、レジストと基板との密着力も向上する。
【0058】また、現像によって生成したレジストパタ
ーンを100℃〜130℃の温度でベークするので、現
像時およびリンス時にレジストパターン中に浸透した水
分が除去される(この水分を除去しないと、イオン注入
時のガス発泡の原因となる)。この熱処理によって、イ
オン注入時のガス発泡が防止され、ひいては、従来行な
われていた、イオン注入前のポストベークと、Deep
UVキュアの工程を省略することができる。
【0059】この発明の第2の局面に従う半導体装置の
製造方法においては、レジスト膜の構成成分として、メ
タクレゾール単位が40モル%以上含み、かつ重量平均
分子量がポリスチレン換算で10000以上であるフェ
ノール樹脂を用いている。メタクレゾールを用いると、
高分子量の樹脂が得られ、ひいては耐熱性が向上する。
また、樹脂の中で水酸基が外向きになるように配置され
るので、基板と樹脂との密着性が向上する。
【0060】また、レジスト膜中に含まれている感光剤
のキノンジアジト部分は、全レジスト固形分1gに対
し、0.40mmol〜0.55mmol含まれている
ので、吸収が低くなり、ひいては、単位面積当りの、露
光時のN2 ガスの発泡量が減る。
【0061】また、キノンジアジド部分を有する上記感
光剤が、下記一般式
【0062】
【化5】
【0063】で表わされる構造単位を有し、かつその重
量平均分子量がポリスチレン換算で500〜2000で
ある、感光基が結合される母体となる樹脂を含んでいる
ので、レジストの耐熱性が向上する。
【0064】この発明の第3の局面に従う、半導体装置
の製造方法によれば、不純物イオンの注入後、レジスト
パターンを120℃以上の温度で加熱するので、イオン
注入時に生じたレジスト膜の炭化等の変質や、イオン導
入によるストレスを、熱により緩和することができる。
また、レジスト膜中に残存している溶媒を除去できるの
で、アッシング時の脱ガス量が低減され、ひいてはレジ
ストの剥れを防止することができる。
【0065】この発明の第4の局面に従う半導体装置の
製造方法によれば、半導体基板の表面上にレジスト層を
形成することに先立ち、半導体基板の表面に付着してい
る吸着原子または自然酸化膜を除去するために、半導体
基板の表面を洗浄するので、露光時に感光剤の分解によ
って発生するN2 ガスが集まる原因となる核が、除去さ
れ、ひいては、N2 ガスの集中化によるレジスト膜の破
壊および飛散が防止される。
【0066】この発明の第5の局面に従う半導体装置の
製造方法によれば、上記半導体基板の表面の洗浄を、N
4 OH/H2 2 /H2 O等のアルカリ性の混合液、
HCl/H2 2 /H2 O、H2 SO4 /H2 2 /H
2 O、HCl/HNO3 /H 2 O、HF/H2 O、HF
/H2 2 /H2 O等の酸性の混合液からなる群より選
ばれた洗浄液を用いて行なわれるので、効率よく、半導
体基板の表面に付着している吸着原子または自然酸化膜
が除去される。
【0067】この発明の第6の局面に従うレジスト組成
物によれば、上述した構造式を有するフェノール樹脂
と、感光剤とを含むので、耐熱性があり、密着性がよ
く、かつ、発泡量の少ないレジスト膜を与える。
【0068】この発明の第7の局面に従うレジスト組成
物によれば、セロソルブ系溶媒、エステル系溶媒および
高極性溶媒からなる群より選ばれた溶媒が用いられてい
るので、フェノール樹脂と感光剤が溶けやすくなり、ひ
いては、レジスト組成物の安定性が向上する。
【0069】好ましく用いられた溶媒は、エチルセロソ
ルブアセテート、エチルラクテート、エチルピルベー
ト、メチル−3−メトキシプロピオネート、メチルn−
アミルケトン、4−メトキシ−4−メチルペンタン−2
−オン、エチル−3−エトキシプロピオネート、プロピ
レングリコールモノメチルエーテルアセテートであり、
もっとも好ましい溶媒は、メチル−3−メトキシプロピ
オネートである。
【0070】
【実施例】以下、この発明の実施例を図について説明す
る。
【0071】実施例1 最初に、本実施例において使用したポジ型レジストにつ
いて、説明する。
【0072】用いたポジ型レジストは、m−クレゾール
とp−クレゾールとホルムアルデヒドとを縮合共重合さ
せてなるフェノール樹脂を含む。組成比m/pは、7/
3であった。m−クレゾールユニットとp−クレゾール
ユニットは、ランダムに配置されている。重量平均分子
量は、GPC(Gel Permeation Chr
omatography)によって測定すると、ポリス
チレン換算で15000であった。
【0073】感光剤は、感光基が結合される母体とな
る、次のような化学式で示される樹脂を含む。
【0074】
【化6】
【0075】上記樹脂は、ピロガロールとアセトンとの
縮合重合体で、その重量平均分子量は、ポリスチレン換
算で1050(GPCにより測定)であった。水酸基の
45%は、1,2−ナフトキノンジアジド−5−スルホ
ン酸でエステル化されている。1,2−ナフトキノンジ
アジド−5−スルホニル部分は、全レジスト固形分(フ
ェノール樹脂+感光剤)1gに対して、0.5mmol
含まれる。これらフェノール樹脂と感光剤を、メチル−
3−メトキシプロピオネートに溶かせて、レジスト溶液
とした。レジスト溶液の粘度は、該レジスト溶液を基板
の上に塗布したとき、所望の膜厚になるように調製され
た。
【0076】以上の方法で作ったレジスト溶液は、20
0cPの粘度を有しており、保存安定性が良好であっ
た。このレジスト溶液は、3μm−6μmの膜厚を有す
るレジスト膜を与えた。このレジスト溶液を6インチウ
ェハの上に塗布したところ、すべての部分で膜厚は均一
てあり、膜厚の標準偏差(3σ)は100Å以下であっ
た。この標準偏差値は、標準膜厚用のレジストのそれ
と、同レベルである。
【0077】次に、上述のポジ型レジストを用いて、半
導体基板の深い位置に埋込不純物層を形成する方法を、
図1を用いて説明する。
【0078】図1(a)を参照して、半導体基板(シリ
コン基板)1の上に、上述のレジスト溶液をスピンコー
トし、その後、プリベークを80℃、100秒間、ホッ
トプレート上で行ない、それによって、5.0μmの膜
厚を有するレジスト膜2を得た。
【0079】図1(b)を参照して、所望のレチクル3
を用いて、ニコン社製i線ステッパー“NSR1755
i7A”を用いて、i線光4をレジスト膜2に向けて選
択的に照射し、それによって、レジスト膜2中に、露光
部分5aと未露光部分5bを形成する。
【0080】図1(c)を参照して、露光後、現像前
に、半導体基板1をホットプレート6上に載せ、レジス
ト膜2を、120℃、90秒間、ベークする。露光後現
像前のこのベークによって、露光部分5aにおける、感
光剤の不均一な分布が均一にされる。なお、感光剤の不
均一な分布は、入射光と、基板からの反射光との干渉が
原因で生じる。露光後現像前のこのベークによって、高
解像度のレジストパターンが得られ、かつ、レジストパ
ターンの断面形状が改善される。また、露光後現像前の
このベークによって、現像後に残る未露光部分5b中に
含まれている,残存溶媒が除去され、それによってレジ
ストパターンと基板との密着力が向上する。
【0081】図1(d)を参照して、現像液7“NMD
−3,2.38wt%”を用いて、100秒間、パドル
法にて、レジスト膜2の露光部分5aを溶出除去し、水
を用いてリンスし、それによってレジストパターン8を
得る。
【0082】図1(e)を参照して、現像後、半導体基
板1をホットプレート6上に載せ、レジストパターン8
を、110℃、120秒間ベークする。このベークは、
現像時およびリンス時に、レジストパターン8内に浸透
した水を除去するためである。
【0083】上述のレジスト液を用いた場合、所望のマ
スク寸法に仕上げるための露光量は1000msecで
あった。レジスト膜の膜厚が5.0μmでも、限界解像
度は0.90μmラインアントスペースであり、高解像
度を示した。また、2000msecまで露光しても、
発泡しなかった。さらに、ヘキサメチルジシラザンによ
る密着強化処理を基板に施さなくても、レジストと基板
との密着力は十分にあった。さらに、現像後、レジスト
残渣が発生することもなかった。さらに、レジスト塗布
後露光までの放置時間の,変動による、感度の変動も認
められなかった。
【0084】図2に、得られたレジストパターンの、耐
熱性の評価結果を示す。図2(a)は、現像後のレジス
トパターン(50μm×50μm)8の断面形状を表わ
している。図2(b)は、得られたレジストパターンを
120℃で、5分間、ホットプレートによりベークした
後の、レジストの断面形状を表わしている。図2(c)
の方は、150℃で5分間、レジストパターンをベーク
した後の、レジストパターンの断面形状を示している。
図2から明らかなように、得られたレジストパターンは
耐熱性に優れており、後に行なわれるイオン注入時の加
熱による、レジストのだれを防止できた。
【0085】図1(f)に戻って、レジストパターン8
をマスクに用いて、半導体基板1の主表面に3MeV
で、不純物イオン(P+ )9を注入し、それによって、
半導体基板1の表面から2.4μmの深さの位置に、埋
込不純物層9aを形成した。このとき、レジストパター
ン8からのガス放出による、真空度の低下は認められな
かった。この方法によると,イオン注入前のポストベー
クは不要であった。また、Deep UVキュア処理も
不要であった。図1(g)を参照して、シリコン基板1
をホットプレート6の上に載せて、レジストパターン8
を120℃で5分間ベークした。このベークの目的につ
いては、後述する。
【0086】図1(h)と(i)を参照して、O2 プラ
ズマを用いて、レジストパターン8を灰化除去した。
【0087】実施例2 実施例1では、解像度と耐熱性を特別に高めたレジスト
組成物を用いた場合について説明した。本実施例では、
解像度と耐熱性については、実際に使用する場合に問題
のないレベルまで下げ、一方、感度を、標準膜厚用レジ
ストのそれと同等レベルにまで高めたレジスト組成物を
用いた。
【0088】まず、用いたレジスト組成物について説明
する。フェノール樹脂としては、m−クレゾールとp−
クレゾールとホルムアルデヒドとを縮合共重合させてな
るものを使用した。組成比m/pは5/5であった。m
−クレゾールユニットとp−クレゾールユニットは、ラ
ンダムに配置されていた。共重合体の重量平均分子量
は,ポリスチレン換算で10500であった(GPCに
よる測定)。
【0089】感光剤は、感光基が結合される母体とな
る、次のような化学式で示される樹脂を含む。
【0090】
【化7】
【0091】上記樹脂は、ピロガロールとアセトンとの
縮合重合体で、その重量平均分子量は、ポリスチレン換
算で1200(GPCにより測定)であった。水酸基の
55%は、1,2−ナフトキノンジアジド−5−スルホ
ン酸で、エステル化される。1,2−ナフトキンノジア
ジド−5−スルホニル部分は、全レジスト固形分(フェ
ノール樹脂と感光剤を合せたもの)1gに対して、0.
4mmol含まれる。上述のフェノール樹脂と感光剤
を、メチル−3−メトキシプロピオネートに溶かせ、レ
ジスト溶液を作った。レジスト溶液の粘度は、基板にレ
ジスト溶液を塗布したとき、所望の膜厚になるように、
適当に調製された。
【0092】得られたレジスト溶液は高粘度であっても
保存安定性が良好であり、また,基板の上に均一に塗布
できるものであった。このレジスト溶液を用いて、実施
例1と同様の方法で、レジストパターンを形成したとこ
ろ、5.0μmの膜厚で、所望のマスク寸法に仕上げる
ための露光量は520msecであった。限界解像度
は、1.5μmラインアンドスペースであった。
【0093】図3に、得られたレジストパターンの耐熱
性を評価した結果を示す。図3(a)は、現像後のレジ
ストパターン(50μm×50μm)8の断面形状、図
3(b)は、得られたレジストパターン8を120℃で
5分間、ホットプレート上で、ベークした後の、レジス
トパターン8の断面形状を示す。図3(c)は、150
℃で5分間、レジストパターン8をベークした後の、レ
ジストパターン8の断面形状を示す。露光時の発泡は認
められなかった。基板とレジストとの密着性は良好であ
った。さらに塗布後露光までの放置時間の変動による感
度の変動も認められなかった。さらに、イオン注入時
に、レジストパターンからガスが発泡することもなかっ
た。なお、上記実施例では、レジスト組成物の中に、フ
ェノール樹脂と感光剤と溶媒のみを含む組成物を例示し
たが、この発明はこれに限られるものでなく、溶解速度
の増進剤、塗布性を向上するための添加剤等を含んでも
よい。さらに、上記実施例では、i線光を用い、露光す
る場合を例示したが、この発明はこれに限られるもので
なく、g線等の他の波長の光を用いて、露光してもよ
い。
【0094】実施例3 本実施例は、次のような問題点を解決するためになされ
た。
【0095】図4は、3μm以上の膜厚を有するレジス
トパターン8を用いて、半導体基板の主表面に高エネル
ギで不純物イオンを注入している様子を示した、半導体
装置の部分断面図である。
【0096】図4(a)を参照して、不純物イオン9が
レジストパターン8内に注入された時、レジストパター
ン8は、炭化等により変質する。また、不純物イオン9
がレジストパターン8内に導入されることにより、レジ
ストパターン8内には、ストレスが生じるようになる。
そのため、図4(b)を参照して、レジストパターン8
をO2 プラズマでアッシング除去するとき、レジストパ
ターン8の細片15が半導体基板1から剥れて、ゴミと
なってアッシング装置内を飛び、このゴミがアッシング
装置の内壁面を汚すという問題点があった。アッシング
装置の内壁面が汚れると、次に導入される半導体基板が
汚れ、問題であった。レジストパターン8が剥れて細片
15となってアッシング装置内を飛ぶ原因は、アッシン
グ時に処理室内を減圧にすること、およびレジストパタ
ーン8がプラズマにより衝撃を受けること起因する。こ
の問題点は、レジストパターン8の膜厚が厚くなればな
るほど、顕著となってきた。本実施例は、この問題点を
解決するためになされた。
【0097】図5は、本実施例に係る、半導体装置の製
造方法の順序の各工程における、半導体装置の部分断面
図である。
【0098】図5(a)を参照して、径6インチの半導
体基板1の上に膜厚300Åの熱酸化膜を形成した(図
示せず)。レジストと半導体基板1との密着力を強化さ
せるために、半導体基板1の表面をヘキサメチルジシラ
ザン(HMDS)で処理した。HMDS処理は、半導体
基板1をホットプレートの上に置き、80℃に加熱し、
その状態で60分間ヘキサメチルジシラザンの蒸気に接
触させることによって行なわれた。HMDSの蒸気は、
ヘキサメチルジシラザンに窒素ガスをバブリングさせる
ことによって得られた。
【0099】その後、i線用ポジ型レジスト“レジスト
A”(実施例1で用いられたレジスト)を半導体基板1
の上に塗布し、これを、80℃で90秒間プリベーク
し、それによって、膜厚5.6μmのレジスト膜2を得
た。
【0100】図5(b)を参照して、所望の形状のパタ
ーンを有するレチクル3を用いて、ニコン社製i線ステ
ッパー“NSR1755I7A”で、レジスト膜2を選
択的に露光した。
【0101】図5(c)を参照して、露光後、半導体基
板1をホットプレート6上に載せ、120℃で90秒
間、ポストエクスポージャベーク(PEB)を行なっ
た。
【0102】図5(d)を参照して、テトラメチルアン
モニウムヒドロキシド現像液7“NMD−3,2.38
wt%”(東京応化工業株式会社製)を用いて、25℃
で100秒間、4回、パドル現像を行ない、その後、水
でリンスし、それによって、レジストパターン8を得
た。
【0103】図5(e)を参照して、レジストパターン
8中に取込まれた、リンス時の水を除去するため、半導
体基板1をホットプレート6上に載せ、110℃で12
0秒間ベークを行なった。
【0104】図5(f)を参照して、レジストパターン
8をマスクにして、イオンエネルギ3MeV、イオン電
流100μAで、不純物イオン9(リンイオン)を、半
導体基板1の表面に1×1014個/cm2 注入し、半導
体基板1の深い位置に埋込不純物層9aを形成した。
【0105】図5(g)を参照して、イオン注入後、レ
ジストパターン8の加熱処理を、表1に示す種々の条件
下で行なった。
【0106】
【表1】
【0107】図5(h)と(i)を参照して、酸素を含
むプラズマで、レジストパターン8のアッシング除去を
行なった。表1に示す種々の条件下で加熱処理したサン
プルにつき、アッシング試験を行い、レジストパターン
8が基板から剥がれてアッシング装置内を飛ぶことがあ
るか否か調べた。その結果を表1に示す。
【0108】アッシング装置には、東京応化工業株式会
社製“TCA−2400”を用いた。アッシングプロセ
スは、以下の条件で行なわれた。
【0109】 ガス種:O2 ガス流量:150sccm 圧力:0.30Torr R.F.電圧:250W ステージ温度:60℃ レジスト膜が基板から剥れて、飛ぶことがあるか否かの
評価は、アッシング処理を1分で止め、基板表面を目視
で観察することによって行なわれた。上記アッシング条
件下でのアッシングレートは、0.8μm/minであ
った。
【0110】表1には、実施例3における、本発明方法
と従来法(比較例1)との結果も、同時に示されてい
る。
【0111】実施例4 レジストの種類を変えて、実施例3と同様の試験を行な
った。
【0112】レジストとして、i線ネガ型レジスト“レ
ジストB”を用いた。プリベークは、90℃で、120
秒間行なわれた。レジストの膜厚は5.6μmであっ
た。PEB条件は、90℃で120秒であった。現像
は、25℃で、60秒間、スプレー法で行なわれた。レ
ジストのパターニングの条件、イオン注入条件、加熱処
理条件(表2にその条件を示す)、アッシング条件、レ
ジストパターンが基板から剥がれて飛ぶことがあるか否
かの評価方法は、実施例と3と同様の条件で行なわれ
た。結果を、表2に示す。
【0113】
【表2】
【0114】実施例5 本実施例は、不純物イオンの注入量がどのように、レジ
ストの剥がれに影響を与えるか、について調べたもので
ある。
【0115】レジストとしてi線ポジ型レジスト“レジ
ストC”(実施例2において用いられたレジスト)を用
いた。プリベークは、80℃、90秒間、ホットプレー
トの上で行なわれた。レジストの膜厚は3.6μmであ
った。イオン注入は、イオンエネルギ1MeV、イオン
電流120μAで、行われた。表3に示すように、リン
イオンの注入量を、1×1013個/cm2 から1×10
16個/cm2 まで変化させた。同時に、レジストパター
ンの加熱処理条件を、表3に示すように、種々変えた。
その他のプロセス条件は、実施例3と同様の条件とし
た。結果を、表3に示す。
【0116】
【表3】
【0117】実施例6 本実施例は、次のような問題点を解決するためになされ
た。
【0118】図6(a)を参照して、半導体基板(シリ
コン基板)1の上に、3μm以上の膜厚を有するレジス
ト膜2を形成する。レジスト膜2をパターニングするた
めに、光をレジスト膜2に向けて照射する。レジスト膜
2の膜厚が厚くなると、レジスト膜2の単位面積当りの
感光剤の量が増え、また、単位面積当りの必要な露光量
も増加する。このため、露光時に発生する、単位面積当
りのN2 ガスの量が増える。
【0119】図6(b)を参照して、レジスト膜2の膜
厚が厚いので、生じたN2 ガスは、レジスト膜2の外へ
放出されにくくなり、その結果、N2 ガスは、レジスト
膜2とシリコン基板1との界面にある、吸着原子17を
核として、集中的に集まろうとする。
【0120】図6(c)を参照して、レジスト膜2とシ
リコン基板1との界面にN2 ガスが集中し、集まったN
2 ガスが膨脹すると、レジスト膜2が破壊され、ひいて
は、レジスト膜の細片がゴミとなって飛散し、パターン
の一部が欠ける。このゴミは露光装置の内部を汚す。露
光装置の内部が汚れると、このゴミが、次に処理すべき
半導体基板を、露光中、汚し、問題であった。
【0121】この問題は、レジスト膜の膜厚が厚くなれ
ばなるほど、顕著となった。ガス発泡の原因は、基板の
上に付着している吸着原子または自然酸化膜に起因す
る。
【0122】本実施例は、基板の表面に付着している吸
着原子または自然酸化膜を除去することを目的としてな
された。
【0123】図7は、本実施例に係る、半導体装置の製
造方法の各工程における半導体装置の部分断面図であ
る。
【0124】図7(a)を参照して、シリコン半導体基
板1を準備する。半導体基板1の表面に膜厚300Åの
熱酸化膜を形成する(図示せず)。次に、表4に示す種
々の洗浄液を用いて、半導体基板1の表面の洗浄を行な
った。洗浄後、25℃で、10分間水洗を行なった。そ
の後、イソプロピルアルコールの蒸気で、半導体基板1
を乾燥させた。表5は、複数の洗浄液を組合わせた場合
の洗浄シーケンスを説明している。表4と表5に示した
洗浄方法で洗浄した半導体基板の表面を、次に塗布され
るレジストと半導体基板との密着性を上げるために、H
MDSで処理した。HMDS処理は、半導体基板を、ホ
ットプレート上に載せ、半導体基板を80℃に加熱し、
HMDS蒸気を半導体基板の表面に60秒間接触させる
ことにより行なった。
【0125】なお、このとき、HMDS処理を行なわな
かった半導体基板も準備し、次の試験に供した。
【0126】
【表4】
【0127】
【表5】
【0128】図7(b)を参照して、半導体基板1の上
にレジスト膜2を形成した。使用したレジストには、i
線用のナフトキノンジアジド−ノボラック系のポジ型レ
ジストである、レジストA(通常の標準膜厚で使う高解
像度のレジスト)、レジストB(上記レジストAの感光
材料を3/4にしたものであり、実施例1で用いたレジ
ストである。)、レジストC(実施例2で用いたもの)
およびレジストD(ネガ型レジスト)が選ばれた。レジ
ストBの感光材料は、レジストAの約3/4であり、レ
ジストBにおいては、発生するN2 ガスの量の低減が期
待される。
【0129】表6に示すプリベーク条件で、レジストの
プリベークを行なった。
【0130】
【表6】
【0131】次に、図7(c)に示す処理を行なう前
に、これらのレジストを用いた場合の予備試験が行なわ
れた。すなわち、露光時に、レジストの細片が飛散する
かどうかの評価が行なわれた。レジスト細片の飛散の評
価は、30msecから2000msecまで、10m
secごとに、レチクルなしで露光を行なうことによっ
て行なわれた。レジスト細片の飛散の有無は、目視で観
察した。レジスト細片の飛散の評価は、レジスト細片の
飛散が生じ始める最小露光量を求めることによって行な
った。得られた結果を、比較例ととともに、表7にまと
める。
【0132】
【表7】
【0133】適切な洗浄条件で洗浄することによって、
レジストの細片は飛散しないことが確認された。
【0134】図7(c)を参照して、レチクル3を用い
て、ニコン社製i線ステッパー“NSR1755I7
A”を用いて、レジスト2の露光を行なった。適切な洗
浄条件で基板表面を洗浄したものでは、レジスト細片の
飛散は、認められなかった。
【0135】図7(d)を参照して、半導体基板1をホ
ットプレート6の上に載せ、表6に示す条件で、露光後
現像前ベークを行なった。
【0136】図7(e)を参照して、現像液7“NMD
−3,2.38wt%”(東京応化工業株式会社製)を
用いて、25℃、100秒間、パドル現像法(4回)で
現像を行なった。
【0137】図7(f)を参照して、半導体基板1をホ
ットプレート6の上に載せ、レジストパターン8のベー
キングを行なった。
【0138】レジストパターン8をマスクにして、半導
体基板1の主表面に高エネルギで不純物イオン9を注入
し、それによって、半導体基板1の深い位置に埋込不純
物層9aを形成した。
【0139】図7(h)を参照して、半導体基板1をホ
ットプレート6の上に載せて、レジストパターン8のベ
ーキングを行なった。
【0140】図7(i)と(j)を参照して、O2 プラ
ズマを用いて、レジストパターン8を灰化除去した。
【0141】なお、本実施例では、半導体基板の表面を
直接洗浄液で洗浄する場合を例示したが、この発明はこ
れに限られるものでなく、洗浄液で洗浄する前に、溶媒
で処理してもよい。
【0142】
【発明の効果】以上説明したとおり、第1の局面に従う
半導体装置の製造方法によれば、露光後現像前にレジス
ト膜を110℃〜130℃の温度でベークするので、レ
ジスト膜中の残存溶媒が除去される。また、現像後、レ
ジストパターンを100℃〜130℃の温度でベークす
るので、現像およびリンス時に、レジスト膜中に浸透し
た水分が除去される。その結果、イオン注入時のガスの
発泡が防止できる。ひいては、従来行なわれていた、イ
オン注入前のポストベークの工程が不要となり、さら
に、Deep UVキュアの工程を省略することができ
る。また、レジストと基板との密着力も向上する。
【0143】この発明の第2の局面に従う、半導体装置
の製造方法によれば、レジスト膜の構成成分として、メ
タクレゾール単位を40モル%以上含み、かつ重量平均
分子量がポリスチレン換算で10000以上であるフェ
ーノール樹脂を用いている。メタクレゾールを用いる
と、高分子量の樹脂が得られ、ひいては耐熱性が向上す
る。また、樹脂の中で水酸基が外向きになるように配置
されるので、基板と樹脂との密着性が向上する。また、
レジスト膜中に含まれている感光剤のキノンジアジド部
分は、全レジスト固形分1gに対し、0.40mmol
〜0.55mmol含まれているので、吸収が低くな
り、ひいては,単位面積当たりの発泡量が減少する。さ
らに、感光基が結合される母体が、重量平均分子量がポ
リスチレン換算で500〜2000である樹脂であるの
で、レジストの耐熱性が向上する。その結果、耐熱性の
高いレジストパターンが得られる。
【0144】この発明の第3の局面に従う、半導体装置
の製造方法によれば、不純物イオンの注入後、レジスト
パターンを120℃以上の温度で加熱するので、イオン
注入時に生じたレジストパターンの炭化等の変質や、イ
オン導入によるストレスを、熱により緩和することがで
きる。また、レジストパターン中に残存している溶媒を
除去できるので、アッシング時の脱ガス量が低減され、
ひいてはレジストの剥がれを防止することができる。
【0145】この発明の第4の局面に従う半導体装置の
製造方法によれば、半導体基板の表面上にレジスト層を
形成することに先立ち、半導体基板の表面に付着してい
る吸着原子または自然酸化膜を除去するために、半導体
基板の表面を洗浄するので、露光時に感光剤の分解によ
って発生するN2 ガスが集まる原因となる核が、除去さ
れ、ひいては、N2 ガスの集中化によるレジスト膜の破
壊および飛散が防止される。
【0146】この発明の第5の局面に従う半導体装置の
製造方法によれば、半導体基板の表面の洗浄を、NH4
OH/H2 2 /H2 O等のアルカリ性の混合液、HC
l/H2 2 /H2 O、H2 SO4 /H2 2 /H
2 O、HCl/HNO3 /H2 O、HF/H2 O、HF
/H2 2 /H2 O等の酸性の混合液からなる群より選
ばれた洗浄液を用いて行なわれるので、効率よく、半導
体基板の表面に付着している吸着原子または自然酸化膜
が除去される。その結果、N2 ガスが集まる原因となる
核が効率よく除去され、ひいてはアッシング時に、レジ
ストパターンは破壊しない。
【0147】この発明の第6の局面に従うレジスト組成
物によれば、上述した構造式を有するフェノール樹脂
と、感光剤とを含むので、耐熱性があり、かつ、発泡量
の少ないレジスト膜を与える。
【0148】この発明の第7の局面に従うレジスト組成
物によれば、セルソルブ系溶媒、エステル系溶媒および
高極性溶媒からなる群より選ばれた溶媒が用いられてい
るので、フェノール樹脂と感光剤が溶媒に溶けやすくな
り、ひいては、レジスト組成物の安定性が向上する。
【図面の簡単な説明】
【図1】本発明の一実施例に係る、半導体装置の製造方
法の順序の各工程における、半導体装置の部分断面図で
ある。
【図2】得られたレジストパターンの、耐熱性を評価し
た結果を図示したものである。
【図3】得られたレジストパターンの耐熱性を評価した
結果を示す図である。
【図4】3μm以上の膜厚を有するレジストパターンを
用いて、半導体基板の主表面に高エネルギで不純物イオ
ンを注入している様子を示した、半導体装置の部分断面
図である。
【図5】本発明の他の実施例に係る、半導体装置の製造
方法の順序の各工程における、半導体装置の部分断面図
である。
【図6】レジスト膜に光を照射したときに認められるガ
ス発泡の原因を説明するための図である。
【図7】この発明のさらに他の実施例に係る、半導体装
置の製造方法の順序の各工程における半導体装置の部分
断面図である。
【図8】従来の、半導体基板の表面近くに不純物層を形
成する方法の順序の各工程における、半導体装置の部分
断面図である。
【図9】高エネルギ注入のシリコンデバイスへの応用を
説明するための図である。
【図10】図10(a)は、レジストマスクを用いてボ
ロンイオンを半導体基板の表面に注入する場合の、イオ
ン注入エネルギと、マスクとしてのレジストに必要な最
小膜厚との関係図であり、図10(b)は、レジストマ
スクを用いて、リンイオンを半導体基板の表面に注入す
る場合の、イオン注入エネルギと、マスクとしてのレジ
ストに必要な最小膜厚との関係図である。
【図11】レジストAZ4620から形成したマスクを
用いて、半導体基板中に埋込不純物層を形成する工程を
示した図である。
【図12】感光剤の光分解を反応式で示した図である。
【図13】レジスト表面にアルカリ現像液が触れること
により、レジスト表面に生成するアゾキシ結合を図示し
た図である。
【図14】レジスト表面にアルカリ現像液が触れること
により、レジスト表面に生成するアゾ結合を図示した図
である。
【図15】光の波長と、レジストの吸光度との関係図で
ある。
【図16】従来のレジストパターンの、耐熱性の評価の
結果を示した図である。
【図17】耐熱性の悪い従来のレジストパターンを用い
たときの問題点を示す図である。
【図18】基板の上へレジスト溶液を塗布した後、露光
までの、放置時間と、感度との関係図である。
【図19】レジストを2層重ねることで、3μm以上の
膜厚を有するレジストパターンを得る、従来技術を説明
するための図である。
【符号の説明】
1:半導体基板 2:レジスト膜 8:レジストパターン 9:不純物イオン 9a:埋込不純物層

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の深い位置に埋込不純物層を
    形成する方法であって、 半導体基板の上に3μm以上の膜厚を有するレジスト膜
    を形成する工程と、 前記レジスト膜を選択的に露光し、画像を形成する工程
    と、 露光後、現像前に前記レジスト膜を110℃〜130℃
    の温度でベークする工程と、 前記レジスト膜を現像し、その後リンスし、それによっ
    てレジストパターンを形成する工程と、 生成した前記レジストパターンを100℃〜130℃の
    温度でベークする工程と、 前記レジストパターンをマスクに用いて、前記半導体基
    板の主表面に高エネルギで不純物イオンを注入し、それ
    によって、前記半導体基板の深い位置に埋込不純物層を
    形成する工程と、 前記レジストパターンを除去する工程と、を備えた、半
    導体装置の製造方法。
  2. 【請求項2】 前記レジスト膜は、 メタクレゾール単位を40モル%以上含み、かつ重量平
    均分子量がポリスチレン換算で10000以上であるフ
    ェノール樹脂と、 キノンジアジド部分を有する感光剤とを含み、 前記キノンジアジト部分は、全レジスト固形分1gに対
    し、0.40mmol〜0.55mmol含まれてお
    り、 キノンジアジド部分を有する前記感光剤は、下記一般式 【化1】 (式中、R1 、R2 、R3 は、それぞれ、OH、CH3
    またはHを表わしており、 R4 はCH3 またはHを表わしている。)で表わされる
    単位を有し、かつその重量平均分子量がポリスチレン換
    算で500〜2000である、感光基が結合される母体
    となる樹脂を含み、 前記樹脂の水酸基が、1,2−ナフトキノンジアジド−
    4−スルホン酸もしくは1,2−ナフトキノンジアジド
    −5−スルホン酸によって、部分的にまたは完全にエス
    テル化されている、請求項1に記載の、半導体装置の製
    造方法。
  3. 【請求項3】 前記フェノール樹脂および前記感光剤
    は、セロソルブ系溶媒、エステル系溶媒および高極性溶
    媒からなる群より選ばれた溶媒に、溶解されている、請
    求項2に記載の、半導体装置の製造方法。
  4. 【請求項4】 半導体基板の深い位置に埋込不純物層を
    形成する方法であって、 半導体基板の上に3μm以上の膜厚を有するレジスト膜
    を形成する工程と、 前記レジスト膜を所望の形状にパターニングし、それに
    よってレジストパターンを得る工程と、 前記レジストパターンをマスクに用いて、前記半導体基
    板の主表面に高エネルギで不純物イオンを注入し、それ
    によって前記半導体基板の深い位置に埋込不純物層を形
    成する工程と、 前記不純物イオンの注入後、前記レジストパターンを1
    20℃以上の温度で加熱する工程と、 酸素を含むプラズマを用い、前記レジストパターンを灰
    化除去する工程と、を備えた、半導体装置の製造方法。
  5. 【請求項5】 半導体基板の深い位置に埋込不純物層を
    形成する方法であって、 半導体基板を準備する工程と、 前記半導体基板の表面に付着している吸着原子または自
    然酸化膜を除去するために、前記半導体基板の表面を洗
    浄する工程と、 前記半導体基板の表面上に3μm以上の膜厚を有するレ
    ジスト膜を形成する工程と、 前記レジスト膜を選択的に露光し、画像を形成する工程
    と、 前記レジスト膜を現像し、それによってレジストパター
    ンを形成する工程と、 前記レジストパターンをマスクに用いて、前記半導体基
    板の表面に高エネルギで不純物イオンを注入し、それに
    よって前記半導体基板の深い位置に埋込不純物層を形成
    する工程と、 前記レジストパターンを除去する工程と、を備えた、半
    導体装置の製造方法。
  6. 【請求項6】 前記半導体基板の表面の洗浄は、 NH4 OH/H2 2 /H2 O等のアルカリ性の混合
    液、HCl/H2 2 /H2 O、H2 SO4 /H2 2
    /H2 O、HCl/HNO3 /H2 O、HF/H 2 O、
    HF/H2 2 /H2 O等の酸性の混合液からなる群よ
    り選ばれた洗浄液を用いて行なわれる、請求項5に記載
    の半導体装置の製造方法。
  7. 【請求項7】 半導体基板の深い位置に埋込不純物層を
    形成するために用いるレジスト組成物であって、 メタクレゾール単位を40モル%以上含み、かつ重量平
    均分子量がポリスチレン換算で10000以上であるフ
    ェノール樹脂と、 キノンジアジド部分を有する感光剤とを含み、 前記キノンジアジド部分は、全レジスト固形分1gに対
    し0.40mmol〜0.55mmol含まれており、 キノンジアジト部分を有する前記感光剤は、 下記一般式 【化2】 (式中、R1 、R2 、R3 は、OH、CH3 またはHを
    表わしており、 R4 はCH3 またはHを表わしている。)で表わされる
    単位を有し、かつその重量平均分子量がポリスチレン換
    算で500〜2000である、感光基が結合される樹脂
    を含み、 前記樹脂の水酸基が、感光母体である1,2−ナフトキ
    ノンジアジド−4−スルホン酸もしくは1,2−ナフト
    キノンジアジド−5−スルホン酸によって、部分的にま
    たは完全にエステル化されている、レジスト組成物。
  8. 【請求項8】 前記フェノール樹脂および前記感光剤
    は、セロソルブ系溶媒、エステル系溶媒および高極性溶
    媒からなる群より選ばれた溶媒に、溶解されている、請
    求項7に記載のレジスト組成物。
JP4348601A 1992-12-28 1992-12-28 半導体装置の製造方法および該方法に用いられるレジスト組成物 Pending JPH06204162A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4348601A JPH06204162A (ja) 1992-12-28 1992-12-28 半導体装置の製造方法および該方法に用いられるレジスト組成物
DE4341302A DE4341302A1 (de) 1992-12-28 1993-12-03 Verfahren zum Herstellen einer Halbleitervorrichtung und einer darin verwendeten Resistverbindung
KR93030054A KR970008270B1 (en) 1992-12-28 1993-12-27 Manufacturing process of semiconductor device and photoresist composition used therein
US08/322,131 US5591654A (en) 1992-12-28 1994-10-13 Method of manufacturing a semiconductor device and a resist composition used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4348601A JPH06204162A (ja) 1992-12-28 1992-12-28 半導体装置の製造方法および該方法に用いられるレジスト組成物

Publications (1)

Publication Number Publication Date
JPH06204162A true JPH06204162A (ja) 1994-07-22

Family

ID=18398108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4348601A Pending JPH06204162A (ja) 1992-12-28 1992-12-28 半導体装置の製造方法および該方法に用いられるレジスト組成物

Country Status (4)

Country Link
US (1) US5591654A (ja)
JP (1) JPH06204162A (ja)
KR (1) KR970008270B1 (ja)
DE (1) DE4341302A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157017A (ja) * 2017-03-16 2018-10-04 富士電機株式会社 半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429142B1 (en) 1999-02-23 2002-08-06 Taiwan Semiconductor Manufacturing Company In-situ photoresist removal by an attachable chamber with light source
US6664194B1 (en) 1999-03-18 2003-12-16 Taiwan Semiconductor Manufacturing Company Photoexposure method for facilitating photoresist stripping
US6159662A (en) * 1999-05-17 2000-12-12 Taiwan Semiconductor Manufacturing Company Photoresist development method with reduced cycle time and improved performance
US6576405B1 (en) * 1999-07-01 2003-06-10 Zilog, Inc. High aspect ratio photolithographic method for high energy implantation
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
US20040192876A1 (en) * 2002-11-18 2004-09-30 Nigel Hacker Novolac polymer planarization films with high temparature stability
US7141455B2 (en) * 2002-11-25 2006-11-28 Texas Instruments Incorporated Method to manufacture LDMOS transistors with improved threshold voltage control
EP1649322A4 (en) * 2003-07-17 2007-09-19 Honeywell Int Inc PLANARIZATION FILMS FOR ADVANCED MICRO-ELECTRONIC APPLICATIONS AND EQUIPMENT AND METHOD FOR THE PRODUCTION THEREOF
JP5027066B2 (ja) * 2008-06-27 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2011086643A (ja) * 2009-10-13 2011-04-28 Panasonic Corp 不純物注入方法及びイオン注入装置
JP5815254B2 (ja) * 2011-03-14 2015-11-17 昭和電工株式会社 厚膜金属電極の形成方法、及び厚膜レジストの形成方法
CN105261558A (zh) * 2014-07-04 2016-01-20 无锡华润上华科技有限公司 一种半导体器件的制作方法
CN108807156A (zh) * 2018-06-08 2018-11-13 上海华虹宏力半导体制造有限公司 离子注入的方法及半导体结构的形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920483A (en) * 1974-11-25 1975-11-18 Ibm Method of ion implantation through a photoresist mask
JPS561045A (en) * 1979-06-16 1981-01-08 Konishiroku Photo Ind Co Ltd Photosensitive composition
EP0054258B1 (en) * 1980-12-17 1986-03-05 Konica Corporation Photosensitive compositions
US4529682A (en) * 1981-06-22 1985-07-16 Philip A. Hunt Chemical Corporation Positive photoresist composition with cresol-formaldehyde novolak resins
US4606931A (en) * 1983-06-27 1986-08-19 International Business Machines Corporation Lift-off masking method
JPH0654388B2 (ja) * 1986-05-02 1994-07-20 東京応化工業株式会社 ポジ型ホトレジスト組成物
US4737468A (en) * 1987-04-13 1988-04-12 Motorola Inc. Process for developing implanted buried layer and/or key locators
US4824763A (en) * 1987-07-30 1989-04-25 Ekc Technology, Inc. Triamine positive photoresist stripping composition and prebaking process
US4873176A (en) * 1987-08-28 1989-10-10 Shipley Company Inc. Reticulation resistant photoresist coating
US5250388A (en) * 1988-05-31 1993-10-05 Westinghouse Electric Corp. Production of highly conductive polymers for electronic circuits
US5393624A (en) * 1988-07-29 1995-02-28 Tokyo Electron Limited Method and apparatus for manufacturing a semiconductor device
US5114833A (en) * 1988-08-29 1992-05-19 Eastman Kodak Company Charge-coupled device and process of making the device
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
JP2782357B2 (ja) * 1989-05-10 1998-07-30 ヤマハ株式会社 イオン注入方法
US5279918A (en) * 1990-05-02 1994-01-18 Mitsubishi Kasei Corporation Photoresist composition comprising a quinone diazide sulfonate of a novolac resin
DE4106356A1 (de) * 1991-02-28 1992-09-03 Hoechst Ag Strahlungsempfindliche polymere mit naphthochinon-2-diazid-4-sulfonyl-gruppen und deren verwendung in einem positiv arbeitenden aufzeichnungsmaterial
JPH04316320A (ja) * 1991-04-16 1992-11-06 Nec Yamagata Ltd 半導体装置の製造方法
JPH05343308A (ja) * 1992-06-09 1993-12-24 Mitsubishi Electric Corp 半導体装置の製造方法
US5444008A (en) * 1993-09-24 1995-08-22 Vlsi Technology, Inc. High-performance punchthrough implant method for MOS/VLSI
US5429956A (en) * 1994-09-30 1995-07-04 United Microelectronics Corporation Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157017A (ja) * 2017-03-16 2018-10-04 富士電機株式会社 半導体装置の製造方法
US10553436B2 (en) 2017-03-16 2020-02-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device using photoresist as ion implantation mask

Also Published As

Publication number Publication date
KR970008270B1 (en) 1997-05-22
DE4341302A1 (de) 1994-06-30
US5591654A (en) 1997-01-07

Similar Documents

Publication Publication Date Title
US8552538B2 (en) Methods of eliminating pattern collapse on photoresist patterns
KR100578264B1 (ko) 석판 인쇄용 세정제
KR100593280B1 (ko) 평판인쇄용 린싱 및 스트리핑 방법
EP2088470B1 (en) Method for formation of miniaturized pattern
EP1392508A1 (en) Anti-reflective coating composition with improved spin bowl compatibility
JPH06204162A (ja) 半導体装置の製造方法および該方法に用いられるレジスト組成物
US20110165523A1 (en) Substrate treating solution and method employing the same for treating a resist substrate
US20100003468A1 (en) Method of forming microfined resist pattern
CN1187654C (zh) 化学增强负型辐射敏感性树脂组合物
US20100028817A1 (en) Solution for treatment of resist substrate after development processing and method for treatment of resist substrate using the same
JP4132642B2 (ja) ネガ型レジスト基材及びそれを用いたイオン注入基板の製造方法
JP2008103660A (ja) 樹脂膜形成方法、レリーフパターンの製造方法及び電子部品
US7172996B2 (en) Cleaning agent composition for a positive or a negative photoresist
KR20180104736A (ko) 표면 처리 조성물 및 이를 사용하는 레지스트 패턴의 표면 처리 방법
KR100655108B1 (ko) 양성 또는 음성 감광제 물질 세정용 조성물
JPH0736179A (ja) ネガ型感光性樹脂組成物
JPS60107644A (ja) 現像しうる水性ネガレジスト組成物
JP2001117241A (ja) リソグラフィー用リンス液
JPH04347857A (ja) パターン形成方法
JP2002141259A (ja) 半導体装置の製法
JPS62215266A (ja) レジストパタ−ンの形成方法
JP2003098669A (ja) フォトレジスト組成物

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981222