JPH06204209A - 半導体素子の酸化膜形成方法 - Google Patents

半導体素子の酸化膜形成方法

Info

Publication number
JPH06204209A
JPH06204209A JP5253241A JP25324193A JPH06204209A JP H06204209 A JPH06204209 A JP H06204209A JP 5253241 A JP5253241 A JP 5253241A JP 25324193 A JP25324193 A JP 25324193A JP H06204209 A JPH06204209 A JP H06204209A
Authority
JP
Japan
Prior art keywords
oxide film
comparative example
high temperature
wet
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5253241A
Other languages
English (en)
Inventor
Chang-Jip Yang
昌集 楊
典教 ▲鄭▼
Jun-Gyo Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH06204209A publication Critical patent/JPH06204209A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 ＭＯＳデバイスのゲート酸化膜のような薄い
酸化膜の形成方法を提供する。 【構成】 半導体基板上に高温で酸化膜を沈積すること
により第１酸化膜を形成した後、前記半導体基板の表面
を湿式酸化することによって前記第１酸化膜の下部に第
２酸化膜を形成し、高温酸化膜と湿式酸化膜とよりなる
酸化膜を形成する。 【効果】 これにより、優れた電気的特性をもつ高品質
の酸化膜が形成できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の絶縁膜形成
方法に係り、特にＭＯＳデバイスのゲート酸化膜のよう
な薄い酸化膜形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に比例しＭＯＳデ
バイスの絶縁膜で使用されている酸化膜の厚さも段々薄
くなっている反面、前記酸化膜に印加される電圧は減少
していない。従って、このような薄い酸化膜は微細な欠
陥に敏感に反応するので、欠陥に長く耐えられる特性を
有する酸化膜を形成することが必要である。
【０００３】ＭＯＳデバイスに用いられている薄い酸化
膜の種類は様々である。その中で、Ｏ2 のみを利用した
りあるいはＯ2 ＋ＨＣｌを利用した雰囲気下で形成する
乾式酸化膜の場合、酸化膜内に微細気孔やボイドが存在
するという欠陥がある。湿式酸化により酸化膜を形成す
ると、酸化膜内のストレスが緩和し優秀な電気的特性を
有することが知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、ＭＯＳ
デバイスのゲート酸化膜に湿式酸化膜を使用する場合、
ゲート電極物質のポリシリコンをドーピングさせるため
にＰＯＣｌ3 を注入した時、ポリシリコンのＳｉ原子と
ＰＯＣｌ3 のＰ- イオンが反応しＳｉ−Ｐ結合の嵩が膨
張する。その結果、酸化膜とポリシリコンの界面にスト
レスを与えるようになり、ポリシリコン下部の酸化膜の
結合力が弱くなり界面に溜まっているＰ-イオンと酸化
膜のＳｉ原子が反応する。結局、酸化膜とポリシリコン
の界面で酸化膜のＳｉ原子が消耗され、酸化膜の耐圧特
性が悪くなるという問題がある。
【０００５】また、このような乾式酸化膜および湿式酸
化膜はベアシリコンウェハー（Baresilicon wafer ）の
表面に存在する微細なピッティング（pitting ）に対す
る耐性がない。従って、ＭＯＳデバイスのキャパシター
絶縁膜またはゲート絶縁膜に乾式酸化膜や湿式酸化膜を
適用する場合、酸化膜自体の信頼性の低下によりデバイ
スの収率を悪化させるという問題がある。
【０００６】また、高温酸化膜の場合は乾式酸化膜や湿
式酸化膜等の熱酸化膜とは異なり、シリコンウェハー表
面の条件に関係なく沈積方法で成長させる膜であり、下
部膜に影響を及ぼさない酸化膜として広く用いられてい
る。しかしながら、ストレス印加の後、時間の経過によ
る酸化膜の絶縁破壊、即ちＴＤＤＢ（Time DependentDi
electric Breakdown ）特性および電流−電圧特性がよ
くないという問題がある。
【０００７】本発明はこのような問題点を解決するため
になされたものであり、高品質な半導体素子の酸化膜の
形成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決するため
の本発明の半導体素子の酸化膜形成方法は、高温でＬＰ
ＣＶＤ（Low Pressure Chemical Vapor Deposition）方
法を利用しシリコン基板上に第１酸化膜を形成した後、
前記シリコン基板の表面を湿式酸化し前記第１酸化膜下
部に第２酸化膜を形成することにより半導体装置の酸化
膜を形成することを特徴とする。
【０００９】前記第１酸化膜の高温酸化膜は、ＬＰＣＶ
Ｄ方法を利用して圧力 0.5Torr、温度 750℃〜 850℃で
SiH4ガスとN2O ガスを反応させ50Å〜 200Åの厚さで形
成することが望ましい。前記第２酸化膜の湿式酸化膜
は、通常の石英反応管（Quartz tube ）を利用した発熱
システム（Pyrogenic system）で 800℃〜 900℃の温度
下で50Å〜 200Åの厚さで形成することが望ましい。
【００１０】
【作用】前記のように本発明の半導体素子の酸化膜形成
方法は、高温酸化膜の長所の膜質の均一性、酸化膜成長
前の清浄（cleaning）状態に関わりなく成長させること
ができ、そしてシリコン基板の表面に存在する微細なピ
ッティングに対して高い耐性を有する第１酸化膜と、湿
式酸化膜の長所の酸化膜内のストレス緩和および優れた
電気的特性を持つ第２酸化膜とを組合わせて酸化膜を形
成する。従って、酸化膜の膜質が向上でき、ＭＯＳデバ
イスへの適用の際信頼性が確保できる。
【００１１】
【実施例】本発明の実施例を図面に基づいて詳細に説明
する。本発明の実施例をより明確に説明するため、従来
の熱酸化膜と高温酸化膜の形成方法および形成された酸
化膜の特性を比較例に提示し、これを本発明の望ましい
一実施例による酸化膜形成方法および形成された酸化膜
の特性と比較して説明する。
【００１２】まず、実施例１、比較例１および比較例２
による酸化膜の形成方法を以下に示す。 実施例１ 第１酸化膜として、通常のＬＰＣＶＤ反応管内で温度 7
50℃〜 850℃、圧力 0.5Torrの条件で反応ガスSiH4、N2
O を利用し、 100Åの厚さの高温酸化膜をシリコン基板
上に形成した。次いで、通常の石英反応管を利用した発
熱システムで 800℃〜 900℃の温度下で湿式酸化を施し
前記シリコン基板の表面を酸化させることにより、前記
第１酸化膜の高温酸化膜下部に 100Åの厚さの第２酸化
膜を形成した。
【００１３】比較例１ 通常の石英反応管内で、 950℃の温度下でＯ2 ＋ＨＣｌ
(1%)の雰囲気で乾式酸化し 200Åの厚さの熱酸化膜を形
成した。 比較例２ 実施例１の条件と同一の条件で、 200Åの厚さの高温酸
化膜を形成した。
【００１４】次に、比較例１、比較例２および実施例１
で形成した酸化膜の特性を比較した結果を図１〜図９に
基づいて説明する。図１〜図３は比較例１、比較例２お
よび実施例１により形成された酸化膜の常温でのＴＤＤ
Ｂ特性を評価して示したグラフである。図１は比較例１
の乾式酸化膜のＴＤＤＢ特性を示し、図２は比較例２の
高温酸化膜のＴＤＤＢ特性を示し、図３は実施例１の
“高温酸化膜＋湿式酸化膜”のＴＤＤＢ特性をそれぞれ
示す。
【００１５】図１〜図３に示すように、初期特性の保持
時間が試料で異なる。図３に示す実施例１による“高温
酸化膜＋湿式酸化膜”の組合わせで形成された酸化膜の
ＴＤＤＢ特性は、図１に示す比較例１の乾式酸化膜のＴ
ＤＤＢ特性、図２に示す比較例２の高温酸化膜のＴＤＤ
Ｂ特性より優れている。図４〜図６は比較例１、比較例
２および実施例１により形成された酸化膜の電流−電圧
特性を示したグラフである。図４は比較例１の乾式酸化
膜の電流−電圧特性を示し、図５は比較例２の高温酸化
膜の電流−電圧特性を示し、図６は実施例１の“高温酸
化膜＋湿式酸化膜”の電流−電圧特性をそれぞれ示す。
電流−電圧特性の測定装備としては HP4145Bを使用し、
スイープモード（sweep mode）でランプステップ（ramp
step ）を３Ｖずつ増加させながら、電流１０μA 、チ
ャック（Chuck ）の温度 100℃、測定サイズ 0.004ｃｍ
2 の条件で測定した。
【００１６】図４〜図６に示すように、実施例１による
“高温酸化膜＋湿式酸化膜”は、比較例１の乾式酸化膜
および比較例２の高温酸化膜より酸化膜が破壊（breakd
own）される電圧および電流特性が優れていることが分
かる。図７〜図９は比較例１、比較例２および実施例１
により形成された酸化膜に対する膜内塩素分布のＳＩＭ
Ｓ（Secondary Ion Mass Spectroscopy ）分析結果を示
したグラフである。図７は比較例１の乾式酸化膜のＳＩ
ＭＳ分析結果を示し、図８は比較例２の高温酸化膜のＳ
ＩＭＳ分析結果を示し、図９は実施例１の“高温酸化膜
＋湿式酸化膜”のＳＩＭＳ分析結果を各々示す。
【００１７】比較例１の乾式酸化膜の場合、図７に示す
ように、Ｃｌ- イオンの分布が酸化膜内で酸化膜とシリ
コン基板の境界の側に行くほど多く存することが分か
る。比較例２の高温酸化膜の場合、図８に示すように、
酸化膜内のＣｌ- イオンの分布が酸化膜とシリコン基板
の境界の側に行くほどその量の減ることが分かった。し
かしながら、実施例１による酸化膜の場合、図９に示す
ように、酸化膜内および酸化膜とシリコン基板の境界で
Ｃｌ- イオンの分布が一定していることが分かった。
【００１８】以上で分かるように、第１酸化膜として 1
00Å位の厚さの高温酸化膜を成長させ、この第１酸化膜
の下部に、第２酸化膜として 100Å位の厚さの湿式酸化
膜を成長させ形成した酸化膜の膜質が一番よい特性を示
した。これは、シリコン基板の表面状態と関係なく成長
させることができ、シリコン基板の表面の微細なピッテ
ィング等に対し高い耐性を有しており、膜質の均一な高
温酸化膜の長所と、酸化膜内のストレス緩和および電気
的特性の優れた湿式酸化膜の利点とを組合わせて酸化膜
を形成するためである。
【００１９】高温酸化膜である第１酸化膜と湿式酸化膜
である第２酸化膜とからなる実施例１の酸化膜をＭＯＳ
デバイスの薄い酸化膜として用いる場合のＴＤＤＢ特性
を、比較例１の乾式酸化膜を用いる場合のＴＤＤＢ特
性、比較例２の高温酸化膜を用いる場合のＴＤＤＢ特性
と比較した結果を表１に示す。
【００２０】
【表１】 表１に示すように、実施例１による高温酸化膜および湿
式酸化膜よりなる酸化膜をＭＯＳデバイスの薄い酸化膜
として使用する場合、比較例１の乾式酸化膜または比較
例２の高温酸化膜を酸化膜として利用する場合より一層
優秀なＴＤＤＢ特性を示すことが分かった。
【００２１】
【発明の効果】前述した通り本発明の半導体素子の酸化
膜形成方法によれば、優秀な電気的特性を有する高品質
の酸化膜が形成できるので、半導体装置の信頼性が向上
できる。
【図面の簡単な説明】
【図１】比較例１の酸化膜のＴＤＤＢ特性を示したグラ
フである。
【図２】比較例２の酸化膜のＴＤＤＢ特性を示したグラ
フである。
【図３】実施例１の酸化膜のＴＤＤＢ特性を示したグラ
フである。
【図４】比較例１の酸化膜の電流−電圧特性を示すグラ
フである。
【図５】比較例２の酸化膜の電流−電圧特性を示すグラ
フである。
【図６】実施例１の酸化膜の電流−電圧特性を示すグラ
フである。
【図７】比較例１の酸化膜のＳＩＭＳ分析図である。
【図８】比較例２の酸化膜のＳＩＭＳ分析図である。
【図９】実施例１の酸化膜のＳＩＭＳ分析図である。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に高温で酸化膜を沈積する
    ことにより、前記半導体基板上に第１酸化膜を形成する
    段階と、 前記半導体基板の表面を湿式酸化することにより、前記
    第１酸化膜の下部に第２酸化膜を形成する段階を具備す
    ることを特徴とする半導体装置の酸化膜形成方法。
  2. 【請求項２】 前記第１酸化膜は 700℃〜 850℃の温度
    範囲でＬＰＣＶＤ方法により形成することを特徴とする
    請求項１記載の半導体装置の酸化膜形成方法。
  3. 【請求項３】 前記第１酸化膜の厚さは50Å〜 200Åで
    あることを特徴とする請求項２記載の半導体装置の酸化
    膜形成方法。
  4. 【請求項４】 前記第２酸化膜は 800℃〜 900℃の温度
    範囲で発熱システムを利用して形成することを特徴とす
    る請求項１記載の半導体装置の酸化膜形成方法。
  5. 【請求項５】前記第２酸化膜の厚さは50Å〜 200Åであ
    ることを特徴とする請求項４記載の半導体装置の酸化膜
    形成方法。
JP5253241A 1992-10-12 1993-10-08 半導体素子の酸化膜形成方法 Pending JPH06204209A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920018695A KR100275712B1 (ko) 1992-10-12 1992-10-12 반도체 소자의 게이트 산화막 형성방법
KR1992P18695 1992-10-12

Publications (1)

Publication Number Publication Date
JPH06204209A true JPH06204209A (ja) 1994-07-22

Family

ID=19340986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5253241A Pending JPH06204209A (ja) 1992-10-12 1993-10-08 半導体素子の酸化膜形成方法

Country Status (3)

Country Link
US (1) US5470611A (ja)
JP (1) JPH06204209A (ja)
KR (1) KR100275712B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712177A (en) * 1994-08-01 1998-01-27 Motorola, Inc. Method for forming a reverse dielectric stack
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5646074A (en) * 1995-12-15 1997-07-08 Mosel Vitelic, Inc. Method of forming gate oxide for field effect transistor
US6211098B1 (en) 1999-02-18 2001-04-03 Taiwan Semiconductor Manufacturing Company Wet oxidation method for forming silicon oxide dielectric layer
US6706577B1 (en) 1999-04-26 2004-03-16 Taiwan Semiconductor Manufacturing Company Formation of dual gate oxide by two-step wet oxidation
DE10050009A1 (de) * 2000-10-10 2002-04-18 Forschungszentrum Juelich Gmbh Keramischer Werkstoff als Korrosionsschutz
KR100780643B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
CN112992672B (zh) * 2019-12-16 2022-10-14 山东有研半导体材料有限公司 一种硅基二氧化硅背封薄膜的制备方法
US12341073B2 (en) 2022-03-03 2025-06-24 Changxin Memory Technologies, Inc. Forming method of semiconductor structure and semiconductor structure
CN116741712A (zh) * 2022-03-03 2023-09-12 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920009370B1 (ko) * 1990-05-10 1992-10-15 금성일렉트론 주식회사 누설전류가 낮은 단일층 질화막의 제조방법
JPH07118505B2 (ja) * 1990-12-28 1995-12-18 信越半導体株式会社 誘電体分離基板の製造方法

Also Published As

Publication number Publication date
US5470611A (en) 1995-11-28
KR100275712B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US5478765A (en) Method of making an ultra thin dielectric for electronic devices
EP0137196A2 (en) Process for making high dielectric constant nitride based materials and devices using the same
JPH0869998A (ja) 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法
JP2002353218A (ja) 改善された超薄型ゲート誘電体のプラズマ窒化物形成方法
EP0525650A2 (en) Semiconductor device with capacitor insulating film and method for fabricating the same
Xu et al. Improved performance and reliability of N 2 O-grown oxynitride on 6H-SiC
JPH06204209A (ja) 半導体素子の酸化膜形成方法
Huang et al. Electrical characterization and process control of cost-effective high-k aluminum oxide gate dielectrics prepared by anodization followed by furnace annealing
JP2000004018A (ja) Ｓｉ（１１１）上にゲ―ト誘電体用の極薄結晶質シリコン窒化物を生成する方法
Ioannou-Sougleridis et al. Electrical properties of Y 2 O 3 high-κ gate dielectric on Si (001): The influence of postmetallization annealing
Batey et al. Plasma-enhanced CVD of high quality insulating films
US5736454A (en) Method for making a silicon dioxide layer on a silicon substrate by pure water anodization followed by rapid thermal densification
JPH06101466B2 (ja) シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法
JP4140767B2 (ja) 半導体装置における絶縁膜の形成方法
Mitani et al. Highly reliable gate oxide under Fowler-Nordheim electron injection by deuterium pyrogenic oxidation and deuterated poly-Si deposition
JP2000164592A (ja) 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体
JPH0823095A (ja) 半導体装置及びその製造方法
JPH06216377A (ja) Ｍｏｓ型半導体装置の製造方法
EP0418468B1 (en) Method for producing an ultra-thin dielectric for microelectronics applications
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
JP2668459B2 (ja) 絶縁膜作製方法
JPWO2005101518A1 (ja) 半導体装置の製造方法
Pan et al. Effects of processing on characteristics of 10–15 nm thermally grown SiO2 films
Sturm et al. Limited reaction processing: In-situ metal—oxide—semiconductor capacitors
US20080203499A1 (en) Semiconductor device having gate insulator including high-dielectric-constant materials and manufacture method of the same