JPH06101466B2 - シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法 - Google Patents
シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法Info
- Publication number
- JPH06101466B2 JPH06101466B2 JP58213177A JP21317783A JPH06101466B2 JP H06101466 B2 JPH06101466 B2 JP H06101466B2 JP 58213177 A JP58213177 A JP 58213177A JP 21317783 A JP21317783 A JP 21317783A JP H06101466 B2 JPH06101466 B2 JP H06101466B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- silicon layer
- silicon dioxide
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 この発明は高耐圧低漏洩電流の２酸化シリコンを被着シ
リコン上に形成する方法に関する。
リコン上に形成する方法に関する。
絶縁性誘電体で分離された多結晶シリコン層から成る多
レベル多結晶シリコン構体は、電荷結合装置のようなシ
リコン装置や、コンデンサ、EEPROM装置、CMOS装置のよ
うな集積回路構体に長年用いられている。この多結晶シ
リコン層は抵抗を下げるために燐ドーピングされること
もあるが、一般に基板温度約620℃で低圧化学蒸着によ
り形成される。絶縁性誘電体は一般に２酸化シリコン
で、下層の多結晶シリコン層の熱酸化または多結晶シリ
コン層上への化学蒸着により形成されるが、熱的に生成
した２酸化シリコンの方が処理が簡単で酸化物の純度が
よいため好ましい。
レベル多結晶シリコン構体は、電荷結合装置のようなシ
リコン装置や、コンデンサ、EEPROM装置、CMOS装置のよ
うな集積回路構体に長年用いられている。この多結晶シ
リコン層は抵抗を下げるために燐ドーピングされること
もあるが、一般に基板温度約620℃で低圧化学蒸着によ
り形成される。絶縁性誘電体は一般に２酸化シリコン
で、下層の多結晶シリコン層の熱酸化または多結晶シリ
コン層上への化学蒸着により形成されるが、熱的に生成
した２酸化シリコンの方が処理が簡単で酸化物の純度が
よいため好ましい。
しかし下層の多結晶シリコン層上に熱成長させた２酸化
シリコンの絶縁性が単結晶シリコン上に熱成長させた２
酸化シリコンのそれより悪いことも公知である。すなわ
ちこれらの酸化物は絶縁耐力（破壊的降伏を生ずる電界
強度）が低く、与えられた印加電界で大きな漏洩電流を
示す。このような欠点は多結晶シリコンの粒子性とそれ
によるその表面の組織から来る２酸化シリコンとの界面
の粗さに原因する。すなわち表面の粗さによつてその界
面に局部電界の変化を生じ、これが酸化物内への電子注
入を増大するのである。
シリコンの絶縁性が単結晶シリコン上に熱成長させた２
酸化シリコンのそれより悪いことも公知である。すなわ
ちこれらの酸化物は絶縁耐力（破壊的降伏を生ずる電界
強度）が低く、与えられた印加電界で大きな漏洩電流を
示す。このような欠点は多結晶シリコンの粒子性とそれ
によるその表面の組織から来る２酸化シリコンとの界面
の粗さに原因する。すなわち表面の粗さによつてその界
面に局部電界の変化を生じ、これが酸化物内への電子注
入を増大するのである。
シリコンを含む雰囲気から温度580℃未満の基板上に蒸
着されたシリコンは、極めて表面の滑らかな無定形（ア
モルフアス）シリコン層を形成する。この被膜を温度90
0〜1000℃で焼ならしすると、その無定形シリコンが無
定形状態から平均粒径約0.08μの多結晶状態に転換す
る。この処理による驚くべき効果は、最初無定形状態で
蒸着された多結晶シリコン層の方が多結晶状態で蒸着さ
れた層より結晶粒径が著しく大きいにも拘らず、その多
結晶シリコンが極めて滑らかな表面を維持することであ
る。
着されたシリコンは、極めて表面の滑らかな無定形（ア
モルフアス）シリコン層を形成する。この被膜を温度90
0〜1000℃で焼ならしすると、その無定形シリコンが無
定形状態から平均粒径約0.08μの多結晶状態に転換す
る。この処理による驚くべき効果は、最初無定形状態で
蒸着された多結晶シリコン層の方が多結晶状態で蒸着さ
れた層より結晶粒径が著しく大きいにも拘らず、その多
結晶シリコンが極めて滑らかな表面を維持することであ
る。
この発明は温度約580℃未満の基板上に無定形シリコン
の層を蒸着する段階と、その層を酸化する段階とを含む
２酸化シリコン層の製造法である。
の層を蒸着する段階と、その層を酸化する段階とを含む
２酸化シリコン層の製造法である。
この発明はまた多結晶シリコン層上に２酸化シリコン層
を有し、その２酸化シリコン層が温度580℃未満で蒸着
された無定形シリコンの熱酸化により形成された半導体
装置も含んでいる。
を有し、その２酸化シリコン層が温度580℃未満で蒸着
された無定形シリコンの熱酸化により形成された半導体
装置も含んでいる。
第１図は一般に電荷結合装置に見られるゲート構体を表
面に持つ半導体装置の一部10を示す。この部分10は主表
面14を持つ単結晶シリコン基体12を含み、その基体12の
酸化によつて普通形成されるゲート酸化物16がその表面
を被つている。このゲート酸化物16上には普通２酸化シ
リコンの誘電体24により互いに絶縁されたそれぞれ３種
のゲート18、20、22を複数組多レベル構体中に含むゲー
ト構体がある。
面に持つ半導体装置の一部10を示す。この部分10は主表
面14を持つ単結晶シリコン基体12を含み、その基体12の
酸化によつて普通形成されるゲート酸化物16がその表面
を被つている。このゲート酸化物16上には普通２酸化シ
リコンの誘電体24により互いに絶縁されたそれぞれ３種
のゲート18、20、22を複数組多レベル構体中に含むゲー
ト構体がある。
従来法では、ゲート18、20、22は一般に温度620℃以上
でシリコンとドープ剤、好ましくは燐を含む雰囲気から
低温化学蒸着により多結晶状態で被着した多結晶シリコ
ンから構成され、ゲート間の誘電体絶縁層はその多結晶
シリコン層を乾燥酸素雰囲気中において約900〜1100℃
で、または水蒸気中において約800〜900℃で加熱するこ
とにより形成し、その雰囲気にはまた一般に約３容積％
の気状HClを含ませる。
でシリコンとドープ剤、好ましくは燐を含む雰囲気から
低温化学蒸着により多結晶状態で被着した多結晶シリコ
ンから構成され、ゲート間の誘電体絶縁層はその多結晶
シリコン層を乾燥酸素雰囲気中において約900〜1100℃
で、または水蒸気中において約800〜900℃で加熱するこ
とにより形成し、その雰囲気にはまた一般に約３容積％
の気状HClを含ませる。
この発明の方法では、他の被着法を用いてもよいが、一
般に窒素で稀釈されたシランの形でシリコンを含む雰囲
気から低温化学蒸着法により無定形シリコンを被着し、
そのとき基板温度を580℃未満、一般に約550〜575℃、
好ましくは約560℃に保つ。次にこの無定形シリコン層
を約600℃以上、好ましくは約900〜1000℃の温度で焼な
らしすることにより多結晶状態に変換する。無定形シリ
コンを被着される基板は一般に表面にゲート酸化物層を
有する単結晶シリコンの基体である。
般に窒素で稀釈されたシランの形でシリコンを含む雰囲
気から低温化学蒸着法により無定形シリコンを被着し、
そのとき基板温度を580℃未満、一般に約550〜575℃、
好ましくは約560℃に保つ。次にこの無定形シリコン層
を約600℃以上、好ましくは約900〜1000℃の温度で焼な
らしすることにより多結晶状態に変換する。無定形シリ
コンを被着される基板は一般に表面にゲート酸化物層を
有する単結晶シリコンの基体である。
無定形シリコン層は導電度変更剤、一般に燐を被着中の
雰囲気に燐を含む化合物を加えることによりドーピング
することもあるが、この無定形シリコン層のドーピング
はその層の被着と同時に行うよりドープ剤シリコン層の
表面が滑らかなため、後の段階で行うのが望ましいこと
が判つた。
雰囲気に燐を含む化合物を加えることによりドーピング
することもあるが、この無定形シリコン層のドーピング
はその層の被着と同時に行うよりドープ剤シリコン層の
表面が滑らかなため、後の段階で行うのが望ましいこと
が判つた。
無定形シリコン層は次の段階で当業者に公知の技法を用
いたドープ剤を含む雰囲気からのイオン注入または拡散
によつてドーピングを行うこともできる。拡散ドーピン
グではPOCl3を含む雰囲気を用い、無定形シリコン層を
約800〜1100℃の温度に加熱すればよく、イオン注入で
は次の酸化段階でドープ剤の活性化を行う。
いたドープ剤を含む雰囲気からのイオン注入または拡散
によつてドーピングを行うこともできる。拡散ドーピン
グではPOCl3を含む雰囲気を用い、無定形シリコン層を
約800〜1100℃の温度に加熱すればよく、イオン注入で
は次の酸化段階でドープ剤の活性化を行う。
燐でドープした無定形シリコン層は約0.5％の酸素を含
む窒素雰囲気中において約850〜1000℃の温度で焼なら
しすることにより多結晶シリコンに変換することができ
る。酸素含有量が少ないと表面に薄いガラス層ができ
て、燐の逸出を防ぐと共に表面に窒化物が形成するのを
防止する。POCl3雰囲気中における無定形シリコン層の
拡散ドーピングもまたその層の表面に薄いガラス層の形
成をもたらす。何れの場合もそのガラスは一般に厚さ２
〜10nmで、燐で強くドープされている。このガラスは有
用な絶縁性誘電体ではなく、２酸化シリコンの絶縁性誘
電体の形成前にエツチングで除去される。
む窒素雰囲気中において約850〜1000℃の温度で焼なら
しすることにより多結晶シリコンに変換することができ
る。酸素含有量が少ないと表面に薄いガラス層ができ
て、燐の逸出を防ぐと共に表面に窒化物が形成するのを
防止する。POCl3雰囲気中における無定形シリコン層の
拡散ドーピングもまたその層の表面に薄いガラス層の形
成をもたらす。何れの場合もそのガラスは一般に厚さ２
〜10nmで、燐で強くドープされている。このガラスは有
用な絶縁性誘電体ではなく、２酸化シリコンの絶縁性誘
電体の形成前にエツチングで除去される。
工程のこの点では、シリコン層はそのドーピングを被着
中またはイオン注入によつて行つたとき無定形状態であ
る。層のドーピングを被着後拡散によつて行うと、その
ドーピング時の加熱により層はドーピング段階の始めに
充分多結晶状態に変る。下述の熱酸化段階でも被着され
た層は充分無定形状態から多結晶状態に変る。
中またはイオン注入によつて行つたとき無定形状態であ
る。層のドーピングを被着後拡散によつて行うと、その
ドーピング時の加熱により層はドーピング段階の始めに
充分多結晶状態に変る。下述の熱酸化段階でも被着され
た層は充分無定形状態から多結晶状態に変る。
無定形シリコン層はドーピング段階でも酸化段階でもそ
の極めて早期に多結晶状態に変るにも拘らず、その上に
被着した２酸化シリコン層は、最初から多結晶状態で被
着された多結晶シリコン上に被着されたものより驚異的
に大きい絶縁耐力と低い漏洩電流を示すことが判つてい
る。
の極めて早期に多結晶状態に変るにも拘らず、その上に
被着した２酸化シリコン層は、最初から多結晶状態で被
着された多結晶シリコン上に被着されたものより驚異的
に大きい絶縁耐力と低い漏洩電流を示すことが判つてい
る。
シリコン層は一般に被着後酸化前に標準的写真食刻法を
用いてその一部を除去することにより１個またはそれ以
上の電極のような所要形状にパタン形成される。
用いてその一部を除去することにより１個またはそれ以
上の電極のような所要形状にパタン形成される。
シリコン層は無定形状態と多結晶状態の何れで被着され
ても上述のように水蒸気または乾燥酸素を含む雰囲気中
で加熱することにより酸化されるが、乾燥酸素雰囲気を
用いる方が好ましい。
ても上述のように水蒸気または乾燥酸素を含む雰囲気中
で加熱することにより酸化されるが、乾燥酸素雰囲気を
用いる方が好ましい。
２酸化シリコン層の厚さは少なくとも約10nmであるが一
般に約15nm以上であつて、約25nm以上が好ましい。
般に約15nm以上であつて、約25nm以上が好ましい。
この発明の方法により形成された２酸化シリコンは第２
図に示す試験装置を用いて試験した。
図に示す試験装置を用いて試験した。
試験試料はその表面42の一部を厚さ0.3μのゲート酸化
物44が被う単結晶シリコンの基体40を含み、そのゲート
酸化物44と基体40の表面42の一部をこの発明の方法によ
り被着された燐ドープ剤シリコン層から成るゲート電極
46が被つている。便宜上ゲート電極46はパタン形成され
ていない。このゲート電極46上にはこの発明の方法によ
り形成された２酸化シリコン層48があり、その層48の上
にはそれぞれ直径1mmのｎ型多結晶シリコン層とこれに
対するアルミニウム接触部から成る複数個の試験電極50
があつてその試験試料上に複数個の試験コンデンサを形
成している。
物44が被う単結晶シリコンの基体40を含み、そのゲート
酸化物44と基体40の表面42の一部をこの発明の方法によ
り被着された燐ドープ剤シリコン層から成るゲート電極
46が被つている。便宜上ゲート電極46はパタン形成され
ていない。このゲート電極46上にはこの発明の方法によ
り形成された２酸化シリコン層48があり、その層48の上
にはそれぞれ直径1mmのｎ型多結晶シリコン層とこれに
対するアルミニウム接触部から成る複数個の試験電極50
があつてその試験試料上に複数個の試験コンデンサを形
成している。
測定装置は電圧源60、限流直列抵抗62および複数個の試
験電極50の１つに電気接触を与える探針64を備え、電流
が電圧源60から限流抵抗62、探針64、試料および電流計
66を通つて接地電位点に流れる。試料の両面間にはこれ
による電圧降下を測定する電圧計68が接続されている。
験電極50の１つに電気接触を与える探針64を備え、電流
が電圧源60から限流抵抗62、探針64、試料および電流計
66を通つて接地電位点に流れる。試料の両面間にはこれ
による電圧降下を測定する電圧計68が接続されている。
電圧源60は試験電極50に正または負の電圧を印加するこ
とができる。各試験コンデンサの降伏電圧と漏洩電流は
試験電極に正負の電圧を印加して各別に測定する。試験
コンデンサに流れる電流は本来ゲートまたは試験電極か
ら２酸化シリコンへの電子注入によるものであるから、
電圧の極性を変えて結果を比較することにより、ゲート
電極とその上の２酸化シリコン層との間の界面の品質を
評価することができる。
とができる。各試験コンデンサの降伏電圧と漏洩電流は
試験電極に正負の電圧を印加して各別に測定する。試験
コンデンサに流れる電流は本来ゲートまたは試験電極か
ら２酸化シリコンへの電子注入によるものであるから、
電圧の極性を変えて結果を比較することにより、ゲート
電極とその上の２酸化シリコン層との間の界面の品質を
評価することができる。
次の例はこの発明の説明に供するものであつて、何等こ
の発明の範囲を限定するものではない。
の発明の範囲を限定するものではない。
例 １ 上述のように共通のゲート電極と複数個の試験電極をそ
れぞれ有する３つの試験試料を乾燥酸素中の熱酸化によ
り作つた。試料１は温度560℃でゲート酸化物上にシラ
ン雰囲気中において低温化学蒸着により被着された無定
形シリコン層で、この層を次にPOCl3雰囲気から950℃15
分間拡散することにより燐でドープした。この処理によ
りシリコン層は面抵抗16Ω／□の多結晶シリコン状態に
変換された。次にこの層を乾燥酸素プラス３％HCl雰囲
気中において１時間1000℃に加熱し、そのシリコン層の
表面に厚さ108nmの２酸化シリコンを形成した。
れぞれ有する３つの試験試料を乾燥酸素中の熱酸化によ
り作つた。試料１は温度560℃でゲート酸化物上にシラ
ン雰囲気中において低温化学蒸着により被着された無定
形シリコン層で、この層を次にPOCl3雰囲気から950℃15
分間拡散することにより燐でドープした。この処理によ
りシリコン層は面抵抗16Ω／□の多結晶シリコン状態に
変換された。次にこの層を乾燥酸素プラス３％HCl雰囲
気中において１時間1000℃に加熱し、そのシリコン層の
表面に厚さ108nmの２酸化シリコンを形成した。
この２酸化シリコン層上に次の手順で複数個の試験電極
を形成した。
を形成した。
（ａ）酸化物層上に厚さ約700nmの多結晶シリコン層を
被着する。
被着する。
（ｂ）この多結晶シリコン層をPOCl3源からの燐の拡散
によりドーピングする。
によりドーピングする。
（ｃ）標準の写真食刻法を用いて多結晶シリコンドツト
を画定する。
を画定する。
（ｄ）この多結晶シリコンドツトを露出した２酸化シリ
コンの双方を含む全表面にアルミニウム被覆をする。
コンの双方を含む全表面にアルミニウム被覆をする。
（ｅ）標準の写真食刻法を用いて多結晶シリコンドツト
上にそれより直径の小さいアルミニウムドツトを画定す
る。
上にそれより直径の小さいアルミニウムドツトを画定す
る。
試料２は試料１と同じ方法で形成したが、無定形シリコ
ン層をシランとホスフインを含む雰囲気から560℃で被
着して、被着と同時にドーピングを行つた。この無定形
シリコン層の面抵抗は10Ω／□であつた。試料１と同様
にして厚さ130nmの２酸化シリコン層を形成し、この上
に上述のようにして試験電極を形成した。
ン層をシランとホスフインを含む雰囲気から560℃で被
着して、被着と同時にドーピングを行つた。この無定形
シリコン層の面抵抗は10Ω／□であつた。試料１と同様
にして厚さ130nmの２酸化シリコン層を形成し、この上
に上述のようにして試験電極を形成した。
試料３は比較試料で、シランを含む雰囲気から620℃で
被着した後POCl3雰囲気から950℃で15分ドーピングして
通常の多結晶シリコン層を形成し、この多結晶シリコン
層の上に試料１のようにして厚さ95nm、面抵抗18Ω／□
の２酸化シリコン層を形成し、さらに試料１のようにし
て試験電極を形成したものである。
被着した後POCl3雰囲気から950℃で15分ドーピングして
通常の多結晶シリコン層を形成し、この多結晶シリコン
層の上に試料１のようにして厚さ95nm、面抵抗18Ω／□
の２酸化シリコン層を形成し、さらに試料１のようにし
て試験電極を形成したものである。
第３図ａ、ｂ、ｃはそれぞれ試験電極の正負の電圧を印
加したとき与えられた範囲に絶縁破壊電界強のある装置
の百分率のヒストグラムを試験試料１、２、３について
描いたものである。
加したとき与えられた範囲に絶縁破壊電界強のある装置
の百分率のヒストグラムを試験試料１、２、３について
描いたものである。
この図から、無定形状態で被着したシリコン層から形成
された２酸化シリコンは、それの酸化開始時に無定形で
も結晶質でも、平均として多結晶状態で被着されたシリ
コン上に形成された２酸化シリコンより絶縁破壊強度が
約２倍大きいことが明らかである。
された２酸化シリコンは、それの酸化開始時に無定形で
も結晶質でも、平均として多結晶状態で被着されたシリ
コン上に形成された２酸化シリコンより絶縁破壊強度が
約２倍大きいことが明らかである。
電圧極性を反転すると試験電極から電子注入が起る。酸
化物の生長中にゲートと２酸化シリコンの界面の粗さが
一部除かれるため、試験電極と酸化物の界面はゲートと
２酸化シリコンの界面より滑らかになる。この場合は無
定形状態で被着された層と多結晶状態で被着された層の
差は余り大きくなく、絶縁破壊電圧の上昇も少ない。
化物の生長中にゲートと２酸化シリコンの界面の粗さが
一部除かれるため、試験電極と酸化物の界面はゲートと
２酸化シリコンの界面より滑らかになる。この場合は無
定形状態で被着された層と多結晶状態で被着された層の
差は余り大きくなく、絶縁破壊電圧の上昇も少ない。
試料１はどちらの電圧極性についても試料２より平均破
壊電圧が高い。この結果は無定形シリコン層のドーピン
グを被着と同時に行うより被着後に行う方がよいことを
示し、この結果は無定形シリコンから多結晶シリコンへ
の転換がドーピング段階の始めに起るという点で驚くべ
きことである。このときドープ剤の原子は結晶粒界に選
択的に入り、ここがドープ剤過剰になるため、次の酸化
がこの結晶粒界で優先的に起る。このためシリコン表面
の粗さが増大する。
壊電圧が高い。この結果は無定形シリコン層のドーピン
グを被着と同時に行うより被着後に行う方がよいことを
示し、この結果は無定形シリコンから多結晶シリコンへ
の転換がドーピング段階の始めに起るという点で驚くべ
きことである。このときドープ剤の原子は結晶粒界に選
択的に入り、ここがドープ剤過剰になるため、次の酸化
がこの結晶粒界で優先的に起る。このためシリコン表面
の粗さが増大する。
例 ２ 上述のように共通のゲート電極と複数個の試験電極をそ
れぞれ有する３つの試験試料を、水蒸気雰囲気中でゲー
ト電極の一部を熱酸化して作つた。試料４は例１の試料
１の場合のように被着されドーピングされた無定形シリ
コンのゲート電極を有し、約19Ω／□の面抵抗を示し
た。水蒸気雰囲気中で形成された２酸化シリコン層の厚
さは175nmであつた。試料５は試料４と同じ方法で形成
したが、例１の試料２の場合のように無定形シリコン層
の被着とドーピングを同時に行つた。このシリコン層の
面抵抗は10Ω／□であり、水蒸気雰囲気中で形成した２
酸化シリコン層の厚さは161nmであつた。試料６は比較
用試料で、例１の試料３に対応し、620℃において多結
晶状態でシリコン層を被着した後、POCl3雰囲気中にお
いて950℃で15分間ドーピングを行つた。この多結晶層
の面抵抗は15Ω／□、水蒸気雰囲気中において850℃で
形成した２酸化シリコン層の厚さは200nmであつた。
れぞれ有する３つの試験試料を、水蒸気雰囲気中でゲー
ト電極の一部を熱酸化して作つた。試料４は例１の試料
１の場合のように被着されドーピングされた無定形シリ
コンのゲート電極を有し、約19Ω／□の面抵抗を示し
た。水蒸気雰囲気中で形成された２酸化シリコン層の厚
さは175nmであつた。試料５は試料４と同じ方法で形成
したが、例１の試料２の場合のように無定形シリコン層
の被着とドーピングを同時に行つた。このシリコン層の
面抵抗は10Ω／□であり、水蒸気雰囲気中で形成した２
酸化シリコン層の厚さは161nmであつた。試料６は比較
用試料で、例１の試料３に対応し、620℃において多結
晶状態でシリコン層を被着した後、POCl3雰囲気中にお
いて950℃で15分間ドーピングを行つた。この多結晶層
の面抵抗は15Ω／□、水蒸気雰囲気中において850℃で
形成した２酸化シリコン層の厚さは200nmであつた。
第４図ａ、ｂ、ｃはそれぞれ試験電極に正負の電圧を印
加したとき絶縁破壊電界強度が与えられた範囲にある装
置の百分率のヒストグラムを試料４、５、６について描
いたものである。試験電極の正の試験電圧を印加したと
きは、25〜50％程度の僅かな破壊電界強度の上昇が認め
られ、また試験電極に負の試験電圧を印加したときも破
壊電界強度に同様の上昇が認められる。
加したとき絶縁破壊電界強度が与えられた範囲にある装
置の百分率のヒストグラムを試料４、５、６について描
いたものである。試験電極の正の試験電圧を印加したと
きは、25〜50％程度の僅かな破壊電界強度の上昇が認め
られ、また試験電極に負の試験電圧を印加したときも破
壊電界強度に同様の上昇が認められる。
これらの破壊電界強度を各形式の試料について試料１、
２、３に対するそれと比較すると、熱酸化を水蒸気雰囲
気中で行つたものより乾燥酸素雰囲気中で行つたものの
方が常に破壊電界強度が高いことが判る。
２、３に対するそれと比較すると、熱酸化を水蒸気雰囲
気中で行つたものより乾燥酸素雰囲気中で行つたものの
方が常に破壊電界強度が高いことが判る。
例 ３ ４種の試料に3MV/cmの一定電界を印加して漏洩電流密度
を測定した。この結果は下表に示す。試料Ａを試料１の
場合のように無定形状態で被着し、ドーピング後乾燥酸
素中で酸化して形成した。酸化物層の厚さは160nmであ
つた。
を測定した。この結果は下表に示す。試料Ａを試料１の
場合のように無定形状態で被着し、ドーピング後乾燥酸
素中で酸化して形成した。酸化物層の厚さは160nmであ
つた。
試料Ｂを試料３の場合のように多結晶状態で被着し、ド
ーピング後乾燥酸素中で酸化して形成した。酸化物層の
厚さは130nmであつた。
ーピング後乾燥酸素中で酸化して形成した。酸化物層の
厚さは130nmであつた。
試料Ｃを試料４の場合のように無定形状態で被着し、ド
ーピング後水蒸気中で酸化して形成した。酸化物層の厚
さは116nmであつた。
ーピング後水蒸気中で酸化して形成した。酸化物層の厚
さは116nmであつた。
試料Ｄを試料６の場合のように多結晶状態で被着し、ド
ーピング後水蒸気中で酸化して形成した。酸化物層の厚
さは80nmであつた。
ーピング後水蒸気中で酸化して形成した。酸化物層の厚
さは80nmであつた。
このようにこの発明の方法によつて、すなわち無定形状
態で被着されたシリコン上に乾燥酸素中における酸化に
より形成された２酸化シリコン層は、通常の方法で形成
された２酸化シリコン層より３倍以上も漏洩電流が小さ
い。
態で被着されたシリコン上に乾燥酸素中における酸化に
より形成された２酸化シリコン層は、通常の方法で形成
された２酸化シリコン層より３倍以上も漏洩電流が小さ
い。
第１図はこの発明の一例半導体装置の断面図、第２図は
この発明の方法により形成された２酸化シリコンの性質
の測定に用いる試験装置の略図、第３図および第４図は
無定形シリコン層と多結晶シリコン層の上に形成された
２酸化シリコン層の破壊電圧を示すヒストグラムであ
る。 18、20、22、46……シリコン層、24、48……絶縁誘電体
層、50……追加の層。
この発明の方法により形成された２酸化シリコンの性質
の測定に用いる試験装置の略図、第３図および第４図は
無定形シリコン層と多結晶シリコン層の上に形成された
２酸化シリコン層の破壊電圧を示すヒストグラムであ
る。 18、20、22、46……シリコン層、24、48……絶縁誘電体
層、50……追加の層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−76537（ＪＰ，Ａ) 特開 昭55−44793（ＪＰ，Ａ) 特開 昭52−104870（ＪＰ，Ａ)
Claims (6)
- 【請求項１】約550〜580℃の温度で基板上に滑らかな表
面を有する無定形シリコン層を蒸着し、この無定形シリ
コン層を乾燥酸素雰囲気中で900〜1100℃の温度に加熱
することにより、上記無定形シリコン層の表面層を酸化
して多結晶状態の２酸化シリコン層よりなる絶縁誘電体
層を形成するとともに上記無定形シリコン層の上記表面
層以外の部分を多結晶状態のシリコンに変換する段階を
含むことを特徴とする、シリコン層上に２酸化シリコン
の絶縁誘電体層を作る方法。 - 【請求項２】上記の酸化する段階の前に無定形シリコン
層をドーピングする段階を含む特許請求の範囲第１項記
載の方法。 - 【請求項３】上記の無定形シリコン層を蒸着する段階と
ドーピングする段階が同時に行われる特許請求の範囲第
２項記載の方法。 - 【請求項４】上記ドーピングするためのドープ剤が燐で
ある特許請求の範囲第２項記載の方法。 - 【請求項５】上記の無定形シリコン層を蒸着する段階が
約560℃の温度で行われる特許請求の範囲第４項記載の
方法。 - 【請求項６】上記の無定形シリコン層を酸化する段階が
950〜1050℃の温度で行われる特許請求の範囲第５項記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44137282A | 1982-11-12 | 1982-11-12 | |
| US441372 | 1982-11-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103347A JPS59103347A (ja) | 1984-06-14 |
| JPH06101466B2 true JPH06101466B2 (ja) | 1994-12-12 |
Family
ID=23752622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213177A Expired - Lifetime JPH06101466B2 (ja) | 1982-11-12 | 1983-11-11 | シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH06101466B2 (ja) |
| DE (1) | DE3340583A1 (ja) |
| FR (1) | FR2536208B1 (ja) |
| GB (1) | GB2131407B (ja) |
| IT (1) | IT1171798B (ja) |
| SE (1) | SE500975C2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814291A (en) * | 1986-02-25 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making devices having thin dielectric layers |
| US4874716A (en) * | 1986-04-01 | 1989-10-17 | Texas Instrument Incorporated | Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface |
| EP0281233A1 (en) * | 1987-01-30 | 1988-09-07 | AT&T Corp. | Improved formation of dielectric on deposited silicon |
| US5851871A (en) * | 1987-12-23 | 1998-12-22 | Sgs-Thomson Microelectronics, S.R.L. | Process for manufacturing integrated capacitors in MOS technology |
| SG108807A1 (en) * | 1989-02-14 | 2005-02-28 | Seiko Epson Corp | A semiconductor device and its manufacturing method |
| EP0545585A3 (en) * | 1991-12-03 | 1996-11-06 | American Telephone & Telegraph | Integrated circuit fabrication comprising a locos process |
| US5712177A (en) * | 1994-08-01 | 1998-01-27 | Motorola, Inc. | Method for forming a reverse dielectric stack |
| US5665620A (en) * | 1994-08-01 | 1997-09-09 | Motorola, Inc. | Method for forming concurrent top oxides using reoxidized silicon in an EPROM |
| DE60039875D1 (de) | 1999-06-25 | 2008-09-25 | Massachusetts Inst Technology | Zyklisches thermisches ausheilverfahren zur reduktion von kristallversetzungen |
| CN112992672B (zh) * | 2019-12-16 | 2022-10-14 | 山东有研半导体材料有限公司 | 一种硅基二氧化硅背封薄膜的制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
| JPS5910060B2 (ja) * | 1976-03-01 | 1984-03-06 | 株式会社日立製作所 | 半導体装置の製造方法 |
| IT1089298B (it) * | 1977-01-17 | 1985-06-18 | Mostek Corp | Procedimento per fabbricare un dispositivo semiconduttore |
| US4166919A (en) * | 1978-09-25 | 1979-09-04 | Rca Corporation | Amorphous silicon solar cell allowing infrared transmission |
| JPS55115341A (en) * | 1979-02-28 | 1980-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS5676537A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4479831A (en) * | 1980-09-15 | 1984-10-30 | Burroughs Corporation | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment |
| US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
-
1983
- 1983-11-03 GB GB08329380A patent/GB2131407B/en not_active Expired
- 1983-11-04 SE SE8306071A patent/SE500975C2/sv unknown
- 1983-11-10 DE DE19833340583 patent/DE3340583A1/de active Granted
- 1983-11-10 FR FR8317930A patent/FR2536208B1/fr not_active Expired
- 1983-11-11 IT IT23691/83A patent/IT1171798B/it active
- 1983-11-11 JP JP58213177A patent/JPH06101466B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2131407A (en) | 1984-06-20 |
| IT1171798B (it) | 1987-06-10 |
| FR2536208A1 (fr) | 1984-05-18 |
| GB2131407B (en) | 1987-02-04 |
| IT8323691A0 (it) | 1983-11-11 |
| DE3340583A1 (de) | 1984-05-17 |
| SE8306071L (sv) | 1984-05-13 |
| JPS59103347A (ja) | 1984-06-14 |
| FR2536208B1 (fr) | 1987-03-20 |
| GB8329380D0 (en) | 1983-12-07 |
| SE500975C2 (sv) | 1994-10-10 |
| DE3340583C2 (ja) | 1993-04-29 |
| SE8306071D0 (sv) | 1983-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| JPH0379869B2 (ja) | ||
| JPH05206473A (ja) | 堆積させた半導体上に形成した改善された誘電体 | |
| JPH03159166A (ja) | 半導体装置及びその製造方法 | |
| US4377605A (en) | Method for forming an insulating layer on a polycrystalline silicon layer of a semiconductor device using a two-step thermal oxidation technique | |
| JPS59103347A (ja) | シリコン層上に２酸化シリコンの絶縁誘電体層を有する半導体装置とその製造法 | |
| JP3295178B2 (ja) | 半導体装置の製造方法 | |
| JPH06204209A (ja) | 半導体素子の酸化膜形成方法 | |
| DE3608418A1 (de) | Verfahren zur herstellung eines mosfet-gateisolatorfilms | |
| JP2000164592A (ja) | 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体 | |
| KR0178992B1 (ko) | 디램용 커패시터 유전체막 제조방법 | |
| JPH10340994A (ja) | 半導体装置の製造方法 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| US6392261B1 (en) | Solid state imaging device and manufacturing method thereof | |
| JP2903735B2 (ja) | 半導体装置 | |
| JPS61295644A (ja) | 半導体装置の製造方法 | |
| KR960005244B1 (ko) | 반도체 디바이스 및 그 제조 방법과 반도체 디바이스 제조 시스템 | |
| JPH08116053A (ja) | 半導体装置の製造方法 | |
| KR930001853B1 (ko) | 2층 질화막 구조를 이용한 고유전박막 제조방법 | |
| JPH0368141A (ja) | 半導体メモリ用絶縁膜の製造方法 | |
| JP2943383B2 (ja) | 半導体装置の製造方法 | |
| JPS6360550A (ja) | 半導体装置およびその製造方法 | |
| JPS61220455A (ja) | 半導体記憶装置の製造方法 | |
| JPH01187848A (ja) | キヤパシタおよびその製造方法 |