JPH06204232A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH06204232A JPH06204232A JP36088292A JP36088292A JPH06204232A JP H06204232 A JPH06204232 A JP H06204232A JP 36088292 A JP36088292 A JP 36088292A JP 36088292 A JP36088292 A JP 36088292A JP H06204232 A JPH06204232 A JP H06204232A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor
- semiconductor device
- semiconductor layer
- mesa groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ポジティブベベル形状のメサ溝、及びＰＮ接
合露出部への表面処理層の形成後、多数の半導体ペレッ
トに分割するようにして、半導体ウェ−ハでの取扱い、
保管等を容易とし、分割後の表面汚染対策を必要とせ
ず、高耐圧、高信頼の半導体装置を得ることを目的とす
る。 【構成】 一方の主表面に第１のＰ型不純物（例えば、
アルミ）及び第２のＰ型不純物（例えば、ボロン）を拡
散してＰ型半導体層９を形成し、メサ溝４によりポジテ
ィブベベル形状にすると共に、分割面の高さＨを少なく
とも３０μｍとし、メサ溝４部分に表面処理層５を被着
した後、複数個の半導体ペレットに分割することを特徴
とする。
合露出部への表面処理層の形成後、多数の半導体ペレッ
トに分割するようにして、半導体ウェ−ハでの取扱い、
保管等を容易とし、分割後の表面汚染対策を必要とせ
ず、高耐圧、高信頼の半導体装置を得ることを目的とす
る。 【構成】 一方の主表面に第１のＰ型不純物（例えば、
アルミ）及び第２のＰ型不純物（例えば、ボロン）を拡
散してＰ型半導体層９を形成し、メサ溝４によりポジテ
ィブベベル形状にすると共に、分割面の高さＨを少なく
とも３０μｍとし、メサ溝４部分に表面処理層５を被着
した後、複数個の半導体ペレットに分割することを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
及びその製造方法より構成した半導体装置に関するもの
である。
及びその製造方法より構成した半導体装置に関するもの
である。
【０００２】
【従来の技術】従来、整流ダイオ−ド等の半導体装置に
用いる半導体ペレットは、通常、大面積のシリコン半導
体ウェハにＰＮ接合層を形成し、これを多数区分し、複 （２） 数個に分割して得ていた。しかし、分割によるＰＮ接合
露出部は絶縁破壊をおこしやすく、従来から接合表面の
清浄化、不活性処理、表面保護処理が行われている。
用いる半導体ペレットは、通常、大面積のシリコン半導
体ウェハにＰＮ接合層を形成し、これを多数区分し、複 （２） 数個に分割して得ていた。しかし、分割によるＰＮ接合
露出部は絶縁破壊をおこしやすく、従来から接合表面の
清浄化、不活性処理、表面保護処理が行われている。
【０００３】例えば、図１は、従来の半導体装置の製造
方法を示す断面構造図で、１はＮ-導電型シリコン半導体
基板、２はＰ導電型半導体層、３はＮ+導電型半導体
層、４はメサ溝、５はガラス等の表面処理層、６は分割
面である。
方法を示す断面構造図で、１はＮ-導電型シリコン半導体
基板、２はＰ導電型半導体層、３はＮ+導電型半導体
層、４はメサ溝、５はガラス等の表面処理層、６は分割
面である。
【０００４】Ｎ-導電型シリコン半導体基板１の上下の
主表面にＰ導電型半導体層２及びＮ+導電型半導体層３
をそれぞれ拡散により形成して半導体ウェ−ハを形成す
る。次いで、多数の半導体ペレットに区分するため、Ｐ
導電型半導体層２の側からエッチングにより、格子状に
メサ溝４を形成する。又、メサ溝４のＰＮ接合露出部に
沈積法等でガラスによる表面処理層５を形成する。さら
に、メサ溝４底部の分割面６でブレ−キングする。
主表面にＰ導電型半導体層２及びＮ+導電型半導体層３
をそれぞれ拡散により形成して半導体ウェ−ハを形成す
る。次いで、多数の半導体ペレットに区分するため、Ｐ
導電型半導体層２の側からエッチングにより、格子状に
メサ溝４を形成する。又、メサ溝４のＰＮ接合露出部に
沈積法等でガラスによる表面処理層５を形成する。さら
に、メサ溝４底部の分割面６でブレ−キングする。
【０００５】図１のように半導体ペレットを形成した場
合は、表面状態の問題は解決するが、耐圧の決定に重要
な表面ブレ−クダウンの問題が残る。即ち、接合表面形
状が、一般にいわれるネガティブベベルとなり、高耐圧
特性のための十分小なる表面電界を得るには傾斜を大に
せねばならず、それに伴う有効面積の減少など問題点が
多い。
合は、表面状態の問題は解決するが、耐圧の決定に重要
な表面ブレ−クダウンの問題が残る。即ち、接合表面形
状が、一般にいわれるネガティブベベルとなり、高耐圧
特性のための十分小なる表面電界を得るには傾斜を大に
せねばならず、それに伴う有効面積の減少など問題点が
多い。
【０００６】図２はポジティブベベルの半導体装置の製
造方法を示す断面構造図で、図１と同一符号は同等部分
を示す。ポジティブベベルは高耐圧特性を得るのに適し
た接合表面形状であり、比抵抗の大きい領域の断面積が
反対領域のそれより小であるものをいう。
造方法を示す断面構造図で、図１と同一符号は同等部分
を示す。ポジティブベベルは高耐圧特性を得るのに適し
た接合表面形状であり、比抵抗の大きい領域の断面積が
反対領域のそれより小であるものをいう。
【０００７】一般的な手順としては、Ｎ-シリコン半導
体基板１に拡散法によりＰ導電型半導体層２及びＮ+導
電型半導体層３を形成、そのＰＮ-Ｎ+基板をエッチン （３） グ液で腐蝕されない金属等の基板７にワックス８で固
定、Ｎ+導電型半導体層３側よりワックス８の部分までエ
ッチングを行いポジティブベベルを形成、ワックス８を
除去し半導体ペレットにする。その後、個別の半導体ペ
レットに図示しない金属端子のろう付け、ＰＮ接合露出
部に樹脂、ガラス等の表面処理層の被着等の工程を経て
半導体装置を製造する。
体基板１に拡散法によりＰ導電型半導体層２及びＮ+導
電型半導体層３を形成、そのＰＮ-Ｎ+基板をエッチン （３） グ液で腐蝕されない金属等の基板７にワックス８で固
定、Ｎ+導電型半導体層３側よりワックス８の部分までエ
ッチングを行いポジティブベベルを形成、ワックス８を
除去し半導体ペレットにする。その後、個別の半導体ペ
レットに図示しない金属端子のろう付け、ＰＮ接合露出
部に樹脂、ガラス等の表面処理層の被着等の工程を経て
半導体装置を製造する。
【０００８】図２のような製造方法及びそれによる半導
体装置は、種々の問題点がある。即ち、ワックス８の除
去後は、個々の半導体ペレットに分割されてしまい半導
体ウェ−ハとして取扱うことができず、工程が厄介とな
る。又、ＰＮ接合露出部へのワックス８等の接着剤によ
る汚染、金属端子のろう付け時の汚染をアフタ−エッチ
ングするなどの工程により清浄化する必要があると共
に、特性劣化の原因になりやすい。さらに、Ｐ導電型半
導体層２は、例えば、ボロンの拡散のみによる形成であ
り、逆耐圧決定因子の一つである不純物濃度勾配の低下
に制限を生じる。
体装置は、種々の問題点がある。即ち、ワックス８の除
去後は、個々の半導体ペレットに分割されてしまい半導
体ウェ−ハとして取扱うことができず、工程が厄介とな
る。又、ＰＮ接合露出部へのワックス８等の接着剤によ
る汚染、金属端子のろう付け時の汚染をアフタ−エッチ
ングするなどの工程により清浄化する必要があると共
に、特性劣化の原因になりやすい。さらに、Ｐ導電型半
導体層２は、例えば、ボロンの拡散のみによる形成であ
り、逆耐圧決定因子の一つである不純物濃度勾配の低下
に制限を生じる。
【０００９】
【発明が解決しようとする課題】ＰＮ接合を形成したシ
リコン半導体基板を分割し、多数のポジティブベベル形
状の半導体ペレットを製造する際、ポジティブベベル形
成後、個々の半導体ペレットに分離してしまい、その後
の表面処理層の形成、電極の形成等の工程において、取
扱いが厄介、表面の汚染、工程の増加などを生じ、又、
不純物濃度勾配の調整による耐圧向上に問題があった。
リコン半導体基板を分割し、多数のポジティブベベル形
状の半導体ペレットを製造する際、ポジティブベベル形
成後、個々の半導体ペレットに分離してしまい、その後
の表面処理層の形成、電極の形成等の工程において、取
扱いが厄介、表面の汚染、工程の増加などを生じ、又、
不純物濃度勾配の調整による耐圧向上に問題があった。
【００１０】
【課題を解決するための手段】本発明は、二つの主表面
をもつ一導電型シリコン半導体基板に、少なくとも
（１）一方の主表面に固溶度が低く、拡散速度の速い第
１の逆導電型不純物、及び固溶度が高く、拡散速度の遅
い第２の逆導電型不純物を拡散し、逆導電型半導体層を
形成する工程、（２）他方の主表面に高濃度一導電型半
導体層を形成する工程、 （４） （３）高濃度一導電型半導体層側から接合面より深くメ
サ溝を形成し、そのメサ溝底部から一方の主表面までの
逆導電型半導体層を少なくとも３０μｍとする工程、
（４）メサ溝部分に表面処理層を被着する工程、（５）
メサ溝底部で分割し、複数個の半導体ペレットを形成す
る工程、により形成することを特徴とする半導体装置の
製造方法、及びその製造方法において、一導電型をＮ
型、逆導電型をＰ型とし、第１の逆導電型不純物をアル
ミ、第２の逆導電型不純物をボロンとしたことを特徴と
する半導体装置の製造方法。又、前記いずれかの製造方
法により構成した半導体装置である。 それにより、
ポジティブベベルの半導体装置を表面安定、高耐圧、高
信頼、 製造容易、保管容易等の利点をもって実現す
る。
をもつ一導電型シリコン半導体基板に、少なくとも
（１）一方の主表面に固溶度が低く、拡散速度の速い第
１の逆導電型不純物、及び固溶度が高く、拡散速度の遅
い第２の逆導電型不純物を拡散し、逆導電型半導体層を
形成する工程、（２）他方の主表面に高濃度一導電型半
導体層を形成する工程、 （４） （３）高濃度一導電型半導体層側から接合面より深くメ
サ溝を形成し、そのメサ溝底部から一方の主表面までの
逆導電型半導体層を少なくとも３０μｍとする工程、
（４）メサ溝部分に表面処理層を被着する工程、（５）
メサ溝底部で分割し、複数個の半導体ペレットを形成す
る工程、により形成することを特徴とする半導体装置の
製造方法、及びその製造方法において、一導電型をＮ
型、逆導電型をＰ型とし、第１の逆導電型不純物をアル
ミ、第２の逆導電型不純物をボロンとしたことを特徴と
する半導体装置の製造方法。又、前記いずれかの製造方
法により構成した半導体装置である。 それにより、
ポジティブベベルの半導体装置を表面安定、高耐圧、高
信頼、 製造容易、保管容易等の利点をもって実現す
る。
【００１１】
【実施例】図３は本発明の実施例を示す断面構造図であ
り、図４は分割後の半導体ペレットの断面構造図（ａ）
及び不純物濃度分布図（ｂ）である。１は一導電型（例
えば、Ｎ-）シリコン半導体基板、３は高濃度一導電型
（例えば、Ｎ+）半導体層、４はメサ溝、５はガラス、
樹脂等の表面処理層、６は分割面、９は第１の逆導電型
（例えば、Ｐ）不純物及び第２の逆導電型(例えば、Ｐ)
不純物を拡散した逆導電型半導体層、Ａはアノ−ド電
極、Ｃはカソ−ド電極、Ｈはメサ溝４底部から逆導電型半
導体層９の下面までの分割面の高さである。なお、以下
の説明における導電型は図の例示にしたがってＮ及びＰ
であらわす。
り、図４は分割後の半導体ペレットの断面構造図（ａ）
及び不純物濃度分布図（ｂ）である。１は一導電型（例
えば、Ｎ-）シリコン半導体基板、３は高濃度一導電型
（例えば、Ｎ+）半導体層、４はメサ溝、５はガラス、
樹脂等の表面処理層、６は分割面、９は第１の逆導電型
（例えば、Ｐ）不純物及び第２の逆導電型(例えば、Ｐ)
不純物を拡散した逆導電型半導体層、Ａはアノ−ド電
極、Ｃはカソ−ド電極、Ｈはメサ溝４底部から逆導電型半
導体層９の下面までの分割面の高さである。なお、以下
の説明における導電型は図の例示にしたがってＮ及びＰ
であらわす。
【００１２】二つの主表面をもつＮ-型シリコン半導体
基板１の一方の主表面にＮ+型半導体層３を、他方の主
表面にＰ型半導体層９を形成する。Ｐ型半導体層９の形
成は第１のＰ型不純物、例えば、アルミ、第２のＰ型不
純物、例えば、ポロンを同時に拡散した。第１のＰ型不
純物は固溶度が低く、拡散速度が速く、又第２のＰ型不
純物は固溶度が高く、拡散速度が遅い性質をもつ不純物
の選 （５） 択が必要である。例えば、アルミはボロンに比べて、固
溶度が約１／２５、拡散係数は約５倍である。
基板１の一方の主表面にＮ+型半導体層３を、他方の主
表面にＰ型半導体層９を形成する。Ｐ型半導体層９の形
成は第１のＰ型不純物、例えば、アルミ、第２のＰ型不
純物、例えば、ポロンを同時に拡散した。第１のＰ型不
純物は固溶度が低く、拡散速度が速く、又第２のＰ型不
純物は固溶度が高く、拡散速度が遅い性質をもつ不純物
の選 （５） 択が必要である。例えば、アルミはボロンに比べて、固
溶度が約１／２５、拡散係数は約５倍である。
【００１３】本発明のＰ型半導体層９は、ポジティブベ
ベルの形成のためメサ溝４をＰＮ-接合面より深く形成
した後、分割面６の高さＨが少なくとも３０μｍ残るよ
うに従来のＰ型半導体層（図２の２）より深い拡散層と
する必要がある。これにより、その後の工程や保管にお
いて、簡単に分離することなく、半導体ウェ−ハの状態
で取扱いができる。
ベルの形成のためメサ溝４をＰＮ-接合面より深く形成
した後、分割面６の高さＨが少なくとも３０μｍ残るよ
うに従来のＰ型半導体層（図２の２）より深い拡散層と
する必要がある。これにより、その後の工程や保管にお
いて、簡単に分離することなく、半導体ウェ−ハの状態
で取扱いができる。
【００１４】しかしながら、必要とする深い拡散層によ
るＰ型半導体層９を単一のＰ型不純物により形成する
と、特性面や処理時間の面で問題を生じる。例えば、ア
ルミのみの拡散では、拡散後の不純物濃度勾配を１×１
０17程度に低くすることができ、逆方向電圧を高くする
ことができる。一方、表面濃度が低くなり、電極金属Ａ
との間に大きな接触抵抗を生じ順方向電圧の上昇をきた
す欠点を生じる。又、一般に用いるボロンのみの拡散で
は、同一拡散深さを得るのにアルミの３倍以上の処理時
間を要する。
るＰ型半導体層９を単一のＰ型不純物により形成する
と、特性面や処理時間の面で問題を生じる。例えば、ア
ルミのみの拡散では、拡散後の不純物濃度勾配を１×１
０17程度に低くすることができ、逆方向電圧を高くする
ことができる。一方、表面濃度が低くなり、電極金属Ａ
との間に大きな接触抵抗を生じ順方向電圧の上昇をきた
す欠点を生じる。又、一般に用いるボロンのみの拡散で
は、同一拡散深さを得るのにアルミの３倍以上の処理時
間を要する。
【００１５】本発明の実施例では、図４（ｂ）の不純物
濃度分布図になるように、第１のＰ型不純物であるアル
ミ、及び第２のＰ型不純物であるボロンを同時に拡散し
た。これにより、Ｐ型半導体層９のＰＮ接合側を低濃度
勾配領域として逆方向電圧特性を向上すること、及び９
のアノ−ド電極Ａ側を高濃度領域として電極金属との低
抵抗のオ−ミック接触の形成を可能ならしめる。
濃度分布図になるように、第１のＰ型不純物であるアル
ミ、及び第２のＰ型不純物であるボロンを同時に拡散し
た。これにより、Ｐ型半導体層９のＰＮ接合側を低濃度
勾配領域として逆方向電圧特性を向上すること、及び９
のアノ−ド電極Ａ側を高濃度領域として電極金属との低
抵抗のオ−ミック接触の形成を可能ならしめる。
【００１６】以上のように形成したＰＮ-Ｎ+のシリコン
半導体基板のＮ+型半導体層３側からＰＮ-接合面より深
く、エッチング法によりメサ溝４を形成し、ポジティブ
ベベル型とした。この場合、前記せるごとく、半導体ウ
ェ−ハの状態で取扱い得るように分割面の高さＨを３０
μｍ以上とした。
半導体基板のＮ+型半導体層３側からＰＮ-接合面より深
く、エッチング法によりメサ溝４を形成し、ポジティブ
ベベル型とした。この場合、前記せるごとく、半導体ウ
ェ−ハの状態で取扱い得るように分割面の高さＨを３０
μｍ以上とした。
【００１７】 （６） 又、メサ溝４の少なくともＰＮ-接合露出部にガラス、
樹脂等の表面処理層を被着して表面安定化処理を行な
う。さらに、上下の主表面にアノ−ド電極Ａ及びカソ−
ド電極Ｃをそれぞれ、メッキ法等により形成する。
樹脂等の表面処理層を被着して表面安定化処理を行な
う。さらに、上下の主表面にアノ−ド電極Ａ及びカソ−
ド電極Ｃをそれぞれ、メッキ法等により形成する。
【００１８】次いで、メサ溝４底部の分割面６でブレ−
キング法等により分割し、図４（ａ）に示す半導体ペレ
ットを得る。なお、ブレ−キングにおいてはアノ−ド電
極Ａ側からＰ型半導体層９に予備切断溝の形成などが行
なわれる。
キング法等により分割し、図４（ａ）に示す半導体ペレ
ットを得る。なお、ブレ−キングにおいてはアノ−ド電
極Ａ側からＰ型半導体層９に予備切断溝の形成などが行
なわれる。
【００１９】本発明によるポジティブベベル型の半導体
ペレットは個別に分割される以前に、メサ溝が表面処理
層で被覆されており、その後の工程での取扱い、保管が
容易となり、又金属端子の固着後のアフタ−エッチング
などを必要としない。このように本発明による整流ダイ
オ−ドの試作結果は逆方向電圧１８００Ｖ以上、逆バイ
アス印加信頼性試験（１５０℃、ＤＣ１２００Ｖ、１０
００時間）で特性変化のないことを確認した。
ペレットは個別に分割される以前に、メサ溝が表面処理
層で被覆されており、その後の工程での取扱い、保管が
容易となり、又金属端子の固着後のアフタ−エッチング
などを必要としない。このように本発明による整流ダイ
オ−ドの試作結果は逆方向電圧１８００Ｖ以上、逆バイ
アス印加信頼性試験（１５０℃、ＤＣ１２００Ｖ、１０
００時間）で特性変化のないことを確認した。
【００２０】本発明の実施例において各部の変形、付
加、変換等の変更や、整流ダイオ−ド以外の半導体装置
への流用をしても本発明の要旨の範囲で本願の権利に含
まれるものである。
加、変換等の変更や、整流ダイオ−ド以外の半導体装置
への流用をしても本発明の要旨の範囲で本願の権利に含
まれるものである。
【００２１】
【発明の効果】以上説明したように半導体ウェ−ハ、半
導体ペレットのいずれの状態でも取扱い及び保管が容易
で、表面安定化処理をした高耐圧の半導体装置を実現す
るので整流ダイオ−ドをはじめ各種の半導体装置及び製
造方法に利用して産業上の効果、極めて大なるものであ
る。
導体ペレットのいずれの状態でも取扱い及び保管が容易
で、表面安定化処理をした高耐圧の半導体装置を実現す
るので整流ダイオ−ドをはじめ各種の半導体装置及び製
造方法に利用して産業上の効果、極めて大なるものであ
る。
【図１】従来の半導体装置の製造方法を示す断面構造図
である。 （７）
である。 （７）
【図２】従来のポジティブベベルの半導体装置の製造方
法を示す断面構造図である。
法を示す断面構造図である。
【図３】本発明の実施例を示す断面構造図である。
【図４】本発明の半導体ペレットの断面構造図（ａ）及
び不純物濃度分布図（ｂ）である。
び不純物濃度分布図（ｂ）である。
１ 一導電型（例えば、Ｎ-）シリコン半導体基板 ２ 従来の逆導電型（例えば、Ｐ）半導体層 ３ 高濃度一導電型（例えば、Ｎ+）半導体層 ４ メサ溝 ５ 表面処理層 ６ 分割面 ７ 金属等の基板 ８ ワックス ９ 本発明の逆導電型（例えばＰ）半導体層 Ａ アノ−ド電極 Ｃ カソ−ド電極 Ｈ 分割面の高さ
Claims (3)
- 【請求項１】 二つの主表面をもつ一導電型シリコン半
導体基板に、少なくとも （１）一方の主表面に固溶度が低く、拡散速度の速い第
１の逆導電型不純物、及び固溶度が高く、拡散速度の遅
い第２の逆導電型不純物を拡散し、逆導電型半導体層を
形成する工程、 （２）他方の主表面に高濃度一導電型半導体層を形成す
る工程、 （３）高濃度一導電型半導体層側から接合面よりも深い
メサ溝を形成し、そのメサ溝底部から一方の主表面まで
の逆導電型半導体層を少なくとも３０μｍとする工程、 （４）メサ溝部分に表面処理層を被着する工程、 （５）メサ溝底部で分割し、複数個の半導体ペレットを
形成する工程、 により形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】 一導電型をＮ型、逆導電型をＰ型とし、
第１の逆導電型不純物をアルミ、第２の逆導電型不純物
をボロンとしたことを特徴とする請求項１の半導体装置
の製造方法。 - 【請求項３】 請求項１又は請求項２により構成した半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36088292A JPH06204232A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36088292A JPH06204232A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204232A true JPH06204232A (ja) | 1994-07-22 |
Family
ID=18471314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36088292A Pending JPH06204232A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204232A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127720A (en) * | 1997-05-19 | 2000-10-03 | Matsushita Electronics Corporation | Semiconductor device and method for manufacturing the same |
| JP2009152457A (ja) * | 2007-12-21 | 2009-07-09 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| JP2013157564A (ja) * | 2012-01-31 | 2013-08-15 | Shindengen Electric Mfg Co Ltd | 半導体素子の製造方法 |
| CN115083892A (zh) * | 2022-07-28 | 2022-09-20 | 山东芯源微电子有限公司 | 一种高压和超高压芯片扩散更宽的耐压区的方法 |
-
1992
- 1992-12-28 JP JP36088292A patent/JPH06204232A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127720A (en) * | 1997-05-19 | 2000-10-03 | Matsushita Electronics Corporation | Semiconductor device and method for manufacturing the same |
| JP2009152457A (ja) * | 2007-12-21 | 2009-07-09 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| JP2013157564A (ja) * | 2012-01-31 | 2013-08-15 | Shindengen Electric Mfg Co Ltd | 半導体素子の製造方法 |
| CN115083892A (zh) * | 2022-07-28 | 2022-09-20 | 山东芯源微电子有限公司 | 一种高压和超高压芯片扩散更宽的耐压区的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2790940A (en) | Silicon rectifier and method of manufacture | |
| JPH0222869A (ja) | 対称阻止高降伏電圧半導体デバイスとその製造方法 | |
| US3210620A (en) | Semiconductor device providing diode functions | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| US4524376A (en) | Corrugated semiconductor device | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| US4215358A (en) | Mesa type semiconductor device | |
| JPH06204232A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US3271636A (en) | Gallium arsenide semiconductor diode and method | |
| US4255757A (en) | High reverse voltage semiconductor device with fast recovery time with central depression | |
| US3519900A (en) | Temperature compensated reference diodes and methods for making same | |
| US3344323A (en) | Controlled rectifiers with reduced cross-sectional control zone connecting portion | |
| US3277351A (en) | Method of manufacturing semiconductor devices | |
| JPH0728044B2 (ja) | ガラス被覆半導体チツプの製造方法 | |
| CN117878135A (zh) | 功率二极管元件及其制造方法 | |
| US4220963A (en) | Fast recovery diode with very thin base | |
| US3448354A (en) | Semiconductor device having increased resistance to second breakdown | |
| JPS584815B2 (ja) | 半導体装置の製造方法 | |
| US20200203491A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPS6212669B2 (ja) | ||
| US3270255A (en) | Silicon rectifying junction structures for electric power and process of production thereof | |
| US3493442A (en) | High voltage semiconductor device | |
| JP2005294772A (ja) | 半導体装置 | |
| US3218469A (en) | Monostable multivibrator in a single crystalline wafer | |
| JPS6244430B2 (ja) |