JPH06204238A - 電界効果トランジスタの形成方法 - Google Patents

電界効果トランジスタの形成方法

Info

Publication number
JPH06204238A
JPH06204238A JP5266150A JP26615093A JPH06204238A JP H06204238 A JPH06204238 A JP H06204238A JP 5266150 A JP5266150 A JP 5266150A JP 26615093 A JP26615093 A JP 26615093A JP H06204238 A JPH06204238 A JP H06204238A
Authority
JP
Japan
Prior art keywords
layer
opening
sidewall
forming
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5266150A
Other languages
English (en)
Other versions
JPH07105499B2 (ja
Inventor
Daniel L Huang
ダニエル・エル・ハング
Louis Lu-Chen Hsu
ルイス・ル−チェン・スー
Wen-Yuan Wang
ウェン−ヤン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06204238A publication Critical patent/JPH06204238A/ja
Publication of JPH07105499B2 publication Critical patent/JPH07105499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0225—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate using an initial gate mask complementary to the prospective gate location, e.g. using dummy source and drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0217—Manufacture or treatment of FETs having insulated gates [IGFET] forming self-aligned punch-through stoppers or threshold implants under gate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 光リソグラフィのみを採用したディープ・サ
ブミクロン電界効果トランジスタ製造方法を提供する。 【構成】 光学的手法によって比較的幅広い開口２１５
が形成される。開口２１５内には、エッチング耐性が異
なる複合側壁５５が形成され、従来の光学的手法による
場合よりも小さい最終開口幅が画成される。最終開口の
エッチングにより、制御されたチャネル長が露出され
る。開口２１５内にはチャネルが注入される。更にソー
スとドレインが注入され、その側壁５５により、活性域
１５０内に先にドープされたＬＤＤ領域が保護される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディープ・サブミクロ
ン領域におけるＣＭＯＳ集積回路を含むＭＯＳ集積回路
に関する。
【０００２】
【従来の技術】寸法が０．４ミクロン未満のトランジス
タは、光学技術の解像限界に近づいている。Ｘ線リソグ
ラフィなどのエキゾチックな技術を避けるには、光学的
方法の限界を脅かさないＣＭＯＳトランジスタの製造方
法を開発することが望ましい。
【０００３】
【発明が解決しようとする課題】本発明で扱われる問題
は、光学的方法の信頼性が得られる寸法範囲よりも小さ
い範囲のチャネル長を、信頼性を損なわずに制御するこ
とである。
【０００４】
【課題を解決するための手段】本発明は、研磨停止層に
設けられた開口の寸法が、最終チャネル長よりもかなり
大きく、光リソグラフィの限界内である、ディープ・サ
ブミクロン・トランジスタの形成方法に関係する。開口
内には側壁が制御可能に形成され、トランジスタの最終
チャネル幅が決定される。側壁の厚みは製造プロセスの
間、２要素の側壁と選択的エッチングによって維持され
るので、最終チャネル寸法を決定するエッチング・プロ
セスによって側壁の厚みが変化することはない。注入チ
ャネルは局所的であって、ブランケット（一様）ではな
いので、ソースとドレインの領域のカウンタドープは不
要になる。
【０００５】具体的には、本発明は、集積回路のシリコ
ン基板に電界効果トランジスタを形成する方法であっ
て、第１極性ドーパントの第１ドーパント濃度を有し、
ソース、ドレイン、及びチャネルの領域を有するトラン
ジスタの活性域を画成することによって上記シリコン基
板を調製するステップと、それぞれ上記チャネル領域、
上記ソース領域、及びドレイン領域の間に位置する上記
トランジスタ活性域のＬＤＤソース部とＬＤＤドレイン
部から成る、上記トランジスタ活性域の少なくともＬＤ
Ｄ部を、イオンのＬＤＤドーズ量でドーピングするステ
ップと、上記活性域上に所定の厚みの研磨停止層を形成
するステップと、所定の第１の開口幅を有し、上記研磨
停止層の厚みと等しい側壁高さ、及び底面を有する第１
開口を画成するために、上記研磨停止層をパターニング
するステップと、上記第１開口の側壁から内側で且つ上
記第１開口の底面から上側に延びる、所定の第１側壁層
の厚さまで、第１共形側壁物質の第１側壁層を形成する
ステップと、所定の第２側壁層の厚さまで、上記第１側
壁層と接触する第２共形側壁物質の第２側壁層を形成す
るステップであって、上記第１及び第２の側壁層が共に
上記第１開口側壁上に複合側壁を形成し、よって上記複
合側壁が上記第１開口幅よりも小さい所定の第２開口幅
及び第２開口の底面を有する第２開口を画成するステッ
プと、所定の指向性エッチング剤を用いて、上記第２開
口底面内の上記第２及び第１の共形側壁物質を貫いて下
方に、少なくとも１つの選択的指向性エッチングを行な
うステップであって、上記所定の指向性エッチング剤が
上記第２共形側壁物質よりも優先して上記第１共形側壁
物質をエッチングするように、上記所定の指向性エッチ
ング剤と上記第１及び第２の共形側壁物質が関連づけら
れたステップと、局所的チャネル領域にトランジスタ・
チャネルを形成し、上記トランジスタが上記第２開口幅
によって決定されるチャネル長を有するようにするため
に、上記第２の開口を通して局所的チャネル注入を行な
うステップと、ゲート酸化物の層を上記第２開口内に成
長させるステップと、上記第２開口をゲート物質の層で
埋めるステップと、少なくとも上記ソース領域とドレイ
ン領域上の上記研磨停止物質の層を取除くステップと、
上記トランジスタのソースとドレインを形成するため
に、所定のソース・イオン・ドーズ量で所定のソース注
入エネルギーにて上記ソースとドレインの領域を注入す
るステップであって、上記所定のソース注入エネルギー
は上記側壁が上記所定のソース・イオン・ドーズ量を遮
るような上記側壁の高さに関連づけられ、よって上記ト
ランジスタが、上記トランジスタ活性域の上記ＬＤＤ部
によって上記チャネルから分離される高濃度にドープさ
れたソースとドレインを有するようなステップとを含む
電界効果トランジスタ形成方法を提供する。
【０００６】上記ＬＤＤ部をドーピングする上記ステッ
プは、（１）上記ソースとドレインを注入する上記ステ
ップと、これに追加される上記複合側壁を取除くステッ
プの後に行なわれる場合、（２）上記第１開口を形成す
るステップの後であって上記複合側壁を形成する上記ス
テップの前に行なわれ、上記局所的チャネル注入が、上
記ＬＤＤ部を注入する上記ステップの間に注入された上
記チャネル領域のイオンをカウンタドープするのに充分
である場合、または、（３）上記研磨停止層を形成する
上記ステップの前に行なわれ、上記局所的チャネル注入
が、上記ＬＤＤ部を注入する上記ステップの間に注入さ
れた上記チャネル領域のイオンをカウンタドープするの
に充分である場合が好ましい。また、上記シリコン基板
を調整する上記ステップは、上記トランジスタ活性域上
にドライ酸化物の層を成長させるステップを含んでよ
い。上記ゲート物質の層を上記研磨停止層まで研磨する
ステップは、上記ゲート物質の層の被着後に行ない、よ
って上記ゲート物質の上記第２開口内に、上記複合側壁
に挟まれたゲートを形成することもできる。更に、上記
研磨停止層を形成する上記ステップの前に、上記基板上
に上記少なくとも１つの選択的指向性エッチングの停止
層として機能するエッチング停止保護層を形成するステ
ップを含み、局所的チャネル注入を行なう上記ステップ
の後に上記エッチング停止保護層を取除くことによっ
て、上記エッチング停止保護層は、上記シリコン基板を
上記チャネル領域内のエッチングと注入損傷から保護す
ることにもなる。研磨停止物質の上記層を取除く上記ス
テップは、研磨停止物質の上記層を上記集積回路の他の
部分では保持しつつ、上記トランジスタ活性域を露出す
るために研磨停止物質の上記層をパターニングするステ
ップを含んでよい。
【０００７】
【実施例】図１は、Ｐ- 集積回路ウエハ１０の断面図で
ある。２つのフィールド領域１５の間にトランジスタ位
置または活性域１５０が形成される。フィールド領域の
形成など、ウエハを調製するステップは従来通りであ
る。トランジスタはＮ−チャネル素子になる。当業者に
は、本発明に従ってＰ−チャネル素子を製造することは
容易であろう。活性域は第１極性ドーパント濃度を示
し、これは基板のものでも、或いは基板内に形成された
凹部ウェルのそれでもよい。フィールド領域１５は、従
来のフィールド酸化物（ＳｉＯ2 等）によって、或いは
トレンチ・プロセスによって形成することができる。活
性域１５０の上側には、初期窒化物（Ｓｉ3Ｎ4等）２２
と初期高品質ドライ酸化物２１の保護層（あわせて層２
０と呼ぶ）がある。公称厚みは窒化物２２が１２ｎｍ、
酸化物２１が８ｎｍである。酸化物２１は、好適にはソ
ースとドレインのＬＤＤ領域上に残るので、ドライ酸化
物である。活性域内にある１１０と示した領域には、リ
ンが４×１０13／ｃｍ2、３５ＫｅＶで注入され、Ｐ-
基板１０が、トランジスタの低ドープ・ドレインのＬＤ
Ｄ部に適したＮ- ドーピング濃度に変換される。後にパ
ンチ・スルーとしきい値を調整する注入が行なわれるの
で、注入の深さは重要ではない。ここで用いている記法
は従来通りである。Ｐ-とＮ-は、約１×１０15／ｃｍ3
の体積密度を、Ｐ+とＮ+は、１×１０17／ｃｍ3 の体積
密度を意味する。
【０００８】図２は、ＣＶＤ窒化ホウ素の層４０の被着
後の活性域１５０を示す。被着は"Hot filament activa
ted chemical vapor deposition of boron nitride"、
R．R．Rye、J．Vac．Sci．Tech．A9（3）May/Jun 199
1、p1099、に従って行なった。層４０の厚みはトランジ
スタ・ゲートの所望の厚みに等しく、好適な実施例では
公称３００ｎｍである。この窒化ホウ素の層は、後のポ
リシリコン（ポリ）層が層４０まで研磨されるので、研
磨停止層と呼ばれる。
【０００９】図３の開口２１０は図に示す通り、横寸法
が８００ｎｍで、従来の光リソグラフィと、ＣＦ4／Ｏ2
プラズマを用いた反応性イオン・エッチング（ＲＩＥ）
プロセスによって窒化ホウ素層４０内に形成されてい
る。最終チャネル幅は、この実施例では公称０．４ミク
ロン未満であり、これを光リソグラフィで信頼性を損な
わずに実現するのは難しい。以下に示す例は、約０．４
μｍの物理チャネル長を得るパラメータについてであ
る。
【００１０】第１層が厚み２００ｎｍのＣＶＤ酸化物５
０、第２層が厚み１２ｎｍのＣＶＤ窒化物６０の２つの
側壁層が、従来技術により、整合するように被着されて
いる。これにより開口２１０の内側寸法を極めて厳密に
制御できる。被着は当業者には周知の従来の方法によ
る。
【００１１】図４を参照する。第１の選択的エッチング
・ステップでは、ＣＨＦ3／Ｃｌ2の異方性乾式エッチン
グが用いられ、開口２１０の垂直な窒化物の側壁に影響
を与えずに、ＣＶＤ窒化層６０が全ての水平面から取除
かれている。
【００１２】図５の次のステップでは、ＣＦ4／Ｏ2プラ
ズマを用いた第２の選択的エッチング・ステップによ
り、開口の下部のＣＶＤ酸化物５０が取除かれている。
チャネル領域の初期窒化シリコン２２はエッチング停止
層として用いられている。開口２１０内の側壁は（公称
厚みを２１６として示した）、第２のエッチングの影響
を受けていないが、これは第２のエッチングが、基本的
には窒化物の側壁６０に影響を与えないためである。異
方性エッチングにより、開口２１５の下部には水平方向
のエッチングがない。プロセス許容差により、側壁６０
の背面の側壁５０にはいくらかエッチングが生じ得る
が、これは側壁６０によって決まる開口の寸法には影響
しない。その結果、最終開口２１５内部が厳密に制御さ
れる。好適な実施例では、寸法２１６は２１０ｎｍ、許
容差は±５ｎｍである。これに開口２１０の幅の許容差
１０ｎｍが加わり、開口２１５の幅は３８０±５ｎｍに
なる。
【００１３】図６を参照する。ボロンが１×１０12／ｃ
ｍ2 、１５ＫｅＶで注入されて、しきい値レベルが設定
され、３×１０12／ｃｍ2 、１４０ＫｅＶのボロン注入
により、ソースとドレインの間のパンチ・スルーが防止
されることで、２２０と示した領域内にチャネルが注入
され、初期Ｎ-ドーピングがＰ-に変換されている（カウ
ンタドーピングと呼ばれる）。これらチャネル注入の
後、初期の窒化物と酸化物の層が従来の湿式エッチング
によって取除かれ、ゲート酸化物２５が開口２１５内に
成長する。ゲート酸化物は、好適にはチャネル注入ステ
ップの後、注入による損傷を受けないように形成され
る。ディープ・サブミクロン領域内のトランジスタは、
ゲート酸化物の品質に大きな影響を受けることが分かっ
ており、チャネル幅が長い場合には許容できたゲート酸
化物に対する小さい注入損傷は、もはや許容できなくな
っている。
【００１４】米国特許出願第５０８２７９４号は、図７
乃至図１０で、窒化物の側壁をもつ開口を通した局所的
チャネル注入による反転Ｔトランジスタの形成について
説明しているが、側壁の厚みを制御して、従来の光学的
処理では得られない短いチャネルを得ることには触れて
いない。この文献の図は、厚みが不均一な単一物質の側
壁を示しているが、これは側壁の厚みの変化により、チ
ャネル長の画成が損なわれるので、本発明の主旨には反
する。またチャネル注入は、下部のポリシリコン・ゲー
ト及びゲート酸化物を通して行なわれた。その結果、損
傷したゲート酸化物のブレークダウン電圧が下がり、ホ
ット・キャリア効果によって信頼性の問題が生じる。
【００１５】次のステップでは、ポリシリコン層７０'
が被着され、開口２１５が埋められ、いくらかの許容差
分が開口の上に伸びて、開口の完全なカバレージが得ら
れる。ポリシリコン７０' を研磨除去し、開口２１５内
に平坦な上面を有するポリシリコン・ゲート７０を残す
ために、"Chemical-Mechanical wafer Polishing andPl
anarization in Batch System"、（Solid State Techno
logy、June 1992、p112 ）に見られるような従来の機械
化学的な研磨ステップが用いられる（図８）。研磨停止
層４０は、研磨処理の基準を設定するという役割をも
つ。その時、ゲート７０の上側をシリサイド化して、ゲ
ートの抵抗率を下げることができる。
【００１６】次に層４０が、選択的湿式エッチングまた
は乾式エッチングによって取除かれ（図９）、ポリシリ
コンの残りの部分と２つの複合側壁５５を含むゲート７
０からなるゲート構造が残る。必要なら、非クリティカ
ル・マスク・ステップにより、トランジスタ位置を露光
し、ソースとドレイン上でのみ層４０を取除くことがで
きる。層４０の窒化ホウ素はゲート構造の物質よりもは
るかに早くエッチングされるので、ゲート構造を保護す
る必要はない。図１０では２×１０15／ｃｍ2、８０Ｋ
ｅＶでＡｓのＮ+注入が行なわれ、従来のＮ+濃度のソー
ス２２２とドレイン２２４が注入される。これによりチ
ャネル幅が領域２２０で３８０±５ｎｍと厳密に制御さ
れたＬＤＤトランジスタが得られる。これは、このサイ
ズの開口を画成することなく得られている。
【００１７】対応するＰ−チャネル・トランジスタに関
連するパラメータは次の通りである。 ＬＤＤ：Ｂ、１５ＫｅＶで６×１０13／ｃｍ2 Ｓ／Ｄ：Ｂ、２０ＫｅＶで３×１０15／ｃｍ2 Ｖt 調整：Ｐ、６０ＫｅＶで１×１０12／ｃｍ2 パンチ・スルー：Ｐ、１８０ＫｅＶで５×１０12／ｃｍ
2
【００１８】当業者には、これらの目的に見合うよう、
ここに示した実施例を変更することは容易であろう。研
磨停止層と２つの側壁については、差分エッチングや研
磨耐性が失われない限りは、物質の組合わせを変えるこ
とができる。側壁５５は必要に応じて取除いても、その
場に残してもよい。ＬＤＤ注入は、ゲートが画成された
後、また側壁５５が取除かれた後にも行なえる。また、
開口２１６が形成された後、側壁５５が形成される前に
ＬＤＤ注入を行なうこともできる。他の研磨停止物質と
しては、ＣＶＤダイヤモンド（"Electrical characteri
stics ofSchottky diodes fabricated using plasma as
sisted chemical vapordeposited diamond films"、App
l．Phys．Lett．53（7）、15 Aug 1988、p 586）や、Ｃ
ＶＤ炭化ケイ素が使用できる。側壁５５がＲＩＥステッ
プの間に損傷した場合はこれを取除き、ソース／ドレイ
ン注入前に再び成長させることができる。
【図面の簡単な説明】
【図１】形成ステップにおけるトランジスタの位置の断
面図である。
【図２】形成ステップにおけるトランジスタの位置の断
面図である。
【図３】形成ステップにおけるトランジスタの位置の断
面図である。
【図４】形成ステップにおけるトランジスタの位置の断
面図である。
【図５】形成ステップにおけるトランジスタの位置の断
面図である。
【図６】形成ステップにおけるトランジスタの位置の断
面図である。
【図７】形成ステップにおけるトランジスタの位置の断
面図である。
【図８】形成ステップにおけるトランジスタの位置の断
面図である。
【図９】形成ステップにおけるトランジスタの位置の断
面図である。
【図１０】形成ステップにおけるトランジスタの位置の
断面図である。
【符号の説明】
１０ Ｐ-集積回路ウエハ １５ フィールド領域 ２１ 初期高品質ドライ酸化物 ２２ 初期窒化物（Ｓｉ3Ｎ4） ２５ ゲート酸化物 ４０ ＣＶＤ窒化ホウ素の層 ５０ ＣＶＤ酸化物 ６０ ＣＶＤ窒化物 ７０ ポリシリコン・ゲート １５０ 活性域 ２１０、２１５ 開口 ２１６ 寸法 ２２２ ソース ２２４ ドレイン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイス・ル−チェン・スー アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、クロスビー・コート ７ (72)発明者 ウェン−ヤン・ワン アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、インスブル ック・ブールバード 28

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】集積回路のシリコン基板に電界効果トラン
    ジスタを形成する方法であって、 第１極性ドーパントの第１ドーパント濃度を有し、ソー
    ス、ドレイン、及びチャネルの領域を有するトランジス
    タの活性域を画成することによって上記シリコン基板を
    調製するステップと、 それぞれ上記チャネル領域、上記ソース領域、及びドレ
    イン領域の間に位置する上記トランジスタ活性域のＬＤ
    Ｄソース部とＬＤＤドレイン部から成る、上記トランジ
    スタ活性域の少なくともＬＤＤ部を、イオンのＬＤＤド
    ーズ量でドーピングするステップと、 上記活性域上に所定の厚みの研磨停止層を形成するステ
    ップと、 所定の第１の開口幅を有し、上記研磨停止層の厚みと等
    しい側壁高さ、及び底面を有する第１開口を画成するた
    めに、上記研磨停止層をパターニングするステップと、 上記第１開口の側壁から内側で且つ上記第１開口の底面
    から上側に延びる、所定の第１側壁層の厚さまで、第１
    共形側壁物質の第１側壁層を形成するステップと、 所定の第２側壁層の厚さまで、上記第１側壁層と接触す
    る第２共形側壁物質の第２側壁層を形成するステップで
    あって、上記第１及び第２の側壁層が共に上記第１開口
    側壁上に複合側壁を形成し、よって上記複合側壁が上記
    第１開口幅よりも小さい所定の第２開口幅及び第２開口
    の底面を有する第２開口を画成するステップと、 所定の指向性エッチング剤を用いて、上記第２開口底面
    内の上記第２及び第１の共形側壁物質を貫いて下方に、
    少なくとも１つの選択的指向性エッチングを行なうステ
    ップであって、上記所定の指向性エッチング剤が上記第
    ２共形側壁物質よりも優先して上記第１共形側壁物質を
    エッチングするように、上記所定の指向性エッチング剤
    と上記第１及び第２の共形側壁物質が関連づけられたス
    テップと、 局所的チャネル領域にトランジスタ・チャネルを形成
    し、上記トランジスタが上記第２開口幅によって決定さ
    れるチャネル長を有するようにするために、上記第２の
    開口を通して局所的チャネル注入を行なうステップと、 ゲート酸化物の層を上記第２開口内に成長させるステッ
    プと、 上記第２開口をゲート物質の層で埋めるステップと、 少なくとも上記ソース領域とドレイン領域上の上記研磨
    停止物質の層を取除くステップと、 上記トランジスタのソースとドレインを形成するため
    に、所定のソース・イオン・ドーズ量で所定のソース注
    入エネルギーにて上記ソースとドレインの領域を注入す
    るステップであって、上記所定のソース注入エネルギー
    は上記側壁が上記所定のソース・イオン・ドーズ量を遮
    るような上記側壁の高さに関連づけられ、よって上記ト
    ランジスタが、上記トランジスタ活性域の上記ＬＤＤ部
    によって上記チャネルから分離される高濃度にドープさ
    れたソースとドレインを有するようなステップと、 を含む電界効果トランジスタ形成方法。
  2. 【請求項２】上記ＬＤＤ部をドーピングする上記ステッ
    プが、上記ソースとドレインを注入する上記ステップ
    と、これに追加される上記複合側壁を取除くステップの
    後に行なわれる、請求項１記載の方法。
  3. 【請求項３】上記ＬＤＤ部をドーピングする上記ステッ
    プが、上記第１開口を形成するステップの後であって上
    記複合側壁を形成する上記ステップの前に行なわれ、上
    記局所的チャネル注入が、上記ＬＤＤ部を注入する上記
    ステップの間に注入された上記チャネル領域のイオンを
    カウンタドープするのに充分である、請求項１記載の方
    法。
  4. 【請求項４】上記ＬＤＤ部をドーピングする上記ステッ
    プが、上記研磨停止層を形成する上記ステップの前に行
    なわれ、上記局所的チャネル注入が、上記ＬＤＤ部を注
    入する上記ステップの間に注入された上記チャネル領域
    のイオンをカウンタドープするのに充分である、請求項
    １記載の方法。
  5. 【請求項５】上記シリコン基板を調製する上記ステップ
    が、上記トランジスタ活性域上にドライ酸化物の層を成
    長させるステップを含む、請求項１記載の方法。
  6. 【請求項６】上記ゲート物質の層を上記研磨停止層まで
    研磨するステップが、上記ゲート物質の層の被着後に行
    なわれ、よって上記ゲート物質の上記第２開口内に、上
    記複合側壁に挟まれたゲートが形成される、請求項５記
    載の方法。
  7. 【請求項７】更に、上記研磨停止層を形成する上記ステ
    ップの前に、上記基板上にエッチング停止保護層を形成
    するステップを含み、上記エッチング停止層が、上記少
    なくとも１つの選択的指向性エッチングの停止層として
    機能し、局所的チャネル注入を行なう上記ステップの後
    に上記エッチング停止保護層が取除かれ、よって上記エ
    ッチング停止保護層が、上記シリコン基板を上記チャネ
    ル領域内のエッチングと注入損傷から保護する、請求項
    ６記載の方法。
  8. 【請求項８】研磨停止物質の上記層を取除く上記ステッ
    プが、研磨停止物質の上記層を上記集積回路の他の部分
    では保持しつつ、上記トランジスタ活性域を露出するた
    めに研磨停止物質の上記層をパターニングするステップ
    を含む、請求項６または７記載の方法。
JP5266150A 1992-10-30 1993-10-25 電界効果トランジスタの形成方法 Expired - Lifetime JPH07105499B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/968,788 US5270234A (en) 1992-10-30 1992-10-30 Deep submicron transistor fabrication method
US968788 1992-10-30

Publications (2)

Publication Number Publication Date
JPH06204238A true JPH06204238A (ja) 1994-07-22
JPH07105499B2 JPH07105499B2 (ja) 1995-11-13

Family

ID=25514778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5266150A Expired - Lifetime JPH07105499B2 (ja) 1992-10-30 1993-10-25 電界効果トランジスタの形成方法

Country Status (5)

Country Link
US (1) US5270234A (ja)
EP (1) EP0600814B1 (ja)
JP (1) JPH07105499B2 (ja)
DE (1) DE69302359T2 (ja)
TW (1) TW227070B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281103B1 (en) 1993-07-27 2001-08-28 Micron Technology, Inc. Method for fabricating gate semiconductor
US5767005A (en) * 1993-07-27 1998-06-16 Micron Technology, Inc. Method for fabricating a flash EEPROM
US6780740B1 (en) * 1993-07-27 2004-08-24 Micron Technology, Inc. Method for fabricating a floating gate semiconductor device
US5374574A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for the fabrication of transistor
US5374575A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor
US5376578A (en) * 1993-12-17 1994-12-27 International Business Machines Corporation Method of fabricating a semiconductor device with raised diffusions and isolation
TW448160B (en) * 1993-12-28 2001-08-01 Merck & Co Inc Novel dicyclohexylamine salt and process for the preparation of leukotriene antagonists
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5472894A (en) * 1994-08-23 1995-12-05 United Microelectronics Corp. Method of fabricating lightly doped drain transistor device
US5489543A (en) * 1994-12-01 1996-02-06 United Microelectronics Corp. Method of forming a MOS device having a localized anti-punchthrough region
US5472897A (en) * 1995-01-10 1995-12-05 United Microelectronics Corp. Method for fabricating MOS device with reduced anti-punchthrough region
US5688700A (en) * 1995-11-03 1997-11-18 Micron Technology, Inc. Method of forming a field effect transistor
JP3239202B2 (ja) * 1995-12-01 2001-12-17 シャープ株式会社 Ｍｏｓトランジスタ及びその製造方法
US5681425A (en) * 1995-12-29 1997-10-28 Industrial Technology Research Institute Teos plasma protection technology
US5614430A (en) * 1996-03-11 1997-03-25 Taiwan Semiconductor Manufacturing Company Ltd. Anti-punchthrough ion implantation for sub-half micron channel length MOSFET devices
US5918134A (en) * 1996-06-19 1999-06-29 Advanced Micro Devices, Inc. Method of reducing transistor channel length with oxidation inhibiting spacers
US5915181A (en) * 1996-07-22 1999-06-22 Vanguard International Semiconductor Corporation Method for forming a deep submicron MOSFET device using a silicidation process
US5885761A (en) * 1997-01-08 1999-03-23 Advanced Micro Devices Semiconductor device having an elevated active region formed from a thick polysilicon layer and method of manufacture thereof
US5872038A (en) * 1997-01-08 1999-02-16 Advanced Micro Devices Semiconductor device having an elevated active region formed in an oxide trench and method of manufacture thereof
TW358989B (en) * 1997-04-08 1999-05-21 United Microelectronics Corp Method of forming gold-oxygen semiconductor cells
IT1293535B1 (it) * 1997-07-14 1999-03-01 Consorzio Eagle Perfezionamento nel procedimento di attacco chimico anisotropo dell'ossido di silicio, in particolare nella fabbricazione di
US5915177A (en) * 1997-08-18 1999-06-22 Vanguard International Semiconductor Corporation EPROM manufacturing process having a floating gate with a large surface area
US5856226A (en) * 1997-12-19 1999-01-05 Texas Instruments-Acer Incorporated Method of making ultra-short channel MOSFET with self-aligned silicided contact and extended S/D junction
US5915183A (en) * 1998-06-26 1999-06-22 International Business Machines Corporation Raised source/drain using recess etch of polysilicon
US6093945A (en) * 1998-07-09 2000-07-25 Windbond Electronics Corp. Split gate flash memory with minimum over-erase problem
US6153904A (en) * 1998-12-04 2000-11-28 Winbond Electronics Corporation Fabrication method for increasing the coupling efficiency of ETOX flash memory devices
US6232164B1 (en) * 1999-05-24 2001-05-15 Taiwan Semiconductor Manufacturing Company Process of making CMOS device structure having an anti-SCE block implant
US6501131B1 (en) * 1999-07-22 2002-12-31 International Business Machines Corporation Transistors having independently adjustable parameters
US6482660B2 (en) 2001-03-19 2002-11-19 International Business Machines Corporation Effective channel length control using ion implant feed forward
US20070069309A1 (en) * 2005-09-26 2007-03-29 Richard Lindsay Buried well for semiconductor devices
TWI381728B (zh) 2006-11-17 2013-01-01 Au Optronics Corp 搜尋頻道的方法及裝置
US20090218627A1 (en) * 2008-02-28 2009-09-03 International Business Machines Corporation Field effect device structure including self-aligned spacer shaped contact
US9117691B2 (en) * 2012-12-28 2015-08-25 Texas Instruments Incorporated Low cost transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4378627A (en) * 1980-07-08 1983-04-05 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4939154A (en) * 1987-03-25 1990-07-03 Seiko Instruments Inc. Method of fabricating an insulated gate semiconductor device having a self-aligned gate
US5143860A (en) * 1987-12-23 1992-09-01 Texas Instruments Incorporated High density EPROM fabricaiton method having sidewall floating gates
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
JPH02309646A (ja) * 1989-05-24 1990-12-25 Matsushita Electron Corp 半導体装置の製造方法
JP2548994B2 (ja) * 1990-03-19 1996-10-30 富士通株式会社 電界効果型トランジスタ及びその製造方法
US5034351A (en) * 1990-10-01 1991-07-23 Motorola, Inc. Process for forming a feature on a substrate without recessing the surface of the substrate
US5069747A (en) * 1990-12-21 1991-12-03 Micron Technology, Inc. Creation and removal of temporary silicon dioxide structures on an in-process integrated circuit with minimal effect on exposed, permanent silicon dioxide structures
US5120668A (en) * 1991-07-10 1992-06-09 Ibm Corporation Method of forming an inverse T-gate FET transistor

Also Published As

Publication number Publication date
JPH07105499B2 (ja) 1995-11-13
EP0600814A1 (en) 1994-06-08
DE69302359T2 (de) 1996-11-07
EP0600814B1 (en) 1996-04-24
US5270234A (en) 1993-12-14
TW227070B (ja) 1994-07-21
DE69302359D1 (de) 1996-05-30

Similar Documents

Publication Publication Date Title
JPH06204238A (ja) 電界効果トランジスタの形成方法
KR0165457B1 (ko) 트렌치 소자분리 방법
US6071783A (en) Pseudo silicon on insulator MOSFET device
US6300218B1 (en) Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
US6110787A (en) Method for fabricating a MOS device
JP4318775B2 (ja) Ｍｏｓトランジスタ構造体及びその製造法
KR100372639B1 (ko) 모스팻 소자의 제조방법
US6156620A (en) Isolation trench in semiconductor substrate with nitrogen-containing barrier region, and process for forming same
US5614430A (en) Anti-punchthrough ion implantation for sub-half micron channel length MOSFET devices
US7029988B2 (en) Fabrication method and device structure of shallow trench insulation for silicon wafer containing silicon-germanium
US6008521A (en) Integrated circuit employing simultaneously formed isolation and transistor trenches
US8017492B2 (en) Method for fabricating semiconductor device and semiconductor device with separation along peeling layer
JPH04234146A (ja) 半導体装置のフィールド酸化膜形成方法
JP2003197557A (ja) 選択可能なゲート厚を有する集積回路およびその製造方法
KR100507856B1 (ko) Ｍｏｓ트랜지스터 제조방법
JPH09321151A (ja) 半導体装置の製造方法
US6998682B2 (en) Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
US6303452B1 (en) Method for making transistor spacer etch pinpoint structure
US20050186744A1 (en) MOSFET with decoupled halo before extension
US5726095A (en) Method for making MOSFET device having controlled parasitic isolation threshold voltage
US5904531A (en) Method of increasing the area of a buried contact region
US6890837B2 (en) Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate
US5208181A (en) Locos isolation scheme for small geometry or high voltage circuit
JP2001144289A (ja) 半導体デバイスとその製造方法
US6548359B1 (en) Asymmetrical devices for short gate length performance with disposable sidewall