JPH06204242A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06204242A
JPH06204242A JP34931092A JP34931092A JPH06204242A JP H06204242 A JPH06204242 A JP H06204242A JP 34931092 A JP34931092 A JP 34931092A JP 34931092 A JP34931092 A JP 34931092A JP H06204242 A JPH06204242 A JP H06204242A
Authority
JP
Japan
Prior art keywords
refractory metal
film
etching
metal silicide
hydrogen peroxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34931092A
Other languages
English (en)
Inventor
Tadayoshi Shiraishi
忠義 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP34931092A priority Critical patent/JPH06204242A/ja
Publication of JPH06204242A publication Critical patent/JPH06204242A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】シリサイド化の際に、サイドウォール中に拡散
した高融点金属を除去することができ、且つ、高融点金
属シリサイド膜の膜厚減少を抑制することが可能な半導
体装置の製造方法を提供する。 【構成】半導体基板1上に形成したゲート電極4の側壁
にサイドウォール5を形成した後、全面に高融点金属膜
8を形成し、これをシリサイド化した後、高融点金属シ
リサイド膜9と高融点金属膜8との選択比が大きい第1
のエッチング液を用いた第1のエッチングを行い、次い
で、高融点金属シリサイド膜9と絶縁膜との選択比が大
きい第2のエッチング液を用いた第2のエッチングを行
う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、サリサイド構造を有するMOS(Metal
Oxide Semiconductor )型トランジスタを備えた半導体
装置の製造方法に関する。
【0002】
【従来の技術】従来から、半導体装置の高集積化に伴
い、デバイスの微細化が著しく行われている。そして、
この素子の微細化は、横方向だけでなく、縦方向にも行
われているため、例えば、MOS型トランジスタのソー
ス・ドレイン及びゲート電極の寄生抵抗(シート抵抗)
が急増している。そして、この寄生抵抗の増加に伴っ
て、回路の動作速度が著しく劣化する等、種々の問題が
発生している。
【0003】そこで、近年では、MOS型トランジスタ
のソース・ドレイン及びゲート電極の寄生抵抗を低減す
るため、前記ソース・ドレイン及びゲート電極の全面を
自己整合的にシリサイド化させる種々のサリサイド技術
が検討されている。このサリサイド技術では、先ず、半
導体基板上に、絶縁膜からなるサイドウォールが形成さ
れたゲート電極を有するMOS型トランジスタを形成す
る。次に、前記MOS型トランジスタが形成されたウエ
ハの全面に、例えば、チタン膜等の高融点金属膜を形成
する。次いで、前記高融点金属膜が形成されたウエハ
に、ランプ加熱等による熱処理を行い、前記ソース・ド
レイン及びゲート電極の表面に形成されている高融点金
属膜をシリサイド化して、高融点金属シリサイド膜を形
成する。この時、前記サイドウォール表面に形成された
高融点金属膜は、シリサイド化されず、未反応のまま残
る。次に、前記シリサイド化後のウエハに、硫酸(H2
SO4 )と過酸化水素(H2 2 )との混合溶液からな
るエッチング液、あるいは、水酸化アンモニウム(NH
4 OH)、過酸化水素(H2 2 )及び水(H2 O)の
混合溶液からなるエッチング液を使用したエッチングを
行い、選択的に前記未反応の高融点金属膜を除去し、サ
リサイド構造を形成している。
【0004】
【発明が解決しようとする課題】しかしながら、前記従
来のサリサイド技術では、前記ソース・ドレイン及びゲ
ート電極の表面に形成された高融点金属膜をシリサイド
化して、高融点金属シリサイド膜を形成する際に、前記
サイドウォールに高融点金属が拡散することが知られて
いる。これは、高融点金属、特にチタンは、還元性が強
いため、前記シリサイド化のために行う熱処理の際に、
当該チタンとサイドウォールとが反応し、当該チタンが
当該サイドウォール中に拡散するためである。この高融
点金属は、サイドウォールの表面近傍に、特に多量に拡
散される。
【0005】ここで、デザインルールがハーフμm以下
のデバイスでは、前記サイドウォールの膜厚が極めて薄
くなるため、このサイドウォール中に高融点金属が拡散
すると、良好な絶縁特性を得ることが困難となり、前記
ソース・ドレインとゲート電極が短絡するという問題が
あった。また、前記シリサイド化を行った際に未反応で
あった高融点金属膜を除去する際に行うエッチング工程
で、高融点金属シリサイド膜にもエッチングが進行し、
当該高融点金属シリサイド膜の膜厚が減少することが知
られている。このエッチングの進行による高融点金属シ
リサイド膜の膜厚減少は、当該高融点金属シリサイド膜
の膜厚がある程度厚い場合は、特に問題ないが、素子の
微細化に伴い、高融点金属シリサイド膜の膜厚が極めて
薄くなると、その影響が大きくなり、前記ソース・ドレ
イン及びゲート電極の寄生抵抗の低減化に支障を来すと
いう問題があった。
【0006】本発明は、このような問題を解決すること
を課題とするものであり、シリサイド化の際に、サイド
ウォール中に拡散した高融点金属を除去することがで
き、且つ、高融点金属シリサイド膜の膜厚減少を抑制す
ることが可能な半導体装置の製造方法を提供することを
目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板上にゲート絶縁膜を介して形
成したゲート電極の側壁に、絶縁膜からなるサイドウォ
ールを形成する第1工程と、前記サイドウォールが形成
されたウエハの全面に、高融点金属膜を形成する第2工
程と、前記高融点金属膜の一部をシリサイド化して高融
点金属シリサイド膜を形成する第3工程と、前記高融点
金属シリサイド膜形成後、当該高融点金属シリサイド膜
と高融点金属膜との選択比が大きい第1のエッチング液
を用いた第1のエッチングを行う第4工程と、前記第1
のエッチング後、前記高融点金属シリサイド膜と絶縁膜
との選択比が大きい第2のエッチング液を用いた第2の
エッチングを行う第5工程と、を含むことを特徴とする
半導体装置の製造方法を提供するものである。
【0008】そして、前記第1のエッチング液として、
硫酸と過酸化水素との混合液を使用し、前記第2のエッ
チング液として、水酸化アンモニウム、過酸化水素及び
水との混合液を使用することを特徴とする半導体装置の
製造方法を提供するものである。
【0009】
【作用】本発明よれば、前記高融点金属シリサイド膜形
成後、当該高融点金属シリサイド膜と高融点金属膜との
選択比が大きい第1のエッチング液を用いた第1のエッ
チングを行なうことで、前記高融点金属シリサイド膜へ
のエッチングの進行を極力無くした状態で、前記未反応
の高融点金属膜のみを効率良く除去することができる。
従って、前記第1のエッチングの際に、前記高融点金属
シリサイド膜の膜厚が減少することを防止することがで
きる。
【0010】また、前記第1のエッチング後、前記高融
点金属シリサイド膜と絶縁膜との選択比が大きい第2の
エッチング液を用いた第2のエッチングを行うことで、
前記シリサイド化の際に、サイドウォール及び選択酸化
膜に拡散した高融点金属を除去することができる。即
ち、前記高融点金属は、前記シリサイド化の際に、サイ
ドウォール及び選択酸化膜の表面近傍に特に多量に分散
する。従って、前記第2のエッチングによりサイドウォ
ール及び選択酸化膜の表面を除去することで、拡散した
大部分の高融点金属を取り除くことができる。
【0011】さらにまた、前記第1のエッチング液とし
て、硫酸と過酸化水素との混合液を使用し、前記第2の
エッチング液として、水酸化アンモニウム、過酸化水素
及び水との混合液を使用することで、前記作用をさらに
効果的に達成することができる。
【0012】
【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図1ないし図5は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図1に示す工程では、所望の処理を行った半導
体基板1の素子分離領域に、フィールド酸化膜2を形成
して素子間分離を行う。次に、素子間分離後のウエハの
全面に、ゲート絶縁膜3を形成し、次いで、当該ゲート
絶縁膜3上に、多結晶シリコン膜を形成する。次に、前
記多結晶シリコン膜に不純物をイオン注入して低抵抗化
した後、パターニングしてゲート電極4を形成する。次
に、前記ゲート電極4をマスクとして、半導体基板1の
表面に不純物イオンを注入する。次いで、前記ゲート電
極4の側壁に、絶縁膜からなるサイドウォール5を形成
した後、これをマスクとして、前記半導体基板1の表面
に不純物イオンを形成する。このようにして、LDD
(Lightly Doped Drain Structure )構造を有するソー
ス6及びドレイン7を形成した。
【0013】次に、図2に示す工程では、図1に示す工
程で得たウエハの全面に、高融点金属(本実施例では、
チタン)膜8を200Å程度の膜厚で形成する。次い
で、図3に示す工程では、図2に示す工程で得たウエハ
に、600℃で30秒間、ランプ加熱を行い、ソース
6、ドレイン7及びゲート電極4上に形成されている高
融点金属膜8をシリサイド化し、高融点金属シリサイド
膜(チタンシリサイド膜)9を形成する。この時、前記
高融点金属として還元性が強いチタンを使用しているた
め、前記サイドウォール5及びフィールド酸化膜2と高
融点金属(チタン)が反応し、当該サイドウォール5及
びフィールド酸化膜2の表面近傍に、高融点金属(チタ
ン)が拡散した層10が形成される。
【0014】次に、図4に示す工程では、図3に示す工
程で得た高融点金属シリサイド膜9及び未反応の高融点
金属膜8に、当該高融点金属シリサイド膜9と高融点金
属膜8との選択比が大きい第1のエッチング液として、
硫酸(H2 SO4 )と過酸化水素(H2 2 )を、 H2 SO4 :H2 2 =3:1 の割合で混合した液(100℃)を用いて、第1のエッ
チングを10分間行い、前記高融点金属膜8を選択的に
除去する。このように、前記第1のエッチング液を用い
てエッチングを行うことで、前記高融点金属シリサイド
膜9へのエッチングの進行を極力無くした状態で、前記
未反応の高融点金属膜8のみを効率良く除去することが
できる。従って、前記第1のエッチングの際に、前記高
融点金属シリサイド膜9の膜厚が減少することを防止す
ることができる。
【0015】次いで、図5に示す工程では、図4に示す
工程で行った第1のエッチングにより、未反応の高融点
金属膜8を除去した後、これに連続して、第2のエッチ
ングを行う。この第2のエッチングでは、高融点金属シ
リサイド膜9と、サイドウォール5及びフィールド酸化
膜2との選択比が大きい第2のエッチング液として、水
酸化アンモニウム(NH4 OH)、過酸化水素(H2
2 )及び水(H2 O)を、 NH4 OH:H2 2 :H2 O=1:1:5 の割合で混合した液(40℃)を用いて、第1のエッチ
ングを2分間行い、サイドウォール5及びフィールド酸
化膜2の表面を選択的に除去する。このようにすること
で、サイドウォール5及びフィールド酸化膜2の表面近
傍に形成された高融点金属が拡散した層10を除去する
ことができる。従って、前記サイドウォール5及びフィ
ールド酸化膜2に拡散した高融点金属を除去することが
できる。次に、第2のエッチングが終了したウエハに、
800℃で30秒間のランプ加熱を行う。
【0016】その後、前記ウエハの全面に層間絶縁膜を
形成し、次いで、この層間絶縁膜にソース6、ドレイン
7、ゲート電極4と接続するコンタクト孔を開口した
後、配線を形成する等、所望の工程を行い、MOSトラ
ンジスタを備えた半導体装置を完成する。次に、前記図
3に示す工程のように、高融点金属膜をシリサイド化す
る際に、絶縁膜(サイドウォールやフィールド酸化膜
等)に、高融点金属(チタン)が拡散する状態を以下の
条件により調査した。
【0017】 絶縁膜の膜厚=200nm 高融点金属の膜厚=20nm 形成されたシリサイド膜の膜厚=48nm 分析方法=SIMS分析 この結果を図6に示す。
【0018】図6から、絶縁膜表面から10nm近傍ま
でのチタン濃度は、1017〜1020atoms/cm2であり、
絶縁膜の表面から40nm近傍までのチタン濃度は、1
16atoms/cm2であることが判る。これより、前記チタ
ンは、絶縁膜の表面近傍に多量に分散することが確認さ
れた。これより、絶縁膜の表面近傍をエッチング除去す
ることで、当該絶縁膜に拡散している高融点金属を効果
的に除去することができることが立証された。
【0019】次に、前記図4に示す工程のように、未反
応の高融点金属(チタン)を除去するために第1のエッ
チングを行う際に、エッチング液として、硫酸(H2
4)と過酸化水素(H2 2 )を、 H2 SO4 :H2 2 =1:3 の割合で混合した液(100℃)を用いて高融点金属を
選択的に除去した場合と、水酸化アンモニウム(NH4
OH)、過酸化水素(H2 2 )及び水(H2 O)を、 NH4 OH:H2 2 :H2 O=1:1:5 の割合で混合した液(40℃)を用いて高融点金属を選
択的に除去した場合の、高融点金属シリサイド膜のシー
ト抵抗値を以下の条件で調査した。
【0020】 高融点金属膜の膜厚=20nm 高融点金属シリサイド膜の膜厚=48nm この結果を図7に示す。図7より、硫酸と過酸化水素と
の混合液を用いてエッチングを行った場合は、シート抵
抗の増加が極めて少ない(チタンシリサイド膜の膜厚減
少が極めて少ない)ことが確認された。一方、水酸化ア
ンモニウム、過酸化水素及び水との混合液を用いてエッ
チングを行った場合は、シート抵抗の増加が著しいこと
が確認された。これより、前記高融点金属シリサイド膜
(チタンシリサイド膜)は、硫酸と過酸化水素との混合
液には、殆ど侵されない(エッチングされない)ことが
立証された。
【0021】次に、比較として、前記実施例に係る図1
ないし図3に示す工程を行った後、図4及び図5に示す
工程において、エッチング液として、硫酸(H2
4 )と過酸化水素(H2 2 )を、 H2 SO4 :H2 2 =1:3 の割合で混合した液(100℃)のみを用いて高融点金
属を選択的に除去した後、前記実施例と同様の工程を行
いMOSトランジスタを備えた半導体装置(比較品1)
を作成した。
【0022】また、前記実施例に係る図1ないし図3に
示す工程を行った後、エッチング液として、水酸化アン
モニウム(NH4 OH)、過酸化水素(H2 2 )及び
水(H2 O)を、 NH4 OH:H2 2 :H2 O=1:1:5 の割合で混合した液(40℃)のみを用いて高融点金属
を選択的に除去した、前記実施例と同様の工程をMOS
トランジスタを備えた半導体装置(比較品2)を作成し
た。
【0023】次に、前記実施例で作成した本発明品と比
較品1及び比較品2について、MOSトランジスタのシ
ート抵抗を測定した。この結果を図8に示す。図8か
ら、本発明品と比較品1は、比較品2に比べ、シート抵
抗値が低くなっていることが確認された。さらに、前記
実施例で作成した本発明品と比較品1及び比較品2につ
いて、MOSトランジスタのソース・ドレインとゲート
電極のリーク電流を測定した。この結果を図9に示す。
【0024】図9から、本発明品と比較品2は、比較品
1に比べ、リーク電流値が低くなっていることが確認さ
れた。以上から、本発明品は、シート抵抗及びリーク電
流共、優れた値を示すことが立証された。なお、本実施
例では、第1のエッチング液として、硫酸と過酸化水素
との混合比率が、硫酸:過酸化水素=1:3である混合
液を使用したが、これに限らず、硫酸と過酸化水素との
混合比率は、所望により決定してよい。
【0025】また、本実施例では、第1のエッチング液
として、硫酸と過酸化水素との混合液を使用したが、こ
れに限らず、高融点金属シリサイド膜と高融点金属膜と
の選択比が大きい性質を有する液であれば、他の組成の
エッチング液を使用してもよい。そして、本実施例で
は、第2のエッチング液として、水酸化アンモニウム、
過酸化水素及び水との混合比率が、水酸化アンモニウ
ム:過酸化水素:水=1:1:5である混合液を使用し
たが、これに限らず、水酸化アンモニウム、過酸化水素
及び水との混合比率は、所望により決定してよい。
【0026】また、本実施例では、第2のエッチング液
として、水酸化アンモニウム過酸化水素及び水との混合
液を使用したが、これに限らず、高融点金属シリサイド
膜と絶縁膜との選択比が大きい性質を有する液であれ
ば、他の組成のエッチング液を使用してもよい。そし
て、本実施例では、高融点金属としてチタン(Ti)を
使用したが、これに限らず、モリブデン(Mo)、イリ
ジウム(Ir)、タンタル(Ta)、ニオブ(Nb)、
パラジウム(Pd)、白金(Pt)、ニッケル(N
i)、タングステン(W)等、半導体材料と安定な化合
物を形成することができる高融点金属であれば、他の種
類の高融点金属を用いてもよい。
【0027】また、本実施例では、高融点金属膜8を2
00Å程度の膜厚で形成したが、これに限らず、高融点
金属膜8の膜厚は、所望により決定してよい。そして、
本実施例では、ランプ加熱による熱処理を行ったが、こ
れに限らず、他の方法による熱処理を行ってもよいこと
は勿論である。そしてまた、本実施例で行った第1のエ
ッチング液及び第2のエッチング液を用いたエッチング
のエッチング時間や処理温度等は、一例であり、適切な
シリサイド抵抗値が得られ、ソース・ドレインとゲート
電極とのリーク電流を適切な値に抑制できる範囲内であ
れば、特に限定されるものではない。
【0028】
【発明の効果】以上説明したように、本発明によれば、
前記高融点金属シリサイド膜形成後、当該高融点金属シ
リサイド膜と高融点金属膜との選択比が大きい第1のエ
ッチング液を用いた第1のエッチングを行なうことで、
前記高融点金属シリサイド膜へのエッチングの進行を極
力無くした状態で、前記未反応の高融点金属膜のみを効
率良く除去することができる。従って、前記第1のエッ
チングの際に、前記高融点金属シリサイド膜の膜厚が減
少することを防止することができる。
【0029】また、前記第1のエッチング後、前記高融
点金属シリサイド膜と絶縁膜との選択比が大きい第2の
エッチング液を用いた第2のエッチングを行うことで、
前記シリサイド化の際に、サイドウォール及び選択酸化
膜に拡散した高融点金属を除去することができる。この
結果、シート抵抗値の増加及びリーク電流値の増加を抑
制し、高精度で信頼性の高い半導体装置を簡単に製造す
ることができる。
【0030】さらにまた、前記第1のエッチング液とし
て、硫酸と過酸化水素との混合液を使用し、前記第2の
エッチング液として、水酸化アンモニウム、過酸化水素
及び水との混合液を使用することで、前記効果をさらに
効果的に達成することができる。
【図面の簡単な説明】
【図1】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図2】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図3】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図4】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図5】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図6】本発明の一実施例で、高融点金属膜をシリサイ
ド化した際に、絶縁膜に高融点金属(チタン)が拡散し
た状態を示す図である。
【図7】本発明の一実施例で、未反応の高融点金属(チ
タン)を除去するために行うエッチングで、エッチング
液として、硫酸と過酸化水素との混合液を使用した場合
のシート抵抗増加分と、エッチング液として、水酸化ア
ンモニウム、過酸化水素及び水との混合液を使用した場
合のシート抵抗増加分を示す図である。
【図8】本発明の一実施例で作成した本発明品と比較品
1及び比較品2のMOSトランジスタのシート抵抗値を
示す図である。
【図9】本発明の一実施例で作成した本発明品と比較品
1及び比較品2のMOSトランジスタのソース・ドレイ
ンとゲート電極のリーク電流値を示す図である。
【符号の説明】
1 半導体基板 2 フィールド酸化膜 3 ゲート酸化膜 4 ゲート電極 5 サイドウォール 6 ソース 7 ドレイン 8 高融点金属膜 9 高融点金属シリサイド膜 10 高融点金属が拡散した層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上にゲート絶縁膜を介して形
    成したゲート電極の側壁に、絶縁膜からなるサイドウォ
    ールを形成する第1工程と、前記サイドウォールが形成
    されたウエハの全面に、高融点金属膜を形成する第2工
    程と、前記高融点金属膜の一部をシリサイド化して高融
    点金属シリサイド膜を形成する第3工程と、前記高融点
    金属シリサイド膜形成後、当該高融点金属シリサイド膜
    と高融点金属膜との選択比が大きい第1のエッチング液
    を用いた第1のエッチングを行う第4工程と、前記第1
    のエッチング後、前記高融点金属シリサイド膜と絶縁膜
    との選択比が大きい第2のエッチング液を用いた第2の
    エッチングを行う第5工程と、を含むことを特徴とする
    半導体装置の製造方法。
  2. 【請求項2】 前記第1のエッチング液として、硫酸と
    過酸化水素との混合液を使用し、前記第2のエッチング
    液として、水酸化アンモニウム、過酸化水素及び水との
    混合液を使用することを特徴とする請求項1記載の半導
    体装置の製造方法。
JP34931092A 1992-12-28 1992-12-28 半導体装置の製造方法 Pending JPH06204242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34931092A JPH06204242A (ja) 1992-12-28 1992-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34931092A JPH06204242A (ja) 1992-12-28 1992-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06204242A true JPH06204242A (ja) 1994-07-22

Family

ID=18402909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34931092A Pending JPH06204242A (ja) 1992-12-28 1992-12-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06204242A (ja)

Similar Documents

Publication Publication Date Title
KR100870176B1 (ko) 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자
US6562718B1 (en) Process for forming fully silicided gates
US7015126B2 (en) Method of forming silicided gate structure
US6737710B2 (en) Transistor structure having silicide source/drain extensions
US20040209432A1 (en) Nickel salicide process with reduced dopant deactivation
KR100376235B1 (ko) 반도체장치및그제조방법
JPH08162453A (ja) 半導体装置の製造方法
US20060003534A1 (en) Salicide process using bi-metal layer and method of fabricating semiconductor device using the same
JP2930042B2 (ja) 半導体装置の製造方法
JPH08340109A (ja) 半導体装置の製造方法
US6342440B1 (en) Method for forming low-leakage impurity regions by sequence of high-and low-temperature treatments
JP3376158B2 (ja) 半導体装置の製造方法
JPH06204242A (ja) 半導体装置の製造方法
JP4011434B2 (ja) 半導体装置の製造方法及び半導体装置
JP2002217130A (ja) 半導体装置の製造方法及びその方法により製造される半導体装置
JPH07263682A (ja) サリサイド構造を有するmosfetの製造方法
JP2882352B2 (ja) 半導体装置の製造方法
JP2850883B2 (ja) 半導体装置の製造方法
JPH07201777A (ja) 半導体装置の製造方法
JPH09148568A (ja) 半導体装置の製造方法
KR100340868B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPS61150216A (ja) 半導体装置の製造方法
JPH0799171A (ja) 半導体装置およびその製造方法
JP2000082811A (ja) チタンシリサイド膜を備えた半導体装置及びその製造方法
JP2003197635A (ja) 半導体装置の製造方法