JPH06204285A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06204285A
JPH06204285A JP4348663A JP34866392A JPH06204285A JP H06204285 A JPH06204285 A JP H06204285A JP 4348663 A JP4348663 A JP 4348663A JP 34866392 A JP34866392 A JP 34866392A JP H06204285 A JPH06204285 A JP H06204285A
Authority
JP
Japan
Prior art keywords
lead
reinforcing plate
semiconductor device
semiconductor chip
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4348663A
Other languages
English (en)
Inventor
Masao Goto
賢生 後藤
Morihiko Ikemizu
守彦 池水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4348663A priority Critical patent/JPH06204285A/ja
Priority to US08/172,186 priority patent/US5442232A/en
Priority to KR1019930029252A priority patent/KR0147397B1/ko
Publication of JPH06204285A publication Critical patent/JPH06204285A/ja
Priority to US08/434,707 priority patent/US5652184A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/464Additional interconnections in combination with leadframes
    • H10W70/466Tape carriers or flat leads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00Packaging processes not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/435Shapes or dispositions of insulating layers on leadframes, e.g. bridging members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】多ピン、低熱抵抗、薄型の半導体装置を、安価
かつ簡単な工程で提供する。 【構成】キャリアテ−プ12の一面側には、金属リ−ド
11が取り付けられている。金属リ−ド11の一端は、
半導体チップ13に接続されている。金属リ−ドの他端
は、補強板15の一面側に取り付けられたリ−ドフレ−
ム16のインナ−リ−ドに接続されている。また、半導
体チップ13は、補強板15の一面側に搭載されてい
る。インナ−リ−ドの先端は、補強板15の開口部18
に位置している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特に、多ピン、低熱抵
抗、薄型の半導体装置及びその製造方法に関する。
【0002】
【従来の技術】図11〜図13は、従来の多ピンの半導
体装置を示している。図11は、TAB構造の半導体装
置をリ−ドフレ−ムに接合したものである。図11にお
いて、11はキャリアテ−プ、12はアイランド、13
は半導体チップ、14はリ−ドフレ−ム、15はモ−ル
ド樹脂である。この半導体装置は、アイランド12の面
積が小さいために、半導体チップ13において発生する
熱を効率よく発散させることができない欠点を有する。
【0003】図12は、QFPのヒ−トスプレッダ構造
の半導体装置である。図12において、13は半導体チ
ップ、14はリ−ドフレ−ム、15はモ−ルド樹脂、1
6はヒ−トスプレッダ、17はワイヤ、18は接着剤で
ある。
【0004】図12の半導体装置は、図11の半導体装
置に比べ、低熱抵抗を達成したものであるが、以下の欠
点を有している。第一に、特に多ピンの半導体装置の場
合、チップサイズが半導体チツプ上のアルミ電極のピッ
チによって決定されてしまう点である。これは、半導体
チップ13とリ−ドフレ−ム14が、互いにワイヤ17
によって接続されているためである。その結果、本来、
ICとして機能する部分以外の部分の面積が増大し、必
要以上にチップサイズが大きくなり、コストの上昇を招
く。
【0005】第二に、当該半導体装置をリフロ−により
プリント基板等に実装する際、モ−ルド樹脂(外囲器)
にクラックが発生する欠点がある。これは、モ−ルド樹
脂15とヒ−トスプレッダ16の密着性が悪いため、当
該モ−ルド樹脂とヒ−トスプレッダの間に水分が入り込
み、その水分が実装時の熱により水蒸気になるためであ
る。
【0006】第三に、ヒ−トスプレッダ16がモ−ルド
樹脂によって取り囲まれているため、十分な放熱性を得
ることができない欠点がある。また、ヒ−トスプレッダ
16の面積を小さくし、上記第二の欠点を最小限に抑え
ようとすると、逆に、放熱性が悪化する欠点がある。
【0007】第四に、リ−ドフレ−ムに設けられたダム
バ−を最終製品になるまでにカットする工程が必要とな
る欠点がある。このダムバ−は、トランスファモ−ルド
で樹脂層が形成されるため、その際の樹脂の漏れを防ぐ
ために設けられている。
【0008】図13は、MQuad構造の半導体装置で
ある。図13において、21は金属プレ−ト、22はア
イランド、23は半導体チップ、24はリ−ドフレ−
ム、25はエポキシ系接着剤、26は金属キャップであ
る。
【0009】図13の半導体装置は、温度サイクル時、
金属プレ−ト21と半導体チップ23の熱膨脹の差によ
り熱疲労が大きく、当該半導体チップ23にクラックを
発生させる欠点がある。これは、金属プレ−ト21に熱
膨脹による歪みを緩和するスリット等が形成されないた
めである。また、金属プレ−ト21とアイランド22
は、互いにエポキシ系接着剤25により接続されている
ため、半導体チップ23において発生する熱を効率よく
発散させることができない欠点がある。
【0010】
【発明が解決しようとする課題】このように、従来の半
導体装置は、半導体チツプにおいて発生する熱を効率よ
く発散させることができず、実装時には外囲器にクラッ
クが生じ、半導体装置の製造工程が複雑でコストが高く
なる等といった欠点がある。
【0011】本発明は、上記欠点を解決すべくなされた
もので、その目的は、半導体チツプにおいて発生する熱
を効率よく発散させることができ、また実装時のリフロ
−により外囲器にクラックが発生するのを防止でき、さ
らに製造工程を簡略化して安価かつ構造を簡単にし得る
半導体装置を提供することである。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、キャリアテ−プと、前記キ
ャリアテ−プの一面側に取り付けられる第1のリ−ド
と、前記第1のリ−ドの一端に接続される半導体チップ
と、前記半導体チップが一面側に搭載される補強板と、
前記補強板の一面側に取り付けられ、一端に前記第1の
リ−ドの他端が接続される第2のリ−ドとを備える。
【0013】本発明の半導体装置は、キャリアテ−プ
と、前記キャリアテ−プの一面側に取り付けられるリ−
ドと、前記リ−ドの一端に接続される半導体チップと、
前記半導体チップが一面側に搭載される補強板とを備え
る。
【0014】前記半導体チップは、第1の樹脂層により
覆われている。前記第1のリ−ドは、前記補強板側に折
り曲げられ、前記第2のリ−ドは、前記半導体チップ側
に折り曲げられている。
【0015】前記キャリアテ−プの一面側と前記補強板
の一面側が向かい合っており、前記リ−ドは前記補強板
とは反対側に折り曲げられている。前記補強板は、前記
第2のリ−ドの一端に開口部を有している。
【0016】前記補強板の他面側には、当該半導体装置
の配置を認識するための認識マ−クが設けられている。
前記補強板は、熱伝導度の大きい金属から構成されてい
る。
【0017】前記補強板の他面側には、放熱フィンが取
り付けられている。前記補強板の一面側には、当該補強
板と同じ大きさの保護枠が取り付けられている。
【0018】前記保護枠の高さは、前記補強板の他方側
の面から前記保護枠の上面までの高さが、前記補強板の
他方側の面から前記半導体チップを覆う樹脂層の上面ま
での高さに比べ、同じか、若しくは大きくなるように設
定されている。
【0019】前記キャリアテ−プの他面側と前記補強板
の一面側が向かい合っており、少なくとも前記第1のリ
−ド、及び、前記第1のリ−ドと前記第2のリ−ドの接
続部が第2の樹脂層により覆われている。
【0020】前記キャリアテ−プの一面側と前記補強板
の一面側が向かい合っており、少なくとも前記第1のリ
−ドと前記第2のリ−ドの接続部が第2の樹脂層により
覆われている。前記補強板の他面側には、当該補強板と
一体をなす複数の突起部が形成されている。
【0021】本発明の半導体装置の製造方法は、まず、
キャリアテ−プの一面側に形成される第1のリ−ドの一
端と半導体チップとを接続する。次に、開口部を有する
補強板の一面側に第2のリ−ドの一端が当該開口部に位
置するように当該第2のリ−ドを取り付ける。この後、
前記開口部を介して前記第1のリ−ドと前記第2のリ−
ドの接続部に熱を逃がすための凸ステ−ジを当てなが
ら、熱圧着により前記第1のリ−ドの他端と前記第2の
リ−ドの一端を接続する、という一連の工程からなる。
【0022】本発明の半導体装置の製造方法は、まず、
キャリアテ−プの一面側に形成される第1のリ−ドの一
端と半導体チップとを接続する。次に、熱圧着により前
記第1のリ−ドの他端と第2のリ−ドの一端を接続す
る。この後、補強板の一面側に前記半導体チップ及び前
記第2のリ−ドを取り付ける、という一連の工程からな
る。
【0023】
【作用】上記構成によれば、補強板にTAB構造のデバ
イスが搭載されている。また、当該補強板にはリ−ドフ
レ−ムが取り付けられている。これにより、多ピン半導
体装置の低熱抵抗化、薄型化を達成でき、かつ、強度も
確保することができる。前記半導体チップは、第1の樹
脂層により覆われている。前記第1のリ−ドは、前記補
強板側に折り曲げられ、前記第2のリ−ドは、前記半導
体チップ側に折り曲げられている。さらに、前記キャリ
アテ−プの一面側と前記補強板の一面側が向かい合って
おり、前記リ−ドは前記補強板とは反対側に折り曲げら
れている。前記補強板は、前記第2のリ−ドの一端に開
口部を有している。これにより、高信頼性の半導体装置
を提供することができる。
【0024】前記補強板の他面側には、当該半導体装置
の配置を認識するための認識マ−クが設けられているた
め、ボンディング時の位置合わせが容易になる。前記補
強板は、熱伝導度の大きい金属から構成され、前記補強
板の他面側には、放熱フィンが取り付けられているた
め、放熱性に優れた半導体装置とすることができる。
【0025】前記補強板の一面側には、当該補強板と同
じ大きさの保護枠が取り付けられている。前記保護枠の
高さは、前記補強板の他方側の面から前記保護枠の上面
までの高さが、前記補強板の他方側の面から前記半導体
チップを覆う樹脂層の上面までの高さに比べ、同じか、
若しくは大きくなるように設定されている。
【0026】前記キャリアテ−プの他面側と前記補強板
の一面側が向かい合っており、少なくとも前記第1のリ
−ド、及び、前記第1のリ−ドと前記第2のリ−ドの接
続部が第2の樹脂層により覆われている。前記キャリア
テ−プの一面側と前記補強板の一面側が向かい合ってお
り、少なくとも前記第1のリ−ドと前記第2のリ−ドの
接続部が第2の樹脂層により覆われている。これによ
り、信頼性を向上させることができる。
【0027】前記補強板の他面側には、当該補強板と一
体をなす複数の突起部が形成されている。これにより、
半導体装置の低熱抵抗化、薄型化をさらに向上させるこ
とができる。
【0028】また、熱圧着により、TAB構造のデバイ
スのリ−ドを補強板のリ−ドに接続するのみで本発明に
係わる半導体装置を提供でき、工程の簡略化により製造
コストの低減を図ることができる。また、この際、凸ス
テ−ジを当てながら接続することにより、高信頼性、高
歩留りの半導体装置を提供することができる。
【0029】
【実施例】以下、図面を参照しながら、本発明の一実施
例について詳細に説明する。図1及び図2は、本発明の
一実施例に係わる半導体装置を示している。図1は、本
発明に係わる半導体装置の斜視図であり、図2は、図1
のI−I´線に沿う断面図である。
【0030】本発明の半導体装置は、大きく半導体チッ
プ部Aと補強部Bとに分けられる。半導体チップ部A
は、例えばTAB構造を有するデバイスから構成されて
いる。具体的には、金属リ−ド11は、キャリアテ−プ
12の一面側に形成され、半導体チップ13は、当該金
属リ−ド12に接続されると共にキャリアテ−プ12の
他面側に配置されている。また、金属リ−ド11は、キ
ャリアテ−プ12の他面側に折り曲げられ、半導体チッ
プ13の近傍は、液状封止樹脂(ポッティング樹脂)1
4により覆われている。
【0031】補強部Bは、薄くても強度があり、かつ低
い熱抵抗を有する補強板15と、当該補強板15の一面
側に形成されるリ−ドフレ−ム16から構成されてい
る。補強板15は、例えば金属やセラミックなどから構
成することができ、当該補強板15自体は、平面形状が
従来のパッケ−ジとほぼ同じとなっている(例えば、縦
32mm×横32mm×厚さ0.8mm)。また、補強
板15の他面側には、アウタ−リ−ドボンディング(O
LB)を行う際に、当該半導体装置の認識、位置決めな
どに利用される認識マ−ク17が形成されている。さら
に、リ−ドフレ−ム16のアウタ−リ−ドは、補強板1
5の一面側に折り曲げられ、また、補強板15には、開
口部18が設けられている。
【0032】この開口部18は、補強板15の他面側か
らリ−ドフレ−ム16のインナ−リ−ドの先端部Cに凸
ステ−ジを当てられるように、当該インナ−リ−ドの先
端部Cに沿ってスリット状に形成されている。そして、
この開口部18は、半導体チップ部Aの金属リ−ド11
と補強部Bのリ−ドフレ−ム16の接続時、即ちミドル
リ−ドボンディング(MLB)時において発生する熱を
効率よく放出し、補強板15とリ−ドフレ−ム16の間
の接着剤の炭化による半導体装置の信頼性の低下を防ぐ
ために設けられるものである。なお、開口部16は、後
述するように、製造工程上、必要がないこともある。
【0033】半導体チップ部Aの半導体チップ13は、
エポキシ系の接着剤19により、補強部Bの補強板15
の一面側に接合されている。また、半導体チップ部Aの
金属リ−ド11は、補強部Bのリ−ドフレ−ム16のイ
ンナ−リ−ドに熱圧着されている。なお、半導体チップ
部Aと補強部Bが結合されたとき、金属リ−ド11の降
り曲がる方向と、リ−ドフレ−ム16のアウタ−リ−ド
が降り曲がる方向は、互いに相反している。
【0034】上記構成によれば、多ピン、低熱抵抗、薄
型の半導体装置を提供できる。まず、多ピンについて
は、TAB技術の利用により、例えば304ピンの半導
体装置を提供できる。次に、低熱抵抗については、半導
体チップ13が、直接、熱伝導のよい補強板15上に搭
載されている。このため、半導体チップ13に発生する
熱の主な放出経路が、キャリアテ−プ上の金属リ−ド1
1を介する経路と、補強板15を介する経路の二つとな
り、半導体装置の放熱性が大幅に向上する。例えば、補
強板15に銅板を使用すると、22℃/Wを達成するこ
とができる。これは、図11の従来の半導体装置が42
℃/W、図12の従来の半導体装置が29℃/Wである
点から鑑みれば、大幅な技術革新である。
【0035】次に、薄型については、従来の半導体装置
(図11〜図13)が、幅32mm、厚さ3.6mmで
あるのに対し、本発明に係わる半導体装置(図1及び図
2)が、幅32mm、厚さ1.45mmとなっており、
半導体装置の薄型に貢献できる。しかも、補強板15に
は、リ−ドフレ−ム16が搭載されているため、アウタ
−リ−ドの曲がり難い半導体装置を提供できる。
【0036】即ち、TAB構造のデバイス(半導体チッ
プ部A)を、そのままプリント基板等に実装する場合に
は、金属リ−ド11が直接プリント基板に接続される。
しかし、金属リ−ド11は、厚さが30μm程度である
ため、僅かな力で折れ曲がってしまう欠点がある。この
ため、実装後、シリコン樹脂等により、金属リ−ド11
を保護する必要がある。本発明によれば、頑丈なアウタ
−リ−ドを提供できるため、シリコン樹脂等により当該
アウタ−リ−ドを保護する必要もない。
【0037】さらに、本発明によれば、以下の効果を得
ることができる。即ち、半導体チップ部Aを過度に保護
する必要がない点である。従来の半導体装置(図11参
照)では、キャリアテ−プが剥き出しとなっているた
め、トランスファモ−ルド等により、キャリアテ−プ上
の細い金属リ−ドを保護しなければならない。しかし、
本発明の半導体装置では、半導体チップ部Aは補強部B
の下、つまり補強部Bとプリント基板の間に配置される
ため、過度の保護が必要なく、また、ゴミ等も付着し難
い構造となっている。但し、用途等に応じて、キャリア
テ−プ上を樹脂により保護してもよい(これについて
は、さらに他の実施例で詳述する。)。
【0038】また、本発明によれば、アウタ−リ−ドボ
ンディング(OLB)時において当該半導体装置の位置
合せに利用する認識マ−クが、補強板15の他面側に形
成されている。このため、アウタ−リ−ドボンディング
時の半導体装置の位置合せが容易に行えるという効果が
ある。即ち、従来は、トランスファ−モ−ルド時に樹脂
収縮が生じるため、モ−ルド樹脂の表面にこの認識マ−
クを設けることができないのである。
【0039】次に、図1及び図2の半導体装置の製造方
法について説明する。まず、インナ−リ−ドボンディン
グにより、半導体チップ13がキャリアテ−プ12上の
金属リ−ド11にボンディングされる。半導体チップ1
3が液状封止樹脂により封止され、金属リ−ド11が折
り曲げられ、半導体チップ部Aが形成される。一方、エ
ポキシ系接着剤により、リ−ドフレ−ム16が補強板1
5に接合される。なお、この後、補強板15上のリ−ド
フレ−ム16に、予めメッキ処理を施しておくこともで
きる。
【0040】次に、熱圧着により、半導体チップ部Aの
金属リ−ド11と補強部Bのリ−ドフレ−ム16のイン
ナ−リ−ドが互いに接続(ミドルリ−ドボンディング;
MLB)される。また、エポキシ系の樹脂により、半導
体チップ13と補強板15が互いに接続される。なお、
補強板15の他面側からスリット状の開口部18を通じ
て凸ステ−ジを接触させながらミドルリ−ドボンディン
グを行えば、熱圧着に伴う熱は、当該ステ−ジを通じて
放出されるため、従来のような接着剤の炭化という問題
を解決できる。
【0041】なお、上記製造工程によらず、例えば当該
ミドルリ−ドボンディングが行われた後に、半導体チッ
プ13とリ−ドフレ−ム16を同時に補強板15に取り
付けることもできる。かかる場合には、スリット状の開
口部18は不要である。この後、リ−ドフレ−ム16の
アウタ−リ−ドが折り曲げられ、本発明に係わる半導体
装置が完成する。
【0042】上記半導体装置の製造方法によれば、以下
の効果を得ることができる。まず、従来の半導体装置の
ように、トランスファ−モ−ルドを行う必要がないた
め、リ−ドフレ−ム16のダムカットやバリ取りの工程
が不要となる。つまり、リ−ドフレ−ム16にはダムバ
−を設ける必要がない。また、ミドルリ−ドボンディン
グの前に、半田メッキをリ−ドフレ−ム16に施してお
くことができ、半導体装置の完成後に新たな外装メッキ
は不要となるため、製造工程が簡略化される。これに伴
い、本発明に係わる半導体装置の製造コストも低減され
る。
【0043】また、補強板15にリ−ドフレ−ム16を
接合した後、ミドルリ−ドボンディングを行う場合に
は、当該ミドルリ−ドボンディング時、補強板15の他
面側からスリット状の開口部18を通じて凸ステ−ジを
リ−ドフレ−ム16のアウタ−リ−ドに接触させること
ができる。これに伴い、ミドルリ−ドボンディングによ
り接着剤を炭化させることがなく、高信頼性の半導体装
置を提供できることになる。
【0044】図3は、図1及び図2の半導体装置の変形
例を示すものである。この半導体装置は、図1及び図2
の半導体装置において、さらに放熱性を向上させるため
に、放熱フィン20を補強板15の他面側に取り付けた
ものである。
【0045】本実施例の半導体装置によれば、半導体チ
ップ13の発熱量に応じて、放熱フィン20の大きさを
変えることができるため、少量多品種の半導体装置の提
供を可能とする。例えば、10Wの発熱量がある半導体
チップ13が搭載されている場合、放熱フィン20の大
きさは、9mm程度のものが効果的である。かかる場
合、補強板15を銅板により構成すると、13℃/Wを
達成できる。
【0046】図4及び図5は、図1及び図2の半導体装
置の変形例を示すものである。この半導体装置は、図1
及び図2の半導体装置において、補強板15の一面側
に、半導体チップ部(キャリアテ−プ部、ミドルリ−ド
ボンディング部を含む)Aを保護する保護枠21を取り
付けたものである。
【0047】この保護枠21は、ミドルリ−ドボンディ
ング部(金属リ−ド11とリ−ドフレ−ム16の接合
部)よりも外側(半導体チップ13の反対側)に壁を形
成するように、四角形状の枠を構成している。この壁の
高さ(保護枠21の厚さ)は、補強板15の他面から当
該枠の上面(補強板15とは反対側の面)までの高さ
が、補強板15の他面から半導体チップ部Aの樹脂14
の上面までの高さと同じか、又はそれ以上となるように
設定される。例えば、保護枠21の厚さは、チップ13
下面から樹脂14の上面までの厚さからリ−ドフレ−ム
の厚さを引いた程度に設定する。また、保護枠21の大
きさは、例えば補強板15の大きさと同じ(縦32mm
×横32mm)に形成される。本実施例の半導体装置に
よれば、保護枠21により、半導体チップ部Aを保護し
ているため、高歩留りを達成することができる。
【0048】図6は、図1及び図2の半導体装置の変形
例を示すものである。この半導体装置は、図1及び図2
の半導体装置において、半導体チップ部(ミドルリ−ド
ボンディング部を含む)Aを樹脂層22で覆い、当該半
導体チップ部Aを保護するものである。
【0049】この樹脂層22は、例えばポリイミドのよ
うな耐湿性の優れた材料により構成される。なお、図6
(b)のように、金属リ−ド11がキャリアテ−プ12
の他面側(補強板側)に形成される場合には、キャリア
テ−プ部の保護としては、特に樹脂層22は必要がな
い。従って、同図に示されるように、ミドルリ−ドボン
ディング部及びその近傍にのみ樹脂層22を形成すれば
足りる。本実施例によれば、樹脂層22により、半導体
チップ部Aを保護しているため、高信頼性の半導体装置
を提供することができる。
【0050】図7及び図8は、本発明の他の実施例に係
わる半導体装置を示すものである。この半導体装置は、
補強板15に放熱フィンの機能を持たせたものである。
つまり、例えば図3の半導体装置において、補強板15
と放熱フィン20を合体させ、一つの部材により構成し
たと考えても良い。本実施例によれば、高い放熱性が得
られる(補強板15が銅板の場合、17℃/W)と共
に、薄型の半導体装置(厚さ約3.6mm)を提供でき
る。
【0051】図9及び図10は、本発明の他の実施例に
係わる半導体装置を示すものである。この半導体装置
は、補強部Bを補強板15のみにより構成し、半導体チ
ップ部Aにこの補強板15を取り付けたものである。
【0052】この半導体装置では、金属リ−ド11が直
接プリント基板等に接触することになり、機械的な応力
に対しては、図1及び図2のような半導体装置に比べる
と多少劣ることになる。しかし、半導体装置の薄型化に
ついては、図1及び図2の半導体装置よりも向上させる
ことが可能である。
【0053】
【発明の効果】以上、説明したように、本発明の半導体
装置及びその製造方法によれば、次のような効果を奏す
る。TAB構造のデバイスに補強板が接続され、さらに
当該補強板にはリ−ドフレ−ムが取り付けられている。
これにより、多ピン半導体装置の低熱抵抗化、薄型化を
達成でき、かつ、強度も確保することができる。また、
補強板には、放熱フィンや保護枠などを取り付けること
もでき、高信頼性、高歩留りの半導体装置を提供するこ
とができる。さらに、補強板自体に放熱フィンとしても
機能を持たせることも可能であり、かかる場合、さらに
低熱抵抗化、薄型化を向上させることができる。また、
リ−ドフレ−ムを用いずに、TAB構造のデバイスの金
属リ−ドをアウタ−リ−ドとすることも可能である。
【図面の簡単な説明】
【図1】本発明の一実施例に係わる半導体装置を示す斜
視図。
【図2】図1のI−I´線に沿う断面図。
【図3】図1の半導体装置の変形例を示す断面図。
【図4】図1の半導体装置の変形例を示す断面図。
【図5】図4のII−II´線に沿う断面図。
【図6】図1の半導体装置の変形例を示す断面図。
【図7】本発明の他の実施例に係わる半導体装置を示す
斜視図。
【図8】図7のIII − III´線に沿う断面図。
【図9】本発明の他の実施例に係わる半導体装置を示す
断面図。
【図10】本発明の他の実施例に係わる半導体装置を示
す断面図。
【図11】従来の半導体装置を示す断面図。
【図12】従来の半導体装置を示す断面図。
【図13】従来の半導体装置を示す断面図。
【符号の説明】
A …半導体チップ部 B …補強部、 11 …金属リ−ド、 12 …キャリアテ−プ、 13 …半導体チップ、 14 …モ−ルド樹脂、 15 …補強板 16 …リ−ドフレ−ム、 17 …認識マ−ク、 18 …開口部、 19 …エポキシ接着剤、 20 …放熱フィン、 21 …保護枠、 22 …樹脂層、

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 キャリアテ−プと、前記キャリアテ−プ
    の一面側に取り付けられる第1のリ−ドと、前記第1の
    リ−ドの一端に接続される半導体チップと、前記半導体
    チップが一面側に搭載される補強板と、前記補強板の一
    面側に取り付けられ、一端に前記第1のリ−ドの他端が
    接続される第2のリ−ドとを具備することを特徴とする
    半導体装置。
  2. 【請求項2】 キャリアテ−プと、前記キャリアテ−プ
    の一面側に取り付けられるリ−ドと、前記リ−ドの一端
    に接続される半導体チップと、前記半導体チップが一面
    側に搭載される補強板とを具備することを特徴とする半
    導体装置。
  3. 【請求項3】 前記半導体チップは、第1の樹脂層によ
    り覆われていることを特徴とする請求項1又は2に記載
    の半導体装置。
  4. 【請求項4】 前記第1のリ−ドは、前記補強板側に折
    り曲げられ、前記第2のリ−ドは、前記半導体チップ側
    に折り曲げられていることを特徴とする請求項1に記載
    の半導体装置。
  5. 【請求項5】 前記キャリアテ−プの一面側と前記補強
    板の一面側が向かい合っており、前記リ−ドは前記補強
    板とは反対側に折り曲げられていることを特徴とする請
    求項2に記載の半導体装置。
  6. 【請求項6】 前記補強板は、前記第2のリ−ドの一端
    に開口部を有していることを特徴とする請求項1に記載
    の半導体装置。
  7. 【請求項7】 前記補強板の他面側には、当該半導体装
    置の配置を認識するための認識マ−クが設けられている
    ことを特徴とする請求項1又は2に記載の半導体装置。
  8. 【請求項8】 前記補強板は、熱伝導度の大きい金属か
    ら構成されていることを特徴とする請求項1又は2に記
    載の半導体装置。
  9. 【請求項9】 前記補強板の他面側には、放熱フィンが
    取り付けられていることを特徴とする請求項1又は2に
    記載の半導体装置。
  10. 【請求項10】 前記補強板の一面側には、当該補強板
    と同じ大きさの保護枠が取り付けられていることを特徴
    とする請求項1に記載の半導体装置。
  11. 【請求項11】 前記保護枠の高さは、前記補強板の他
    方側の面から前記保護枠の上面までの高さが、前記補強
    板の他方側の面から前記半導体チップを覆う樹脂層の上
    面までの高さに比べ、同じか、若しくは大きくなるよう
    に設定されていることを特徴とする請求項10に記載の
    半導体装置。
  12. 【請求項12】 前記キャリアテ−プの他面側と前記補
    強板の一面側が向かい合っており、少なくとも前記第1
    のリ−ド、及び、前記第1のリ−ドと前記第2のリ−ド
    の接続部が第2の樹脂層により覆われていることを特徴
    とする請求項1に記載の半導体装置。
  13. 【請求項13】 前記キャリアテ−プの一面側と前記補
    強板の一面側が向かい合っており、少なくとも前記第1
    のリ−ドと前記第2のリ−ドの接続部が第2の樹脂層に
    より覆われていることを特徴とする請求項1に記載の半
    導体装置。
  14. 【請求項14】 前記補強板の他面側には、当該補強板
    と一体をなす複数の突起部が形成されていることを特徴
    とする請求項1又は2に記載の半導体装置。
  15. 【請求項15】 キャリアテ−プの一面側に形成される
    第1のリ−ドの一端と半導体チップとを接続する工程
    と、開口部を有する補強板の一面側に第2のリ−ドの一
    端が当該開口部に位置するように当該第2のリ−ドを取
    り付ける工程と、前記開口部を介して前記第1のリ−ド
    と前記第2のリ−ドの接続部に熱を逃がすための凸ステ
    −ジを当てながら、熱圧着により前記第1のリ−ドの他
    端と前記第2のリ−ドの一端を接続する工程とを具備す
    ることを特徴とする半導体装置の製造方法。
  16. 【請求項16】 キャリアテ−プの一面側に形成される
    第1のリ−ドの一端と半導体チップとを接続する工程
    と、熱圧着により前記第1のリ−ドの他端と第2のリ−
    ドの一端を接続する工程と、補強板の一面側に前記半導
    体チップ及び前記第2のリ−ドを取り付ける工程とを具
    備することを特徴とする半導体装置の製造方法。
JP4348663A 1992-12-28 1992-12-28 半導体装置及びその製造方法 Pending JPH06204285A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4348663A JPH06204285A (ja) 1992-12-28 1992-12-28 半導体装置及びその製造方法
US08/172,186 US5442232A (en) 1992-12-28 1993-12-23 Thin semiconductor package having many pins and likely to dissipate heat
KR1019930029252A KR0147397B1 (ko) 1992-12-28 1993-12-23 반도체장치 및 그 제조방법
US08/434,707 US5652184A (en) 1992-12-28 1995-05-04 Method of manufacturing a thin semiconductor package having many pins and likely to dissipate heat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4348663A JPH06204285A (ja) 1992-12-28 1992-12-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06204285A true JPH06204285A (ja) 1994-07-22

Family

ID=18398524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4348663A Pending JPH06204285A (ja) 1992-12-28 1992-12-28 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US5442232A (ja)
JP (1) JPH06204285A (ja)
KR (1) KR0147397B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232367A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置の製造方法
CN101958294A (zh) * 2009-07-15 2011-01-26 马维尔国际贸易有限公司 多连接引线
CN114725029A (zh) * 2021-01-04 2022-07-08 南茂科技股份有限公司 半导体封装结构及其制作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
JPH0831988A (ja) * 1994-07-20 1996-02-02 Nec Corp テープキャリアパッケージの封止構造
JP2924840B2 (ja) * 1997-02-13 1999-07-26 日本電気株式会社 Tape−BGAタイプの半導体装置
USD394844S (en) 1997-04-25 1998-06-02 Micron Technology, Inc. Temporary package for semiconductor dice
USD402638S (en) 1997-04-25 1998-12-15 Micron Technology, Inc. Temporary package for semiconductor dice
KR100395188B1 (ko) 1998-01-12 2003-08-21 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법과 전자기기
JP3147071B2 (ja) * 1998-01-19 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
CN101740404B (zh) * 2008-11-05 2011-09-28 矽品精密工业股份有限公司 一种半导体封装件的结构以及其制法
US9491997B2 (en) 2013-12-02 2016-11-15 Soft Lines International, Ltd. Drum assembly, cosmetic device with drum assembly, and battery compartment for cosmetic device
KR101688079B1 (ko) * 2015-07-13 2016-12-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
JP6261642B2 (ja) * 2016-04-04 2018-01-17 三菱電機株式会社 電力半導体装置
JP2018166083A (ja) * 2017-03-28 2018-10-25 アイシン精機株式会社 電子部品モジュール、及び電子部品モジュールの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066843A (ja) * 1983-09-22 1985-04-17 Hitachi Ltd 集積回路パツケ−ジ
US4943844A (en) * 1985-11-22 1990-07-24 Texas Instruments Incorporated High-density package
JPH0784951B2 (ja) * 1988-09-14 1995-09-13 株式会社テイエルブイ 蒸気供給システム
JP2654189B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
JP2845488B2 (ja) * 1989-04-20 1999-01-13 日本電気株式会社 半導体集積回路装置
US5223130A (en) * 1989-06-13 1993-06-29 Farm Fish, S.R.L. Device for organic neutralization and removal of phosphorus compounds present in water basins
JPH03123067A (ja) * 1989-10-05 1991-05-24 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JPH0624212B2 (ja) * 1989-10-09 1994-03-30 ローム株式会社 電子部品
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JPH03263359A (ja) * 1990-03-13 1991-11-22 Nec Corp モールドフラットパッケージ
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JPH04179261A (ja) * 1990-11-14 1992-06-25 Fujitsu Ltd 混成集積回路の実装方法
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
US5254500A (en) * 1991-02-05 1993-10-19 Advanced Micro Devices, Inc. Method for making an integrally molded semiconductor device heat sink
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232367A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置の製造方法
CN101958294A (zh) * 2009-07-15 2011-01-26 马维尔国际贸易有限公司 多连接引线
CN114725029A (zh) * 2021-01-04 2022-07-08 南茂科技股份有限公司 半导体封装结构及其制作方法

Also Published As

Publication number Publication date
KR0147397B1 (ko) 1998-11-02
US5442232A (en) 1995-08-15
US5652184A (en) 1997-07-29
KR940016632A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
KR100261959B1 (ko) 전자 패키지 및 그의 제조 방법과 정보 처리 시스템
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3329073B2 (ja) 半導体装置およびその製造方法
US5227662A (en) Composite lead frame and semiconductor device using the same
JP2671922B2 (ja) 半導体パッケージ
US6204564B1 (en) Semiconductor device and method for making the same
JPH06105721B2 (ja) 半導体装置
JPH07221218A (ja) 半導体装置
JPH06204285A (ja) 半導体装置及びその製造方法
KR960012647B1 (ko) 반도체장치 및 그 제조방법
US5970320A (en) Process of resin sealing a semiconductor device and lead frame
JPH10270626A (ja) 半導体装置およびその製造方法
US20040173903A1 (en) Thin type ball grid array package
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JPS6159660B2 (ja)
JP2756436B2 (ja) 半導体装置およびその製造方法
JP3356566B2 (ja) 半導体パッケージ及びその実装方法
JP2577879B2 (ja) 半導体装置
JP2968704B2 (ja) 半導体装置
JP2633513B2 (ja) 半導体装置の製造方法
JP2577880B2 (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法