JPH06204390A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH06204390A
JPH06204390A JP5001274A JP127493A JPH06204390A JP H06204390 A JPH06204390 A JP H06204390A JP 5001274 A JP5001274 A JP 5001274A JP 127493 A JP127493 A JP 127493A JP H06204390 A JPH06204390 A JP H06204390A
Authority
JP
Japan
Prior art keywords
semiconductor chips
semiconductor
lead
lead terminal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5001274A
Other languages
Japanese (ja)
Inventor
Kazumi Ebihara
一美 蛯原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP5001274A priority Critical patent/JPH06204390A/en
Publication of JPH06204390A publication Critical patent/JPH06204390A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、高集積化のために同一パッケージ
内に複数の半導体チップを収納する半導体装置に関し、
製造工程や製造設備を増やすことなく、パッケージ内の
チップバランストの良好なものを提供することを目的と
する。 【構成】 一対の半導体チップ１，２を絶縁膜３，３’
を介して上下に配置し、該半導体チップ１，２の複数の
電極部５，５’と外部に導出されるリード端子４とを電
気的に接続した状態で樹脂封止する半導体装置におい
て、前記一対の半導体チップ１，２は、回路パターンの
形成されていない裏面同士を対向させるよう配置し、前
記リード端子４は、少なくとも半導体チップ１，２の対
向する両外周部より突出するように上下の半導体チップ
１，２間に介在されていると共に、一端が更に延びて樹
脂外部に導出しており、一方の半導体チップ１の電極部
５が前記リード端子４の外部導出側表面に、他方の半導
体チップ２の電極部５’が該リード端子４の他端側の裏
面に接続される構成とする。 (57) [Summary] [Object] The present invention relates to a semiconductor device in which a plurality of semiconductor chips are housed in the same package for high integration.
It is an object of the present invention to provide a chip with good chip balance in a package without increasing the manufacturing process or manufacturing equipment. [Structure] A pair of semiconductor chips 1 and 2 are formed into insulating films 3 and 3 '
In the semiconductor device, which is disposed above and below via a semiconductor chip and is resin-sealed in a state in which the plurality of electrode portions 5, 5 ′ of the semiconductor chips 1 and 2 and the lead terminals 4 led out to the outside are electrically connected, The pair of semiconductor chips 1 and 2 are arranged so that the back surfaces on which the circuit patterns are not formed face each other, and the lead terminals 4 are arranged above and below the semiconductor chips 1 and 2 so as to project from both outer peripheral portions thereof. While being interposed between the semiconductor chips 1 and 2, one end further extends and is led out to the outside of the resin, and the electrode portion 5 of one semiconductor chip 1 is on the outer lead-out side surface of the lead terminal 4 and the other semiconductor. The electrode portion 5'of the chip 2 is connected to the back surface of the lead terminal 4 on the other end side.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、同一パッケージ内に複
数の半導体チップを収納する半導体装置に関する。半導
体装置は、年々高集積化してきているが、近年同一パッ
ケージ内に複数の半導体チップを収納することで、集積
度を向上させようとする技術が開発されている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which houses a plurality of semiconductor chips in the same package. Semiconductor devices have been highly integrated year by year, but in recent years, a technique has been developed to improve the degree of integration by accommodating a plurality of semiconductor chips in the same package.

【０００２】[0002]

【従来の技術】図６（ａ）（ｂ）は、複数の半導体チッ
プをパッケージングした従来の半導体装置を示す断面
図、及び平面図である。但し、図６（ｂ）ではパッケー
ジは透けて内部が見えている。図６の半導体装置は、２
個の半導体チップ２１，２２を絶縁膜２３を介して裏面
同士を対向するように配置してモールド樹脂２７により
封止したものである。各半導体チップ２１，２２の複数
の電極部にはパッド２５が設けられており、外部に導出
されるリード端子２４にワイヤーボンディング或いはＴ
ＡＢ方式により接続されている。2. Description of the Related Art FIGS. 6A and 6B are a sectional view and a plan view showing a conventional semiconductor device in which a plurality of semiconductor chips are packaged. However, in FIG. 6B, the inside of the package is visible through the package. The semiconductor device of FIG.
The individual semiconductor chips 21 and 22 are arranged so that their back surfaces face each other with an insulating film 23 in between and sealed with a mold resin 27. Pads 25 are provided on a plurality of electrode portions of each of the semiconductor chips 21 and 22, and are connected to the lead terminals 24 led out to the outside by wire bonding or T bonding.
It is connected by the AB method.

【０００３】同じ１本のリード端子２４には、その表裏
に上下の半導体チップ２１，２２の回路的に同一の電極
をそれぞれ接続しなければならないため、上下でパッド
２５の位置が同じになるように上下の半導体チップ２
１，２２は鏡像の関係にする必要がある。即ち、図６
（ｂ）において、リード端子にはパッドａが接続され
ているが、仮に同様な半導体チップ２１を用いてリード
端子２４の裏面側に接続させようとすると、パッドａは
リード端子側に位置することになる。この位置からリ
ード端子に接続することはできないため、リード端子
の裏面側に搭載した時に、図６（ｂ）の半導体チップの
パッドａと回路的に同様なパッドがリード端子側に位
置するようにレイアウトを変えなければならない。Since the same circuit-wise electrodes of the upper and lower semiconductor chips 21 and 22 must be connected to the same lead terminal 24 on the front and back sides, the positions of the pads 25 should be the same on the upper and lower sides. Upper and lower semiconductor chips 2
It is necessary that 1 and 22 have a mirror image relationship. That is, FIG.
In (b), the pad a is connected to the lead terminal. However, if the same semiconductor chip 21 is used to connect to the back surface side of the lead terminal 24, the pad a should be located on the lead terminal side. become. Since it is not possible to connect to the lead terminal from this position, when mounted on the back surface side of the lead terminal, a pad similar in circuit to the pad a of the semiconductor chip in FIG. 6B is positioned on the lead terminal side. You have to change the layout.

【０００４】以上の理由からレイアウトの異なる２種類
の半導体チップの裏面同士を対向させて鏡像の関係にな
るように構成している。このように、上下の半導体チッ
プを鏡像関係にして樹脂封止する技術は、例えば、特開
昭64-77135号公報に記載されている。また、図７に断面
図を示すが、全く同一の半導体チップ３１，３１’を上
下に重ねて樹脂封止するような技術も考えられている。
この場合パッド３５，３５’を有する面を両チップ共上
側にして配置しなければならないため、下方の半導体チ
ップ３１’のパッド３５’上に絶縁膜３３を介して上方
の半導体チップ３１を搭載している。For the above reasons, the rear surfaces of two types of semiconductor chips having different layouts are made to face each other so as to have a mirror image relationship. The technique of resin-sealing the upper and lower semiconductor chips in a mirror image relationship is described in, for example, Japanese Patent Laid-Open No. 64-77135. Further, a cross-sectional view is shown in FIG. 7, but a technique in which completely identical semiconductor chips 31, 31 'are vertically stacked and resin-sealed is also considered.
In this case, since the surfaces having the pads 35 and 35 'must be arranged so that both chips are on the upper side, the upper semiconductor chip 31 is mounted on the pad 35' of the lower semiconductor chip 31 'via the insulating film 33. ing.

【０００５】[0005]

【発明が解決しようとする課題】まず、図６の半導体装
置は、前項でも説明したように、上下の半導体チップ２
１，２２を鏡像関係にするため、２種類の異なる半導体
チップを用意する必要がある。従って、ウエハプロセス
の段階から異なるマスクを用いる等、製造工程において
設備及び工数の増大を招くことになる。First, in the semiconductor device of FIG. 6, the upper and lower semiconductor chips 2 as described in the previous section.
It is necessary to prepare two different types of semiconductor chips in order to make 1 and 22 mirror images. Therefore, equipment and man-hours are increased in the manufacturing process, such as using different masks from the wafer process stage.

【０００６】また、図７の半導体装置の場合は、１種類
の同一の半導体チップを用いるため、前者のような課題
はない。しかしながら、下方の半導体チップの回路パタ
ーン形成面上に半導体チップを搭載しており、パッドや
回路パターンを損傷させる可能性が大きいため、その保
護等の処理が面倒である。更にモールド樹脂内での半導
体チップのバランスが悪く、基板への実装時における加
熱により、モールド樹脂とチップ及びリード端子との界
面に侵入した水分の影響で、樹脂モールドにクラックが
発生する可能性が高くなる。Further, in the case of the semiconductor device of FIG. 7, since one kind of the same semiconductor chip is used, there is no problem like the former. However, since the semiconductor chip is mounted on the circuit pattern forming surface of the lower semiconductor chip, and there is a high possibility of damaging the pads and the circuit pattern, the processing such as protection thereof is troublesome. In addition, the semiconductor chips in the mold resin are poorly balanced, and heating during mounting on the board may cause cracks in the resin mold due to the effect of moisture that has entered the interface between the mold resin and the chips and lead terminals. Get higher

【０００７】[0007]

【課題を解決するための手段】上記課題を解決する本発
明は、一対の半導体チップ１，２を絶縁膜３，３’を介
して上下に配置し、該半導体チップ１，２の複数の電極
部５，５’と外部に導出されるリード端子４とを電気的
に接続した状態で樹脂封止する半導体装置において、前
記一対の半導体チップ１，２は、回路パターンの形成さ
れていない裏面同士を対向させるよう配置し、前記リー
ド端子４は、少なくとも半導体チップ１，２との接触面
に絶縁膜３，３’が被覆され、両端部がそれぞれ半導体
チップ１，２の対向する外周部より突出するように前記
上下の半導体チップ１，２間に介在されていると共に、
一端が更に延びて樹脂外部に導出しており、一方の半導
体チップ１の電極部５が前記リード端子４の外部導出側
表面に、他方の半導体チップ２の電極部５’が該リード
端子４の他端側の裏面に接続されていることを特徴とす
る。According to the present invention for solving the above-mentioned problems, a pair of semiconductor chips 1 and 2 are vertically arranged with insulating films 3 and 3'in between, and a plurality of electrodes of the semiconductor chips 1 and 2 are arranged. In a semiconductor device in which the parts 5, 5'and the lead terminals 4 led out to the outside are electrically sealed with a resin, the pair of semiconductor chips 1, 2 have back surfaces on which no circuit pattern is formed. Are arranged so as to face each other, and at least the contact surfaces of the lead terminals 4 with the semiconductor chips 1 and 2 are covered with the insulating films 3 and 3 ', and both end portions of the lead terminals 4 project from the facing outer peripheral portions of the semiconductor chips 1 and 2, respectively. So as to be interposed between the upper and lower semiconductor chips 1 and 2,
One end further extends and is led out to the outside of the resin, the electrode portion 5 of one semiconductor chip 1 is on the outer lead side surface of the lead terminal 4, and the electrode portion 5 ′ of the other semiconductor chip 2 is the lead terminal 4. It is characterized in that it is connected to the back surface on the other end side.

【０００８】[0008]

【作用】上記の如き本発明によると、全く同じ半導体チ
ップの裏面同士を対向させて配置するにもかかわらず、
上下の回路的に同様な電極を一本の同じリード端子に接
続することが可能となる。従って、製造工程や製造設備
を増やすことなく、半導体チップの樹脂モールド内での
バランスの良好な半導体装置を実現することができる。According to the present invention as described above, even though the back surfaces of the same semiconductor chip are arranged so as to face each other,
It is possible to connect the upper and lower circuit-like electrodes to a single lead terminal. Therefore, it is possible to realize a well-balanced semiconductor device in a resin mold of a semiconductor chip without increasing the number of manufacturing steps and manufacturing equipment.

【０００９】[0009]

【実施例】以下に、本発明の実施例を説明する。図１
は、本発明の一実施例の半導体装置の平面図であり、図
１（ａ）は表面図、図１（ｂ）は図１（ａ）を半導体チ
ップの長手方向の辺を軸にして反転させた裏面図であ
る。また図２は、図１（ａ）の一点鎖線Ａ−Ａ’を矢印
方向に見た断面図である。EXAMPLES Examples of the present invention will be described below. Figure 1
1A is a plan view of a semiconductor device according to an embodiment of the present invention, FIG. 1A is a front view, and FIG. 1B is an inverted view of FIG. 1A with a side in a longitudinal direction of a semiconductor chip as an axis. FIG. Further, FIG. 2 is a cross-sectional view of the dashed-dotted line AA ′ of FIG.

【００１０】但し、図１では樹脂モールドは点線で示し
ており、透けて内部が見えている状態となっている。本
実施例の半導体装置は、図１（ａ）（ｂ）に示すよう
に、交互に配置される２種類のリード端子４の表裏面に
ポリイミド等からなる絶縁テープ３，３’を介して半導
体チップ１，２がそれぞれ搭載されている。そして半導
体チップ１，２の複数の電極部にはパッド５，５’が形
成され、各パッド５，５’は、導線６を介してリード端
子４に電気的に接続されている。However, in FIG. 1, the resin mold is shown by a dotted line, and the inside is seen through. As shown in FIGS. 1 (a) and 1 (b), the semiconductor device of the present embodiment is a semiconductor device in which insulating tapes 3 and 3'made of polyimide or the like are provided on the front and back surfaces of two types of lead terminals 4 which are alternately arranged. Chips 1 and 2 are mounted respectively. Pads 5 and 5 ′ are formed on the plurality of electrode portions of the semiconductor chips 1 and 2, and the pads 5 and 5 ′ are electrically connected to the lead terminal 4 via the conductive wire 6.

【００１１】この全体構成は、図２の断面図でより明確
となる。リード端子４の表裏面にはそれぞれ絶縁テープ
３，３’が被着されており、この絶縁テープ３，３’上
に半導体チップ１，２の裏面同士が対向するように搭載
されている。そして表裏の半導体チップ１，２の電極部
には、それぞれパッド５，５’が設けられ導線６により
リード端子４に電気的に接続されている。このような状
態でエポキシ系等のモールド樹脂７内に封止されてい
る。The overall structure will be more apparent in the sectional view of FIG. Insulating tapes 3 and 3'are attached to the front and back surfaces of the lead terminals 4, respectively, and the semiconductor chips 1 and 2 are mounted on the insulating tapes 3 and 3 'so that the back surfaces of the semiconductor chips 1 and 2 face each other. Pads 5 and 5 ′ are provided on the electrode portions of the semiconductor chips 1 and 2 on the front and back sides, respectively, and are electrically connected to the lead terminals 4 by conducting wires 6. In such a state, it is sealed in the epoxy resin or the like molding resin 7.

【００１２】ここでリード端子４の構造、及びこのリー
ド端子４と表裏の半導体チップ１，２との関係について
説明する。図１、図２に示すように、表裏の半導体チッ
プ１，２間に介在するリード端子４は、その一端がモー
ルド樹脂７の外部に導出していると共に、他端が半導体
チップ１の反対側にあり、その外縁及び絶縁テープ３か
らは突出する位置でモールド樹脂７内に収納されてい
る。即ち、一本のリード端子４の両端部が半導体チップ
の両側に存在して、その一方が外部に導出している。The structure of the lead terminal 4 and the relationship between the lead terminal 4 and the front and back semiconductor chips 1 and 2 will be described. As shown in FIGS. 1 and 2, one end of the lead terminal 4 interposed between the front and back semiconductor chips 1 and 2 is led out to the outside of the molding resin 7, and the other end is on the opposite side of the semiconductor chip 1. And is housed in the molding resin 7 at a position protruding from the outer edge and the insulating tape 3. That is, both ends of one lead terminal 4 are present on both sides of the semiconductor chip, and one of them is led to the outside.

【００１３】そしてモールド樹脂内に対して導出方向の
異なる２種類のリード端子が交互に配置されている。図
１（ａ）（ｂ）において、表裏異なる方向から見た時の
同一のリード端子が容易に判断できるように一部の端子
に番号を付ける。また、表裏の半導体チップ１，２のパ
ッドについても、その一部に符号を付ける。Two types of lead terminals having different lead-out directions are alternately arranged in the mold resin. In FIGS. 1A and 1B, some terminals are numbered so that the same lead terminal can be easily determined when viewed from different directions. Also, with respect to the pads of the semiconductor chips 1 and 2 on the front and back sides, reference numerals are attached to some of them.

【００１４】表側の半導体チップ１を示す図１（ａ）に
おいて、リード端子はモールド樹脂７の左側より外
部に導出しており、リード端子はモールド樹脂７の
右側より外部に導出している。また、反転した裏側の半
導体チップ２が示される図１（ｂ）では、リード端子
とリード端子の導出方向が逆転している。これに
対して、表裏の半導体チップ１，２は同一のもので、裏
面同士を対向させているため、図１（ａ）（ｂ）共に、
パッドａ，ｃ及びパッドｂ，ｄで示すように同一パッド
が同一位置に存在する。In FIG. 1A showing the semiconductor chip 1 on the front side, the lead terminals are led out from the left side of the molding resin 7, and the lead terminals are led out from the right side of the molding resin 7. Further, in FIG. 1B in which the semiconductor chip 2 on the reverse side which is reversed is shown, the lead terminals and the lead-out directions of the lead terminals are reversed. On the other hand, the semiconductor chips 1 and 2 on the front and back are the same, and the backs are opposed to each other.
The same pad exists at the same position as shown by pads a and c and pads b and d.

【００１５】このような関係にあることから、リード端
子４とパッド５，５’の接続を次のように行っている。
即ち、図１（ａ）に示す表側では、半導体チップ１のパ
ッドａ，ｃはリード端子の導出側（左側）に接続さ
れ、パッドｂ，ｄはリード端子の導出側（右側）に
接続されている。また、図１（ｂ）に示す裏側では、半
導体チップ２ののパッドａ，ｃはリード端子の導出
しない他端側（左側）に接続され、パッドｂ，ｄはリー
ド端子の導出しない他端側（右側）に接続されてい
る。Due to this relationship, the lead terminal 4 and the pads 5, 5'are connected as follows.
That is, on the front side shown in FIG. 1A, the pads a and c of the semiconductor chip 1 are connected to the lead-out side (left side) of the lead terminal, and the pads b and d are connected to the lead-out side (right side) of the lead terminal. There is. Further, on the back side shown in FIG. 1B, the pads a and c of the semiconductor chip 2 are connected to the other end side (left side) where the lead terminals are not led out, and the pads b and d are the other end side where the lead terminals are not led out. (Right side).

【００１６】以上のようなリード端子の構造及び接続方
法をとることで、同一チップの裏面同士を対向させる構
成を容易に実現することができる。次に、本実施例の半
導体装置の製造方法について簡単に説明する。図３は、
本実施例に用いるリードフレームの平面図であり、図１
では半導体チップ１及び絶縁テープ３で隠れていた部分
が示されている。By adopting the lead terminal structure and the connecting method as described above, it is possible to easily realize a structure in which the back surfaces of the same chip are opposed to each other. Next, a method of manufacturing the semiconductor device of this embodiment will be briefly described. Figure 3
FIG. 1 is a plan view of a lead frame used in this embodiment.
Shows the part hidden by the semiconductor chip 1 and the insulating tape 3.

【００１７】このリードフレーム８は、導電材からなる
薄板をプレス加工或いはエッチング加工することによ
り、複数が連結された状態として形成する。このように
形成したリードフレーム８の中央部の表裏面に、半導体
チップより若干広い面積を有する絶縁テープ３，３’を
被着する。被着は接着剤等を絶縁テープに付着させてお
くことで行う。図３において点線で示す部分が絶縁テー
プを被着する位置である。The lead frame 8 is formed by pressing or etching a thin plate made of a conductive material so that a plurality of the lead frames 8 are connected to each other. On the front and back surfaces of the central portion of the lead frame 8 thus formed, the insulating tapes 3, 3'having a slightly larger area than the semiconductor chip are attached. Adhesion is performed by attaching an adhesive or the like to the insulating tape. In FIG. 3, a portion indicated by a dotted line is a position where the insulating tape is attached.

【００１８】一方、半導体チップは、ＴＡＢ方式により
パッドに導線が接続された状態としておく。これは、チ
ップ搭載部分に孔を開けた可橈性を有するフィルム上に
銅泊を貼着した後、エッチングにより複数の導線６を形
成し、孔部に半導体チップを配置させて熱圧着により導
線６とチップのパッドとの接続を行ったものである。
尚、導線６の一端は切断されて自由端としている。On the other hand, the semiconductor chip is kept in a state in which the lead wire is connected to the pad by the TAB method. This is because a plurality of conducting wires 6 are formed by etching after sticking copper foil on a flexible film in which holes are formed in the chip mounting portion, and semiconductor chips are arranged in the holes and thermocompression bonding is performed. 6 and the pads of the chip are connected.
In addition, one end of the conductor wire 6 is cut to leave a free end.

【００１９】このように導線６が接続された半導体チッ
プ１，２をリードフレーム８の表裏の絶縁テープ３，
３’上にそれぞれ裏面同士が対向するように搭載して、
リードフレーム８のリード端子４の所定部分に導線６を
熱圧着により接続する。そして、所定形状のキャビティ
を有する金型内に半導体チップ１，２を搭載したリード
フレーム８をセットして、キャビティ内にエポキシ系等
の樹脂を充填することでモールド樹脂７を形成した後、
リードフレーム８の不要な部分を切断すると共に、リー
ド端子４の導出部の曲げ加工を行うことで半導体装置を
完成させる。The semiconductor chips 1 and 2 to which the conductors 6 are connected in this manner are attached to the insulating tapes 3 on the front and back of the lead frame 8.
Mount on 3 'so that the backsides face each other,
The lead wire 6 is connected to a predetermined portion of the lead terminal 4 of the lead frame 8 by thermocompression bonding. Then, the lead frame 8 on which the semiconductor chips 1 and 2 are mounted is set in a mold having a cavity of a predetermined shape, and the mold resin 7 is formed by filling the cavity with a resin such as epoxy resin.
The semiconductor device is completed by cutting unnecessary portions of the lead frame 8 and bending the lead portions of the lead terminals 4.

【００２０】尚、本実施例では、リード端子４の表裏面
に絶縁テープ３，３’を被着したが、リード端子４の表
裏にはペースト状の絶縁樹脂を塗布した後、乾燥させる
ことで絶縁膜を形成することもできる。次に、図４及び
図５を参照しながら、本発明の他の実施例を説明する。
図４は本実施例のリード端子１４の構造を示すリードフ
レーム１８の平面図、図５は完成後の本実施例の半導体
装置の平面図であり、図５（ａ）は表面図、図５（ｂ）
は図５（ａ）を半導体チップの短手方向の辺を軸にして
反転させた裏面図である。但し、図５はモールド樹脂の
内部が透けて見えている状態を示している。In this embodiment, the insulating tapes 3 and 3'are attached to the front and back surfaces of the lead terminal 4. However, by applying a paste-like insulating resin to the front and back surfaces of the lead terminal 4 and drying it. An insulating film can also be formed. Next, another embodiment of the present invention will be described with reference to FIGS.
4 is a plan view of the lead frame 18 showing the structure of the lead terminal 14 of this embodiment, FIG. 5 is a plan view of the semiconductor device of this embodiment after completion, and FIG. (B)
FIG. 6 is a rear view in which FIG. 5A is inverted with a lateral side of the semiconductor chip as an axis. However, FIG. 5 shows a state in which the inside of the mold resin can be seen through.

【００２１】前実施例では電極が半導体チップの長手方
向に引き出されていたのに対して、本実施例は、半導体
チップの短手方向に電極が引き出される例である。図５
から明らかなように、半導体チップ１１，１２のパッド
１５は、短辺部分に設けられており、リード端子１４は
パッド１５の近傍に引き回されている。前実施例同様、
図４に示すリードフレーム１８は、導電材からなる薄板
をプレス加工することにより、複数が連結された状態と
して形成する。このように形成したリードフレーム１８
の点線で示す中央部の表裏面に、半導体チップ１１，１
２より若干広い面積を有する絶縁テープ１３，１３’を
被着する。被着は接着剤等を絶縁テープに付着させてお
くことで行う。While the electrodes are drawn out in the longitudinal direction of the semiconductor chip in the previous embodiment, this embodiment is an example in which the electrodes are drawn out in the lateral direction of the semiconductor chip. Figure 5
As is apparent from the above, the pads 15 of the semiconductor chips 11 and 12 are provided on the short side portions, and the lead terminals 14 are routed near the pads 15. Similar to the previous example
The lead frame 18 shown in FIG. 4 is formed by pressing a thin plate made of a conductive material in a state in which a plurality of them are connected. The lead frame 18 formed in this way
On the front and back surfaces of the central part indicated by the dotted line of
The insulating tape 13, 13 'having a slightly larger area than 2 is applied. Adhesion is performed by attaching an adhesive or the like to the insulating tape.

【００２２】その後、前実施例と同様にＴＡＢ方式によ
り導線１６がパッド１５に接続された状態の半導体チッ
プ１１，１２を表裏の各絶縁テープ１３，１３’上に裏
面同士が対向するように搭載する。そして、リードフレ
ーム１８のリード端子１４の所定部分と導線１６とを熱
圧着により接続する。このように半導体チップ１１，１
２を搭載したリードフレーム１８を所定形状のキャビテ
ィを有する金型内にセットして、キャビティ内に樹脂を
充填することでモールド樹脂１７を形成した後、リード
フレーム１８の不要な部分を切断すると共に、リード端
子１４の導出部の曲げ加工を行うことで図５に示す半導
体装置を完成させる。Thereafter, as in the previous embodiment, the semiconductor chips 11 and 12 in which the conductors 16 are connected to the pads 15 by the TAB method are mounted on the front and back insulating tapes 13 and 13 'so that the back surfaces face each other. To do. Then, a predetermined portion of the lead terminal 14 of the lead frame 18 and the conducting wire 16 are connected by thermocompression bonding. In this way, the semiconductor chips 11, 1
2 is set in a mold having a cavity having a predetermined shape, the cavity is filled with resin to form a molding resin 17, and then unnecessary portions of the lead frame 18 are cut off. By bending the lead portion of the lead terminal 14, the semiconductor device shown in FIG. 5 is completed.

【００２３】本実施例においては、リード端子１４の導
出側の一端は半導体チップの短辺側から長辺側へと引き
回されて長手辺の部分から外部へ導出しているが、半導
体チップの方向を考えなければ、前実施例と同様な配線
がなされている。即ち、リード端子１４の両端部が半導
体チップの両側に位置すると共にその一端が外部に導出
しており、表側の半導体チップ１１のパッドがリード端
子１４の外部導出側表面に、裏側の半導体チップ１２の
パッドがリード端子１４の他端側の裏面に接続されてい
る。In the present embodiment, one end of the lead terminal 14 on the lead-out side is routed from the short side to the long side of the semiconductor chip and led out from the long side portion to the outside. If the direction is not taken into consideration, wiring similar to that in the previous embodiment is made. That is, both ends of the lead terminal 14 are located on both sides of the semiconductor chip and one end thereof is led out to the outside, and the pad of the front side semiconductor chip 11 is on the outer lead side surface of the lead terminal 14 and the semiconductor chip 12 on the back side. Pad is connected to the back surface of the lead terminal 14 on the other end side.

【００２４】以上のようなリード端子の構造及び接続方
法をとることで、同一チップの裏面同士を対向させる構
成を容易に実現することができる。本実施例において
も、リード端子１４の表裏の絶縁テープに代わり、ペー
スト状の絶縁樹脂を塗布した後、乾燥させることで形成
する絶縁膜を用いることができる。By adopting the lead terminal structure and the connecting method as described above, it is possible to easily realize a structure in which the back surfaces of the same chip are opposed to each other. Also in this embodiment, an insulating film formed by applying a paste-like insulating resin and then drying it can be used instead of the insulating tapes on the front and back of the lead terminal 14.

【００２５】更に、上記二実施例においては、半導体チ
ップのパッドとリード端子との接続は、ＴＡＢ（Tape A
utomated Bonding）方式により行っているが、ワイヤー
ボンディング方式での配線を行うことも可能である。こ
のワイヤーボンディング方式は、図示しないが、従来よ
り行われている方法を適用すればよい。即ち、半導体チ
ップをリードフレーム８表裏の絶縁テープ３，３’上に
それぞれ搭載して固定した後、ワイヤーボンディングに
よりリード端子４とパッド５，５’とを接続することで
図１と同様な配線状態とする。Further, in the above-mentioned two embodiments, the connection between the pad of the semiconductor chip and the lead terminal is TAB (Tape A
Although it is performed by the utomated Bonding method, it is also possible to perform wiring by a wire bonding method. As the wire bonding method, although not shown, a conventional method may be applied. That is, after the semiconductor chips are mounted and fixed on the insulating tapes 3 and 3'on the front and back of the lead frame 8, respectively, the lead terminals 4 and the pads 5 and 5'are connected by wire bonding, so that the same wiring as in FIG. State.

【００２６】また、リードフレーム表裏の一方側をＴＡ
Ｂ方式、他方側をワイヤーボンディング方式によって接
続することも可能である。In addition, one side of the lead frame front and back is TA
It is also possible to connect the B system and the other side by the wire bonding system.

【００２７】[0027]

【効果】本発明によると、全く同じ半導体チップの裏面
同士を対向させて配置しても、一本のリード端子が半導
体チップの両側にあるため、上下の回路的に同様な電極
を一本の同じリード端子に接続することが可能となる。
従って、集積度を高めるために複数の半導体チップを一
つのモールド樹脂内に収納する半導体装置において、製
造工程や製造設備を増やすことなく、モールド樹脂内の
チップバランスの良好なものを提供することができる。[Effects] According to the present invention, even if the back surfaces of the same semiconductor chip are arranged so as to face each other, since one lead terminal exists on both sides of the semiconductor chip, the same upper and lower circuit-like electrodes are provided. It is possible to connect to the same lead terminal.
Therefore, in a semiconductor device in which a plurality of semiconductor chips are housed in one mold resin in order to increase the degree of integration, it is possible to provide a good chip balance in the mold resin without increasing the manufacturing process or manufacturing equipment. it can.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例を説明するための半導体装置
の平面図である。FIG. 1 is a plan view of a semiconductor device for explaining an embodiment of the present invention.

【図２】本発明の一実施例を説明するための半導体装置
の断面図である。FIG. 2 is a cross-sectional view of a semiconductor device for explaining an embodiment of the present invention.

【図３】本発明の一実施例を説明するためのリードフレ
ーム平面図である。FIG. 3 is a plan view of a lead frame for explaining an embodiment of the present invention.

【図４】本発明の他の実施例を説明するためのリードフ
レーム平面図である。FIG. 4 is a plan view of a lead frame for explaining another embodiment of the present invention.

【図５】本発明の他の実施例を説明するための半導体装
置の平面図である。FIG. 5 is a plan view of a semiconductor device for explaining another embodiment of the present invention.

【図６】従来の半導体装置の一例を説明するための断面
図、及び平面図である。6A and 6B are a cross-sectional view and a plan view for explaining an example of a conventional semiconductor device.

【図７】従来の半導体装置の他の例を説明するための断
面図である。FIG. 7 is a cross-sectional view for explaining another example of the conventional semiconductor device.

【符号の説明】[Explanation of symbols]

１，２，１１，１２・・・・・半導体チップ ３，３’１３，１３’・・・・絶縁テープ ４，１４・・・・・・・・・・リード端子 ５，５’１５・・・・・・・・パッド ６，１６・・・・・・・・・・導線 ７，１７・・・・・・・・・・モールド樹脂 ８，１８・・・・・・・・・・リードフレーム 1, 2, 11, 12 ... Semiconductor chip 3,3'13,13 '... Insulating tape 4,14 ... Lead terminal 5,5'15 ... --- Pads 6, 16 --- Lead wires 7, 17 --- Mold resin 8, 18 --- Leads flame

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/065 25/07 25/18 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 25/065 25/07 25/18

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 一対の半導体チップ（１，２）を絶縁膜
（３，３’）を介して上下に配置し、該半導体チップ
（１，２）の複数の電極部（５，５’）と外部に導出さ
れるリード端子（４）とを電気的に接続した状態で樹脂
封止する半導体装置において、 前記一対の半導体チップ（１，２）は、回路パターンの
形成されていない裏面同士を対向させるよう配置し、 前記リード端子（４）は、少なくとも半導体チップ
（１，２）との接触面に絶縁膜（３，３’）が被覆さ
れ、両端部がそれぞれ半導体チップ（１，２）の対向す
る両外周部より突出するように上下の半導体チップ
（１，２）間に介在されていると共に、一端が更に延び
て樹脂外部に導出しており、 一方の半導体チップ（１）の電極部（５）が前記リード
端子（４）の外部導出側表面に、他方の半導体チップ
（２）の電極部（５’）が該リード端子（４）の他端側
の裏面に接続されていることを特徴とする半導体装置。1. A pair of semiconductor chips (1, 2) are vertically arranged via an insulating film (3, 3 '), and a plurality of electrode portions (5, 5') of the semiconductor chip (1, 2) are arranged. In a semiconductor device in which a lead terminal (4) led out to the outside is electrically connected in a resin-sealed state, the pair of semiconductor chips (1, 2) are provided with a back surface on which a circuit pattern is not formed. The lead terminals (4) are arranged so as to face each other, and at least the contact surfaces with the semiconductor chips (1, 2) are covered with an insulating film (3, 3 ′), and both ends thereof are respectively the semiconductor chips (1, 2). Of the semiconductor chip (1), which is interposed between the upper and lower semiconductor chips (1, 2) so as to project from both outer peripheral portions facing each other, and one end of which extends further to the outside of the resin. The part (5) is provided on the outer lead-out side surface of the lead terminal (4), A semiconductor device characterized in that the electrode portion (5 ') of the other semiconductor chip (2) is connected to the back surface of the lead terminal (4) on the other end side.
JP5001274A 1993-01-07 1993-01-07 Semiconductor device Pending JPH06204390A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5001274A JPH06204390A (en) 1993-01-07 1993-01-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5001274A JPH06204390A (en) 1993-01-07 1993-01-07 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH06204390A true JPH06204390A (en) 1994-07-22

Family

ID=11496888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5001274A Pending JPH06204390A (en) 1993-01-07 1993-01-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH06204390A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031765A (en) * 2001-07-17 2003-01-31 Hitachi Ltd Power modules and inverters
JP2007059885A (en) * 2005-07-22 2007-03-08 Marvell World Trade Ltd Packaging for high-speed integrated circuits
JP2007129182A (en) * 2005-05-11 2007-05-24 Toshiba Corp Semiconductor device
JP2008205361A (en) * 2007-02-22 2008-09-04 Toshiba Corp Semiconductor device manufacturing method and semiconductor device
JP2009117819A (en) * 2007-10-16 2009-05-28 Toshiba Corp Semiconductor device and lead frame used therefor
US7884451B2 (en) 2005-07-22 2011-02-08 Marvell World Trade Ltd. Packaging for high speed integrated circuits
JP2015153876A (en) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 Lead frame and semiconductor device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031765A (en) * 2001-07-17 2003-01-31 Hitachi Ltd Power modules and inverters
US10366942B2 (en) 2005-05-11 2019-07-30 Toshiba Memory Corporation Semiconductor device with sealed semiconductor chip
JP2007129182A (en) * 2005-05-11 2007-05-24 Toshiba Corp Semiconductor device
US11854946B2 (en) 2005-05-11 2023-12-26 Kioxia Corporation Semiconductor device with sealed semiconductor chip
US11424176B2 (en) 2005-05-11 2022-08-23 Kioxia Corporation Semiconductor device with sealed semiconductor chip
US8970019B2 (en) 2005-05-11 2015-03-03 Kabushiki Kaisha Toshiba Semiconductor device with sealed semiconductor chip
US10872844B2 (en) 2005-05-11 2020-12-22 Toshiba Memory Corporation Semiconductor device with sealed semiconductor chip
JP2007059885A (en) * 2005-07-22 2007-03-08 Marvell World Trade Ltd Packaging for high-speed integrated circuits
US7884451B2 (en) 2005-07-22 2011-02-08 Marvell World Trade Ltd. Packaging for high speed integrated circuits
JP2008205361A (en) * 2007-02-22 2008-09-04 Toshiba Corp Semiconductor device manufacturing method and semiconductor device
JP2009117819A (en) * 2007-10-16 2009-05-28 Toshiba Corp Semiconductor device and lead frame used therefor
US9589870B2 (en) 2007-10-16 2017-03-07 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
US10199300B2 (en) 2007-10-16 2019-02-05 Toshiba Memory Corporation Semiconductor package including a device and lead frame used for the same
US9177900B2 (en) 2007-10-16 2015-11-03 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
US10777479B2 (en) 2007-10-16 2020-09-15 Toshiba Memory Corporation Semiconductor memory device
US8618643B2 (en) 2007-10-16 2013-12-31 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
US11688659B2 (en) 2007-10-16 2023-06-27 Kioxia Corporation Method for manufacturing a semiconductor device having a semiconductor element mounted on a lead frame
JP2011181967A (en) * 2007-10-16 2011-09-15 Toshiba Corp Method of manufacturing semiconductor device, and lead frame
JP2015153876A (en) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 Lead frame and semiconductor device

Similar Documents

Publication Publication Date Title
US4774635A (en) Semiconductor package with high density I/O lead connection
KR100294719B1 (en) Molded semiconductor device and method for manufacturing the same, lead frame
US6906424B2 (en) Semiconductor package and method producing same
JP2599748Y2 (en) Lead-exposed semiconductor package
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
EP0498446A2 (en) Multichip packaged semiconductor device and method for manufacturing the same
JP2001313363A (en) Resin-sealed semiconductor device
JPH0550134B2 (en)
JPH08306723A (en) Electronic circuit board and manufacturing method thereof
JPH0455341B2 (en)
JP3151241B2 (en) Low cost erasable programmable read only storage device and method of manufacture
JPH06204390A (en) Semiconductor device
JP3417095B2 (en) Semiconductor device
USRE36894E (en) Semiconductor package with high density I/O lead connection
JP2000156464A (en) Method for manufacturing semiconductor device
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JP3942495B2 (en) Semiconductor device
JPH0574831A (en) Semiconductor device
JP2539763B2 (en) Semiconductor device mounting method
JP3495566B2 (en) Semiconductor device
JPH07122701A (en) Semiconductor device, manufacturing method thereof, and lead frame for PGA
JP2503029B2 (en) Method for manufacturing thin semiconductor device
JP2568057B2 (en) Integrated circuit device
JPH0982877A (en) Resin-sealed semiconductor device and lead frame member used therefor
JPH07249708A (en) Semiconductor device and its mounting structure

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001024