JPH06204499A - ＩＶ族元素ドープＩＩＩ−Ｖ族化合物半導体を有するｐ−ｎ接合デバイス - Google Patents

ＩＶ族元素ドープＩＩＩ−Ｖ族化合物半導体を有するｐ−ｎ接合デバイス

Info

Publication number
JPH06204499A
JPH06204499A JP5208123A JP20812393A JPH06204499A JP H06204499 A JPH06204499 A JP H06204499A JP 5208123 A JP5208123 A JP 5208123A JP 20812393 A JP20812393 A JP 20812393A JP H06204499 A JPH06204499 A JP H06204499A
Authority
JP
Japan
Prior art keywords
layer
layers
superlattice
compound semiconductor
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5208123A
Other languages
English (en)
Inventor
Rose F Kopf
ファサノ コップ ローズ
Erdmann F Schubert
フレデリック シュバート アードマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH06204499A publication Critical patent/JPH06204499A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 IV族元素ドープIII−Ｖ族化合物半導体を有
するｐ−ｎ接合デバイスを提供する。 【構成】 ｐまたはｎ或いはｐ及びｎの両方の領域が、
炭素、ゲリマニウム及びシリコンから選択された両性IV
族元素を選択的にドープした超格子により形成されたII
I−Ｖ族化合物半導体を含むｐ−ｎ接合デバイスを実現
する。超格子はそれぞれが２つの層を含む複数の周期を
含む。伝導型に依存して、前記の伝導型の超格子領域を
形成する周期中の層の１つのみが、前記ドーパントによ
り選択的にドープされ、これらの周期の他方の層はアン
ドープのままである。超格子は分子線エピタキシー技術
により形成され、ドーパントはデルタドーピングによ
り、周期の各層を形成する単原子層間の中心に配置され
たシートとして、各層に導入される。各周期は化合物半
導体中の陽イオン組成比に対応した比率で、２つの層内
に堆積させた、５〜１５単原子層を含む、たとえば４１
０〜４５０℃の範囲の低成長温度において、鏡状表面が
得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＶ族元素ドープＩＩＩ
−Ｖ族化合物半導体を有するｐ−ｎ接合デバイスに係
る。
【０００２】
【従来の技術】ＩＩＩ−Ｖ族化合物半導体はレーザ、増
幅器、発光ダイオード及び光検出器のような高速電子及
び光電子半導体デバイスに、望ましい材料である。これ
らの材料はデバイスに含まれ、その中で層は真性、ｐ形
又はｎ形伝導形でよい。特に関心がもたれるのは、（Ｇ
ａＩｎ）Ａｓ、（ＡｌＩｎ）Ａｓ、（ＡｌＧａＩｎ）Ａ
ｓ、（ＧａＩｎＰ）、（ＡｌＩｎ）Ｐ及び（ＡｌＧａＩ
ｎ）ＰのようなＩＩＩ−Ｖ族化合物半導体である。これ
らの材料において、Ｂｅ、Ｚｎ及びＣのようなドーパン
トが、しばしばｐ形伝導形を得るために、Ｓｉ、Ｇｅ及
びＳｎがｎ形伝導形を得るために用いられる。しかし、
１×１０19cm-3のようなより高いドーピングレベルにお
いては、多くのこれらのドーパントは拡散し、表面偏析
する傾向がある。従って、ＩＩＩ−Ｖ族化合物半導体中
へのこれらのドーパントのよく制御された導入が困難
で、一方炭素は補償された材料を形成する傾向がある。
日本の出願公開公報第４−５８１７号は多周期超格子に
より、ＩｎＰ基板に格子整合したＧａ0.47Ｉｎ0.53Ａｓ
中のｐ形ドーパントとして、IV族元素、特に炭素の使用
を明らかにしている。超格子の各周期は、ＧａＡｓのＣ
−ドープ層（厚さ８単原子層）、アンドープＩｎ0.3 Ｇ
ａ0.7 Ａｓ層（厚さ０．７単原子層）、アンドープＩｎ
Ａｓ層（厚さ１０．６単原子層）及びアンドープＩｎ
0.3 Ｇａ0.7 Ａｓ層（厚さ０．７単原子層）を含む。Ｇ
ａＡｓ層は炭素が均一にドープされている。ＩｎＡｓ領
域のｎ形ドーピングは、通常の方式でＳｉがドープされ
た。しかし、日本特許公報はＧａ0.47Ｉｎ0.53Ａｓ超格
子のｐ形ドーピングを教示しているが、超格子の異なる
領域中にｐ形及びｎ形の両方の伝導形を得るために、両
性ドーパントによりＧａ0.47Ｉｎ0.53Ａｓのドーピング
をすることは、まだ適用できない。従って、低拡散係数
をもち、三元混晶の異なる部分中で相対する伝導形をも
つ単一の両性ドーパントを用いて、ＩＩＩ−Ｖ化合物半
導体デバイス中にｐ又はｎ形伝導形又は両方を形成する
ことが望ましいであろう。
【０００３】本発明の要約 本発明はＩＩＩ−Ｖ族化合物半導体を含むｐ−ｎ接合デ
バイスを実現する。その中にｐ又はｎ又は両方の領域
が、炭素、ゲルマニウム及びシリコンから選択された両
性IV族元素ドーパントを選択的にドープされた超格子に
より、形成される。超格子はそれぞれが２つの層を含む
複数の周期を含む。伝導形に依存して、前記伝導形の超
格子領域を形成する周期中の層の１つのみに、前記ドー
パントが選択的にドープされ、これらの周期の他方の層
はアンドープのままである。超格子は分子線エピタキシ
ー技術により形成され、ドーパントは周期の各層を形成
する単原子層間の中心に配置されたシートとして、デル
タ−ドーピングすることにより、各層中に導入される。
各周期は化合物半導体中の陽イオン組成に対応した数量
比で、２つの層中に堆積させた５ないし１５単原子層を
含む。たとえば、４１０ないし４５０℃の範囲の低成長
温度により、鏡状表面が得られる。化合物半導体Ｇａ
0.47Ｉｎ0.53Ａｓの場合、１周期当り８単原子層を有す
るＧａＡｓ／ＩｎＡｓ秩序超格子を、０．４７／０．５
３比で成長させる。１０16cm-3の自由キャリヤ濃度にお
いて、ｐ形及びｎ形で２００及び２３００cm2 ／Ｖs の
キャリヤ移動度が、炭素を両性ドーパントとして得られ
る。
【０００４】詳細な記述 図１及び２にはＩＩＩ−Ｖ族半導体デバイスの一実施例
が示されている。明瞭にするために、デバイスの各要素
の相対的な寸法は実際と異なる。デバイス１０は基板１
１、バッファ層１２、ｐ形（又はｎ形）伝導形を有する
領域１３、ｎ形（又はｐ形）伝導形を有する領域１４、
領域１３及び１４が形成するｐ−ｎ（又はｎ−ｐ）接合
１５、導電性接触層１６及び構造への電気的接触１７及
び１８を有する半導体構造を含む。このデバイスにおい
て、ｐ−ｎ接合１５はｐ（又はｎ）及びｎ（又はｐ）形
伝導形領域１３及び１４を形成する複数の周期２０を含
む超格子構造１９により、形成されている。各周期２０
はたとえばＩｎＡｓ（又はＩｎＰ）のような１つの二元
半導体の層２１と、たとえばＧａＡｓ又はＡｌＡｓ又は
（ＡｌＧａ）Ａｓ［又はそれぞれＧａＰ又はＡｌＰ又は
（ＡｌＧａ）Ｐ］のような別の二元半導体から成る。各
周期中の層は、それぞれ複数の単原子層を含む。各周期
において、たとえばＩｎＡｓのような１つの半導体の一
定数の単原子層がたとえば層２１のような１つの層をな
し、たとえばＧａＡｓ、ＡｌＡｓ又はＡｌＧａＡｓのよ
うなもう一方の別の一定数の単原子層は、たとえば層２
２のような第２の層をなす。各周期の２つの層中の単原
子層は、本質的に、格子整合した三元又は四元ＩＩＩ−
Ｖ族化合物半導体中の各二元半導体の陽イオン組成比率
と量的に同じ比率で存在する。歪んだ層を、同じ様に成
長させてもよい。
【０００５】炭素（Ｃ）はＩＩＩ−Ｖ族化合物半導体中
の両性ドーパント材料で、小さなイオン化エネルギー、
高い固溶度及びＡｌＡｓ及びＧａＡｓ中できわめて低い
拡散を示すことが認識されている。ＩＩＩ−Ｖ族化合物
半導体中の炭素拡散度は、Ｂｅ又はＺｎのような他の典
型的なドーパントより、数桁も低い。炭素はＧａＡｓ又
はＡｌＡｓ中でｐ形ドーパントとして働き、ＩｎＡｓ中
でｎ形ドーパントとして働き、ｘ＝０．４７±０．０５
であるＧａx Ｉｎ1-x Ａｓ合金中では強い両性であり、
補償された材料を生じる。Ｃの両性という性質により、
この材料中ではＣを用いて良好なドーピング特性は実現
できない。しかし、本発明に従うと、炭素はこれら合金
のｐ形又はｎ形ドーピング用のただ１つのドーピング源
として、用いることが可能である。
【０００６】具体的な実施例において、ｐ−ｎ接合をｐ
形領域及びｎ形領域用に（ＧａＡｓ）3.76／（ＩｎＡ
ｓ）4.24超格子を用いて成長させた。デバイスはｎ+ −
ＩｎＰ基板１１、Ｓｉ−ドープｎ+ 形Ｇａ0.47Ｉｎ0.53
Ａｓバッファ層１２、Ｃ−ドープ（２×１０16cm-3）ｎ
形超格子領域１３、Ｃ−ドープ（２×１０16cm-3）ｐ形
超格子領域１４及びｐ+ 形Ｇａ0.47Ｉｎ0.53Ａｓ接触層
１６を含む。３８０℃で２５秒間アニールした円形Ａｕ
Ｂｅ（φ＝５００μm ）メタライゼーションが、最上部
オーム性接触１７として用いられている。基板１１への
合金化Ｉｎメタライゼーション１８で、デバイスは完成
する。
【０００７】デバイスはＭＢＥ技術により、ＩｎＰ基板
上に超格子１９を成長させることにより、形成した。単
原子層はＭＢＥにより、あらかじめ選択した順序で成長
させた。たとえば、ＩｎＡｓのような１つの化合物の第
１の複数の単原子層を堆積させ、続いてたとえばＧａＡ
ｓのような別の化合物の第２の複数の単原子層を堆積さ
せるといった順序である。２つの複数の単原子層は、層
２１及び２２をそれぞれ作り、これらの層は超格子の２
０周期を作る。超格子は１０ないし５００又はそれ以
上、好ましくは１００ないし３００周期を含む。ドーパ
ントとしての炭素は、超格子領域の所望の伝導形（ｐ又
はｎ）に依存して、各周期中のたとえば２１のような１
つの層又は２２のような別の層の中心に、導入される。
１つの二元組成の中心の単原子層間に、ドーパントのシ
ートとして炭素が導入された時、１つの形の伝導形を導
入し、別の二元組成の中心の単原子層間に導入された
時、相対する伝導形を導入する。周期の両方の二元組成
の層（たとえばＩｎＡｓ及びＧａＡｓ）、あるいはもう
１つの二元組成の炭素ドープ単原子層（たとえば、それ
ぞれＧａＡｓ又はＩｎＡｓ）に隣接するか境界を接する
ある二元組成の層（たとえばＩｎＡｓ又はＧａＡｓ）中
に、炭素が導入されないよう、注意する必要がある。そ
のような場合、炭素の堆積により、２つの二元組成の隣
接した層から成る三元組成の、補償された領域が生じ
る。
【０００８】炭素の代りに、IV族元素、Ｇｅ又はＳｉの
ような他の両性ドーパントを、ｐ形及びｎ形伝導形を得
るために、用いてもよい。炭素の場合と同様、隣接した
アンドープ層中に、ドーパントが拡散するのを避けるた
め、ドーパントシートがたとえばＧａＡｓ及びＩｎＡｓ
のような各層の閉じ込め内にあるよう保つ注意が必要で
ある。これにより、別々の伝導形が保証され、化合物半
導体材料の補償が避けられる。
【０００９】各周期は、三元又は四元組成（たとえば、
Ｇａx Ｉｎ1-x Ａｓで、ｘ＝０．４７±０．０５）を形
成する２つの化合物半導体（たとえばＧａＡｓ及びＩｎ
Ａｓ）の５ないし１５の単原子層を含んでよい。各周期
中の単原子層は、三元組成中の陽イオン組成に対応する
比率で存在する。単原子層は４１０ないし４５０℃の範
囲の温度に保たれた基板上に、ＭＢＥにより成長させ
る。温度は平滑な鏡状表面を生じるように選択される。
陽イオン組成比は、エピタキシャル層が格子整合するよ
うに、選択される。従って、エピタキシャル層の平均組
成は、その上に超格子を成長させる基板の格子と、エピ
タキシャル層の格子が一致するような値をもつ。
【００１０】Ｇａ0.47Ｉｎ0.53Ａｓという具体的な例の
場合、各周期２０は比率が０．４７対０．５３であるＧ
ａＡｓの３．７６単原子層とＩｎＡｓの４．２４単原子
層として構成された８単原子層を含む。炭素を炭素ドー
パントシート２３としてＩｎＡｓ層にのみ導入し、Ｇａ
Ａｓをアンドープ材料として保つことにより、図１及び
２に示されたｎ形伝導形のＧａ0.47Ｉｎ0.53Ａｓ領域１
３が生じる。炭素を炭素−ドーパントシート２３とし
て、ＧａＡｓ層のみに導入すると、図１及び２に示され
たｐ形伝導形のＧａ0.47Ｉｎ0.53Ａｓ領域１４が生じ
る。
【００１１】エピタキシャル層はＭＢＥにより、ｎ+ 形
（Ｓドープ）（１００）面ＩｎＰ基板上に成長させた
が、それらは半絶縁性（Ｆｅドープ）（１００）面Ｉｎ
Ｐ基板又はｐ+ 形（Ｚｎドープ）（１００）面基板上に
成長させてもよい。成長システムは、インテバックＧｅ
ｎＩＩシステムであった。Ｇａ0.47Ｉｎ0.53Ａｓの場
合、成長速度は１．０μm ／時で、２つの成分ＧａＡｓ
及びＩｎＡｓの場合、それぞれ約０．５μm ／時であっ
た。成長速度及び合金組成は、反射高エネルギー電子回
折（ＲＨＥＥＤ）振動により、補正した。ここで述べる
エピタキシャル層は、（ＧａＡｓ）m ／（ＩｎＡｓ）n
秩序超格子で、ｍ／ｎ＝０．４７／０．５３で、これは
ＩｎＰ基板に格子整合する。超格子の周期は８単原子層
で、ＧａＡｓ及びＩｎＡｓ層２２及び２１は、それぞれ
３．７６及び４．２４単原子層である。ＩｎＡｓのつり
あった昇華温度（４３５℃）に近い４３０℃におけるエ
ピタキシャル成長により、鏡状のエピタキシャル層表面
が得られた。より高い成長温度では、超格子の表面モフ
ォロジーは、次第に荒くなった。表面荒さは、光学的位
相差（ノマルスキ）顕微鏡により、評価した。荒さは超
格子材料系に固有の歪に、最も関連しているようであ
る。系は巨視的には格子整合しているが、二元層のそれ
ぞれの中の微視的な歪は、層毎の成長に対して、三次元
の島状成長の原因になっている。歪のこの効果は、成長
温度を下ることにより、小さくすることができる。
【００１２】エピタキシャル層は、超格子領域の所望の
伝導形に依存して、ＩｎＡｓ及びＧａＡｓ層の中心にδ
−ドープされた（デルタドーピング）。Ｃ不純物は、Ｖ
族（Ａｓ）シャッタを開いたまま、各噴出セル（Ｉｎ又
はＧａ）のＩＩＩ族シャッタを閉じることにより実現さ
れる成長中断中、半導体表面上に蒸着させた。従って、
Ａｓ安定化面の再構成は、δ−ドーピングプロセス中、
保たれた。中断は各ＧａＡｓ及びＩｎＡｓ層の中心で起
った。ＣドーパントをＩｎＡｓ又はＧａＡｓ層２１及び
２２に閉じ込めておくことが、δ関数状のドーピング分
布の目的である。
【００１３】エピタキシャル層は、ホール測定を用い
て、室温において評価された。伝導形、自由キャリヤ濃
度及びホール移動度は、パウ形状を用いて決定した。均
一にドープしたＧａＡｓ層に対するホール測定を、Ｃ噴
出セルの流れを補正するために用いた。二次イオン質量
分析（ＳＩＭＳ）もまた、これらのＧａＡｓ層中の濃度
を調べるために、用いられた。ホール及びＳＩＭＳの結
果は、２０パーセント内で一致した。
【００１４】好ましい実施例において、エピタキシャル
層は、２５６周期の（ＧａＡｓ）3. 76（ＩｎＡｓ）4.24
超格子を形成し、全体の層厚は、２５６×８×２．９４
Å＝０．６μm である。たとえば領域１３のような一組
のエピタキシャル層中で、ＩｎＡｓ層は中心にＣをδ−
ドープし、ＧａＡｓ層は図２に示されるように、アンド
ープのままで、ｎ形伝導領域１３を形成する。別の組の
層では、たとえば領域１４において、ＧａＡｓ層は中心
にＣをδ−ドープし、ＩｎＡｓ層は図２に示されるよう
にアンドープのままで、ｐ形伝導領域１４を形成する。
超格子は、逆に成長させてもよい。すなわち、ｐ形伝導
領域１４を基板１１に隣接して成長させ、ｎ形伝導領域
１３を、ｐ形伝導形領域に続いて成長させるようにして
もよい。
【００１５】エピタキシャル層の室温におけるホール測
定により、ＩｎＡｓ層及びＧａＡｓ層のＣドーピングに
よって、それぞれｎ形及びｐ形伝導形が得られたことが
明らかになった。このことは、半導体中に両方の伝導形
を得るために、短周期の超格子中で、一種類のみの不純
物元素が使用できることを意味している。薄いＧａＡｓ
及びＩｎＡｓ層中のＣシート濃度は、４×１０9cm-2 及
び１×１０12cm-2の間で変化し、これらはそれぞれ１．
７×１０16cm-3ないし４．２×１０18cm-3の三次元濃度
に換算される。
【００１６】超格子のＩｎＡｓ層へのＣδ−ドーピング
により、２×１０16cm-3もの高い自由キャリヤ密度が得
られた。この密度におけるホール電子移動度は、２３０
０cm2 ／Ｖs.である。Ｓｉ−ドープ三元混晶Ｇａ0.47Ｉ
ｎ0.53Ａｓ中の移動度は幾分低く、このことは恐らく超
格子構造又は補償しているＣアクセプタによる、散乱が
加わったことを、示している。Ｇａ0.47Ｉｎ0.53Ａｓ中
の残留バックグランド不純物は、ｎが約１×１０15cm-3
であることに、注意する必要がある。
【００１７】ｎ形Ｇａ0.47Ｉｎ0.53Ａｓ：Ｃ超格子が実
現したことは、Ｃ不純物は著しい再分布はしていないこ
とを意味している。超格子のＩｎＡｓ層は、約４単原子
層、すなわち１２ の厚さである。ｎ形伝導形を得るた
めに、Ｃ不純物は、薄いＩｎＡｓ層内に保持されなけれ
ばならない。従って、エタピキシャル成長プロセス中、
Ｃ不純物は６ 以上拡散又は移動しないと結論してよ
い。
【００１８】超格子のＧａＡｓ層の選択的なδ−ドーピ
ングにより、Ｇａ0.47Ｉｎ0.53Ａｓ超格子のｐ形伝導形
が生じる。正孔密度は、１０15−１０18cm-3の範囲で制
御できる。ＧａＡｓ層の選択的なＣδ−ドーピングによ
り得られた最も高い自由正孔密度は、３×１０18cm
-3で、対応するホール移動度は４０cm2 ／Ｖs である。
１×１０16cm-3のより低い正孔濃度では、正孔の移動度
は、２００cm2 ／Ｖs に増加した。正孔移動度のこの値
は、同じドーピング濃度のＢｅ−ドープＧａ0.47Ｉｎ
0.53Ａｓと同程度である。Ｂｅ及びＣ−ドープＧａ0.47
Ｉｎ0.53Ａｓの比較により、選択的にＣドープしたＧａ
0.47Ｉｎ0.53Ａｓ超格子中の自己補償は、小さいことが
示される。
【００１９】ｐ−ｎ接合の電流−電圧特性を、ヒューレ
ット−パッカード４１４５Ｂパラメータアナライザを用
いて評価した。この目的のために、同じ試料を、ｐ−ｎ
接合の面より下のある深さまで、メサエッチした。５０
０μm 径のダイオードの電流−電圧特性が、図５に示さ
れている。特性は整流性で、０．４Ｖで比較的なめらか
なターンオンを示している。逆方向では、電流は電圧に
直線的に依存し、抵抗性の漏れ電流が恐らく超格子中の
点欠陥又は表面の効果によることを、示している。
【００２０】本発明について、ＩｎＰ基板に格子整合し
た炭素ドープＧａ0.47Ｉｎ0.53Ａｓを例に述べてきた。
ＧａＡｓ基板に格子整合したＧａ0.515 Ｉｎ0.485 Ｐを
用いたｐ−ｎ接合を、同様に作ることができる。この場
合、ＧａＰ層及びＩｎＰ層２２及び２１中の単原子層の
数は、０．５１５：０．４８５の比に堆積されるであろ
う。また、Ｃ−ドーピングＧａＡｓ及びＩｎＡｓ（又は
ＧａＰ及びＩｎＰ）により形成したｐ−ｎ接合の代り
に、ｐ又はｎ形伝導形であるｐ−ｎ接合の領域の１つの
みを、たとえば図３及び４に示されるように、本発明に
従い、超格子とともに形成してもよい。たとえば図３中
の１４又は図４中の１３のような他の領域は、従来のド
ーパントで形成してよい。更に、両性不純物としてのＣ
は、Ｇｅ又はＳｉで置きかえてよい。これらのドーパン
トはＩＩＩ−Ｖ半導体中で、より高い拡散係数をもつか
ら、これらのドーパントのシートを、各層の単原子層の
間に置くには、Ｇｅ又はＳｉがｐ又はｎ形ドーパントと
してでなく、補償ドーパントとして働く可能性を避ける
よう、注意すべきである。
【００２１】つけ加えられる利点及び修正については、
当業者には、容易に明らかとなるであろう。従って、本
発明はその広い視野において、ここで述べた具体的な詳
細、デバイス及び例には、制限されない。添付された特
許請求の範囲及びそれらと等価なものにより規定される
一般的な本発明の精神及び視点から離れることなく、各
種の修正が行えるであろう。
【図面の簡単な説明】
【図１】ＩｎＡｓ及びＧａＡｓ層の中心に選択的にδ−
ドープされたＧａＡｓ／ＩｎＡｓ超格子を有するデバイ
スの概略図。
【図２】ｐ−ｎ接合の相対する側に、ｐ−ｎ接合及びそ
れぞれ異なる伝導形の２つの周期の超格子を含む図１に
示された超格子の一部を示す概略図。
【図３】超格子が伝導形の１つの形を有する領域を形成
するｐ−ｎ接合を有するデバイスの２つの型を示す概略
図。
【図４】超格子が伝導形の１つの形を有する領域を形成
するｐ−ｎ接合を有するデバイスの２つの型を示す概略
図。
【図５】ＩｎＰ基板上のＧａＡｓ／ＩｎＡｓ超格子ｐ−
ｎ接合の電流−電圧特性を示す図。
【符号の説明】
１０ デバイス １１ 基板 １２ バッファ層 １３、１４ 領域、超格子領域 １５ 接合 １６ 導電性接触層 １７ 電気的接触 １８ 電気的接触、メタライゼーション １９ 超格子構造、超格子 ２０ 周期 ２１、２２ 層 ２３ ドーパントシート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/203 Ｍ 8122−4Ｍ 21/338 29/812 31/10 8422−4Ｍ Ｈ０１Ｌ 31/10 Ａ (72)発明者 ローズ ファサノ コップ アメリカ合衆国 08805 ニュージャーシ ィ，バウンド ブルック，ホイートランド アヴェニュー 507エー (72)発明者 アードマン フレデリック シュバート アメリカ合衆国 07974 ニュージャーシ ィ，ニュープロヴィデンス，ウッドランド ロード 70

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 ドープ領域を包含するＩＩＩ−Ｖ族化合
    物半導体デバイスであって、当該ドープ領域が複数の周
    期（２０）を有する超格子よりなり、各周期がそれぞれ
    第１及び第２材料の２つの層（２１、２２）を包含し、
    第１材料層のみが両性ドーパント（２２）でドープさ
    れ、第１材料において第１伝導形を誘導するが第２材料
    においては相対伝導形を誘導し、当該ドーパントがδ−
    ドーピングにより、各周期における当該第１材料の当該
    層の中心に選択的に導入されることを特徴とするＩＩＩ
    −Ｖ化合物半導体デバイス。
  2. 【請求項２】 当該相対伝導形を有する当該第２ドープ
    領域を包含する請求項１記載のデバイス。
  3. 【請求項３】 当該第２ドープ領域が複数の周期を有す
    る超格子よりなり、各周期がそれぞれ第１及び第２材料
    の２つの層を包含し、当該第２材料層のみが当該両性ド
    ーパントでドープされ、当該ドーパントがδ−ドーピン
    グにより各周期における当該第２材料の当該層の中心に
    選択的に導入される、請求項２記載のデバイス。
  4. 【請求項４】 当該ドープ領域がｐ−ｎ接合（１５）を
    形成する請求項２又は３記載のデバイス。
  5. 【請求項５】 周期の各々が、当該化合物半導体中の陽
    イオンの組成比に対応した比率で５ないし１５の範囲で
    複数の単原子層を包含する請求項１から４のいずれかに
    記載のデバイス。
  6. 【請求項６】 当該両性ドーパントが炭素よりなる請求
    項１から５のいずれかに記載のデバイス。
  7. 【請求項７】 各周期が８つの単原子層を包含する請求
    項１から６のいずれかに記載のデバイス。
  8. 【請求項８】 炭素が１×１０16／cm3 ないし５×１０
    18／cm3 の濃度で各層に含まれる請求項１から７のいず
    れかに記載のデバイス。
  9. 【請求項９】 当該各超格子が当該周期を１０ないし５
    ００包含する請求項１から８のいずれかに記載のデバイ
    ス。
  10. 【請求項１０】 当該各超格子が当該周期を１００ない
    し３００包含する請求項９記載のデバイス。
  11. 【請求項１１】 当該化合物半導体がｘが０．４７±
    ０．０５であるＧａxＩｎ1-x Ａｓ、（ＧａＡｌ）x Ｉ
    ｎ1-x Ａｓ及びＡｌx Ｉｎ1-x Ａｓよりなる群より選択
    される請求項１から１０のいずれかに記載のデバイス。
  12. 【請求項１２】 ＩｎＰの基板上に形成され、当該化合
    物半導体がＧａ0.47Ｉｎ0.53Ａｓよりなる請求項１１記
    載のデバイス。
  13. 【請求項１３】 当該化合物半導体が、ｙが０．５１５
    ±０．０５であるＧａy Ｉｎ1-y Ｐ、（ＧａＡｌ）y Ｉ
    ｎ1-y Ｐ及びＡｌy Ｉｎ1-y Ｐよりなる群より選択され
    る請求項１から１０のいずれかに記載のデバイス。
  14. 【請求項１４】 ＧａＡｓの基板上に形成され、当該化
    合物半導体がＧａ0. 515 Ｉｎ0.485 Ｐよりなる請求項１
    ３記載のデバイス。
  15. 【請求項１５】 当該層及び両性ドーパントがＭＢＥに
    より堆積される請求項１から１４のいずれかに記載のｐ
    −ｎ接合デバイス。
JP5208123A 1992-08-24 1993-08-24 ＩＶ族元素ドープＩＩＩ−Ｖ族化合物半導体を有するｐ−ｎ接合デバイス Pending JPH06204499A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US934840 1986-11-25
US07/934,840 US5268582A (en) 1992-08-24 1992-08-24 P-N junction devices with group IV element-doped group III-V compound semiconductors

Publications (1)

Publication Number Publication Date
JPH06204499A true JPH06204499A (ja) 1994-07-22

Family

ID=25466161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5208123A Pending JPH06204499A (ja) 1992-08-24 1993-08-24 ＩＶ族元素ドープＩＩＩ−Ｖ族化合物半導体を有するｐ−ｎ接合デバイス

Country Status (7)

Country Link
US (1) US5268582A (ja)
EP (1) EP0585003A3 (ja)
JP (1) JPH06204499A (ja)
KR (1) KR100270857B1 (ja)
CA (1) CA2100492C (ja)
SG (1) SG42926A1 (ja)
TW (1) TW275700B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314118A (ja) * 2001-04-16 2002-10-25 Sumitomo Electric Ind Ltd 受光素子
JP2008538052A (ja) * 2005-04-01 2008-10-02 メアーズ テクノロジーズ， インコーポレイテッド 半導体接合を画定するドーピングされた領域を有する超格子及び隣接する半導体層を有する半導体素子

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781097B2 (ja) * 1992-01-30 1998-07-30 三菱電機株式会社 半導体装置およびその製造方法
US5594750A (en) * 1995-06-06 1997-01-14 Hughes Aircraft Company Selectively Si-doped InAs/A1AsSb short-period-superlattices as N-type cladding layers for mid-IR laser structures grown on InAs substrates
JP2718406B2 (ja) * 1995-12-19 1998-02-25 日本電気株式会社 電界効果トランジスタ
JP3763667B2 (ja) * 1998-04-23 2006-04-05 株式会社東芝 半導体発光素子
US6043143A (en) * 1998-05-04 2000-03-28 Motorola, Inc. Ohmic contact and method of manufacture
US6097041A (en) * 1998-08-24 2000-08-01 Kingmax Technology Inc. Light-emitting diode with anti-reflector
US7295586B2 (en) * 2002-02-21 2007-11-13 Finisar Corporation Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs
DE10317397A1 (de) * 2003-04-15 2004-11-04 Scheidt & Bachmann Gmbh Vorrichtung zur Annahme von Münzen
US7860137B2 (en) 2004-10-01 2010-12-28 Finisar Corporation Vertical cavity surface emitting laser with undoped top mirror
CN101432936B (zh) * 2004-10-01 2011-02-02 菲尼萨公司 具有多顶侧接触的垂直腔面发射激光器
US7483212B2 (en) * 2006-10-11 2009-01-27 Rensselaer Polytechnic Institute Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same
US8080820B2 (en) * 2009-03-16 2011-12-20 Intel Corporation Apparatus and methods for improving parallel conduction in a quantum well device
CN103579326B (zh) * 2012-08-03 2016-12-21 电子科技大学 一种具有纵向复合缓冲层的氮化镓基高电子迁移率晶体管
US10497814B2 (en) 2014-12-23 2019-12-03 Intel Corporation III-V semiconductor alloys for use in the subfin of non-planar semiconductor devices and methods of forming the same
CN107430989B (zh) * 2014-12-23 2021-03-12 英特尔公司 耐受扩散的iii-v族半导体异质结构及包括其的器件
JP6702268B2 (ja) * 2017-06-15 2020-05-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
US11417523B2 (en) 2018-01-29 2022-08-16 Northwestern University Amphoteric p-type and n-type doping of group III-VI semiconductors with group-IV atoms
US10411101B1 (en) 2018-07-30 2019-09-10 International Business Machines Corporation P-N junction based devices with single species impurity for P-type and N-type doping
DE102019003068A1 (de) * 2019-04-30 2020-11-05 3-5 Power Electronics GmbH Stapelförmige hochsperrende lnGaAS-Halbleiterleistungsdiode
WO2021005026A1 (en) * 2019-07-09 2021-01-14 Integrated Solar A method of controlled n-doping of group iii-v materials grown on (111) si
JP7513484B2 (ja) * 2020-10-09 2024-07-09 株式会社デンソー 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675709A (en) * 1982-06-21 1987-06-23 Xerox Corporation Quantized layered structures with adjusted indirect bandgap transitions
DE3480631D1 (de) * 1983-06-24 1990-01-04 Nec Corp Halbleiterstruktur mit uebergitter hoher traegerdichte.
JPS6453570A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Superlattice device
JPH01171269A (ja) * 1987-12-26 1989-07-06 Fujitsu Ltd 半導体装置
GB2223351A (en) * 1988-09-28 1990-04-04 Philips Electronic Associated A method of manufacturing a semiconductor device having waveguide structure
JP2646799B2 (ja) * 1989-12-21 1997-08-27 日本電気株式会社 半導体多層膜
JPH045817A (ja) * 1990-04-23 1992-01-09 Hitachi Ltd エピタキシャル成長層、その成長法、半導体装置及び高抵抗領域の製造方法
EP0565054A3 (en) * 1992-04-09 1994-07-27 Hughes Aircraft Co N-type antimony-based strained layer superlattice and fabrication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314118A (ja) * 2001-04-16 2002-10-25 Sumitomo Electric Ind Ltd 受光素子
JP2008538052A (ja) * 2005-04-01 2008-10-02 メアーズ テクノロジーズ， インコーポレイテッド 半導体接合を画定するドーピングされた領域を有する超格子及び隣接する半導体層を有する半導体素子

Also Published As

Publication number Publication date
SG42926A1 (en) 1997-10-17
KR100270857B1 (ko) 2000-12-01
CA2100492A1 (en) 1994-02-25
US5268582A (en) 1993-12-07
TW275700B (ja) 1996-05-11
EP0585003A2 (en) 1994-03-02
KR940004903A (ko) 1994-03-16
CA2100492C (en) 1996-08-27
EP0585003A3 (en) 1996-01-31

Similar Documents

Publication Publication Date Title
JPH06204499A (ja) ＩＶ族元素ドープＩＩＩ−Ｖ族化合物半導体を有するｐ−ｎ接合デバイス
CN101501819A (zh) 在具有受控界面特性和扩散尾的第ⅳ族衬底上制造半导体器件的方法
Chow et al. Type II superlattices for infrared detectors and devices
US20100263707A1 (en) Base structure for iii-v semiconductor devices on group iv substrates and method of fabrication thereof
CA1260626A (en) Delta-doped metal to semiconductor ohmic contacts
GB2351390A (en) A semiconductor material comprising two dopants
Miller et al. GaAs‐AlGaAs tunnel junctions for multigap cascade solar cells
Kurishima et al. Abnormal redistribution of Zn in InP/InGaAs heterojunction bipolar transistor structures
EP1393352A2 (en) Semiconductor device, semiconductor layer and production method thereof
Melloch et al. GaAs, AlGaAs, and InGaAs epilayers containing As clusters: semimetal/semiconductor composites
US5024967A (en) Doping procedures for semiconductor devices
CN114341408A (zh) 在(111)Si上生长的第III-V族材料的受控的n-掺杂的方法
JP2000068497A (ja) ＧａＮ系化合物半導体装置
Schubert et al. Selective n-and p-type C-doping in Ga0. 47In0. 53As superlattices
HK1003458A (en) Group iii-v compound semiconductor device including a group iv element doped region
Nakajima et al. Study of AlInP and GaInP grown by gas source molecular beam epitaxy (GSMBE)
Cohen et al. p‐and n‐type carbon doping of In x Ga1− x As y P1− y alloys lattice matched to InP
JP2703349B2 (ja) 半導体装置の製造方法
Suzuki et al. Influence of surface-terminating atoms during Si precursor supply on Si and C impurity incorporation and electrical activation in ALE-grown GaAsN films
Kurtz et al. Hidden but important parameters in Ga/sub 0.5/In/sub 0.5/P cell growth
JPH0272616A (ja) 分子線エピタキシャル成長法
Nowakowski-Szkudlarek et al. Optimization of p-type contacts to InGaN-based laser diodes and light emitting diodes grown by plasma assisted molecular beam epitaxy
KR910007414B1 (ko) 도핑 효과를 개선한 이질구조 화합물 반도체 소자의 제조방법
Bedair et al. Fundamental Studies in the OM-CVD Growth of Ga-In-As-Sb.
Kobayashi et al. Electrical properties of p-type and n-type ZnSe ZnTe strained-layer

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020527