JPH045817A - エピタキシャル成長層、その成長法、半導体装置及び高抵抗領域の製造方法 - Google Patents
エピタキシャル成長層、その成長法、半導体装置及び高抵抗領域の製造方法Info
- Publication number
- JPH045817A JPH045817A JP2105370A JP10537090A JPH045817A JP H045817 A JPH045817 A JP H045817A JP 2105370 A JP2105370 A JP 2105370A JP 10537090 A JP10537090 A JP 10537090A JP H045817 A JPH045817 A JP H045817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- epitaxial growth
- impurity
- growth layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は高キヤリア密度層を有する半導体物質のエピタ
キシャル成長層、その成長法、そのようなエピタキシャ
ル成長層を有する半導体装置及び高抵抗領域の製造方法
に関する。
キシャル成長層、その成長法、そのようなエピタキシャ
ル成長層を有する半導体装置及び高抵抗領域の製造方法
に関する。
【従来の技術１
半導体物質の種類により、ｐ型にもｎ型にも振る舞う両
性の不純物は、取り扱いが多少不便であるが、利点が多
い場合にしばしば使用される。例えばＩＶ族元素である
Ｃは、ｎｒ−ｖ族化合物半導体中では両性不純物である
が、ＧａＡｓ中ではｎ型不純物として振る舞う。ＧａＡ
ｓへのｎ型不純物であるＢｅ、 Ｍｇ、 Ｚｎ等に比べ
て、Ｃは拡散係数が小さく、１０２１０２ｌ’程度まで
高キヤリア密度化できるために、Ｃドーピングを用いた
半導体物質のエピタキシャル成長法やそれを用いた半導
体装置の製造方法が開発されてきている。このような例
は、アプライド フィジックス レターズ５４ （１９
８９年）第３９頁から第４１頁（Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ Ｌｅｔｔｅｒｓ ５４ （１９８９）ＰＰ
３９−４１）に記載されている。 （発明が解決しようとする課題］ 上記従来技術は、化合物半導体の混晶に上記不純物を用
いることについて配慮がされておらず、上記不純物の作
るキャリアに異種電荷が混在し打消し合うために、キャ
リア密度を上げるのが困難であるという問題があった。 例えば、ＣはＧａＡｓではｎ型不純物であるが、工ｎＡ
ｓではｎ型不純物であるので、その混晶ＩｎｘＧａ１−
ｘＡｓの０．２＜ｘ＜０．８の組成において、任意の導
電型で高キヤリア密度化を達成するのは不可能であった
。 本発明の第１の目的は、第１の半導体と第２の半導体の
混晶中で高キヤリア密度を実現した半導体物質のエピタ
キシャル成長層を提供することにある。 本発明の第２の目的は、上記エピタキシャル成長層を製
造するエピタキシャル成長法を提供することにある。 本発明の第３の目的は、上記エピタキシャル成長層を用
いた半導体装置を提供することにある。 本発明の第４の目的は、上記エピタキシャル成長層を高
抵抗領域とする高抵抗領域の製造方法を提供することに
ある。 ［課題を解決するための手段］ 上記第１の目的は、（１）少なくとも第１の半導体と第
２の半導体とからなる超格子構造を有するエピタキシャ
ル成長層において、上記第１の半導体又は第２の半導体
のいずれか一方の半導体は、該第１の半導体中で第１の
導電型を、該第２の半導体中で第１の導電型と異なる第
２の導電型を示す不純物を有することを特徴とするエピ
タキシャル成長層、（２）上記１記載のエピタキシャル
成長層において、上記第］の半導体及び第２の半導体が
ｍ−ｖ族化合物半導体であり、上記不純物がＩＶ族元素
であることを特徴とするエピタキシャル成長層、（３）
上記２記載のエピタキシャル成長層において、上記第１
の半導体がＧａＡｓ：上記第２の半導体がＩｎＡｓであ
り、上記不純物がＣであることを特徴とするエピタキシ
ャル成長Ｍ、 （４−）上記１．２又は３記載のエピ
タキシャル成長層において、上記超格子構造は、その周
期が、それを構成する各半導体層界面に転位が発生する
臨界膜厚以下であることを特徴とするエピタキシャル成
長層、（５）上記１．２．３又は４記載のエピタキシャ
ル成長層において、上記一方の半導体と異なる他方の半
導体は、上記不純物が添加された半導体中で示す導電型
と同じ導電型を示す他の不純物を有することを特徴とす
るエピタキシャル成長層、（６）上記１から５のいずれ
かに記載のエピタキシャル成長層において、上記超格子
構造は、第１の半導体と第２の半導体の１対１の組成か
らなり、第１の半導体１分子層と第２の半導体１分子層
の繰り返しにより構成されることを特徴とするエピタキ
シャル成長層により達成される。 上記第２の目的は、（７）化合物半導体基板上に、所望
の分子層の第１の半導体をエピタキシャル成長させる工
程と、所望の分子層の第２の半導体をエピタキシャル成
長させる工程とを繰り返して超格子構造を形成するエピ
タキシャル成長法において、上記のいずれか一方の工程
で、上記第１の半導体中で第１の導電型を、」二記第２
の半導体中で第１の導電型と異なる第２の導電型を示す
不純物をエピタキシャル成長層にドープすることを特徴
とするエピタキシャル成長法、（８）上記７記載のエピ
タキシャル成長法において、上記第１の半導体及び第２
の半導体がｍ−ｖ族化合物半導体であり、上記不純物が
ＴＶ族元素であることを特徴とするエピタキシャル成長
法、（９）上記７又は８記載のエピタキシャル成長法に
おいて、上記いずれか一方の工程と異なる他の工程で、
上記不純物が添加された半導体中で示す導電型と同じ導
電型を示す他の不純物をエピタキシャル成長層に１・−
プすることを特徴とするエピタキシャル成長法によって
達成される。 上記第３の目的は、（１０）化合物半導体基板上にバイ
ポーラトランジスタを有する半導体装置において、上記
化合物半導体基板上に、上記］から６のいずれかに記載
のエピタキシャル成長層を設け、上記バイポーラトラン
ジスタのベースは、該エピタキシャル成長層に設けたこ
とを特徴とする半導体装置、（１１）化合物半導体基板
上に電界効果トランジスタを有する半導体装置において
、上記化合物半導体基板上に、上記１から６のいずれか
に記載のエピタキシャル成長層を設け、上記電界効果１
−ランジスタのチャネル層は、該エピタキシャル成長層
に設けたことを特徴とする半導体装置によって達成され
る。 上記第４の目的は、（１２）上記７．８又は９に記載の
エピタキシャル成長法により超格子構造を形成し、該超
格子構造所望の部分を無秩序化し、高抵抗領域を形成す
ることを特徴とする高抵抗領域の製造方法、（１３）上
記１２記載の高抵抗領域の製造方法において、上記無秩
序化は、不純物の選択的拡散により行うことを特徴とす
る高抵抗領域の製造方法、（１４）上記１２記載の高抵
抗領域の製造方法において、上記無秩序化は、所望のパ
ターンのマスクを介して上記超格子構造に選択的イオン
打ち込みし、ついで熱処理して行うことを特徴とする高
抵抗領域の製造方法、（１５）上記１２記載の高抵抗領
域の製造方法において、上記無秩序化は、上記超格子構
造上に絶縁膜の所望のパターンを形成し、ついで熱処理
して行うことを特徴とする高抵抗領域の製造方法によっ
て達成される。 本発明のエピタキシャル成長層において、上記（４）項
の構成をとることにより、混晶の結晶性を高品質に維持
した半導体物質のエピタキシャル成長層を得ることがで
きる。また、上記（６）項の構成をとることにより再現
性のよい半導体物質のエピタキシャル成長層を得ること
ができる。 ［作用］ 半導体混晶を禁制帯幅が等価又は類似な超格子構造に置
きかえることにより、構成半導体の任意の層に不純物を
添加することが可能となる。それにより、該不純物の有
する高キヤリア密度化や拡散係数の小ささ等価れた性質
を維持したまま、任意の導電型を実現することができる
。この際、該不純物を添加しない層の存在により、全体
としてのキャリア密度は添加した層中よりも低減するが
、キャリアの補償効果がないために、混晶中に均一に添
加する場合に比べれば大きくできる。この効果は、特に
混晶組成Ｘが０．５に近い領域において顕著となる。さ
らにキャリア密度を上げたい場合には、該不純物を添加
しない層に所望の導電型を示す他の不純物を添加すれば
よい。 また、上記超格子の周期を転位発生の臨界膜厚以下とす
ることにより、高性能半導体装置に適用できる高品質な
結晶性を維持することが可能となる。 また、上記混晶の組成Ｘが０．５の場合に、上記超格子
を各半導体１原子（または分子）層ずつで構成すること
により、合金散乱によるキャリアの移動度低下を抑え、
しかも再現性よくエピタキシャル成長させることが可能
となる。 また、上記超格子構造を選択的に無秩序化すると、無秩
序化により超格子は混晶化するために、異種導電型キャ
リア発生による補償効果の結果、高抵抗領域が選択的に
形成される。この効果は、混晶組成化が０．５に近いほ
ど顕著となり、半導体装置の高性能化に寄与できる。 【実施例】 実施例１ 以下、本発明の一実施例である高ドープｐ型ＩｎＯ，Ｓ
３ Ｇａ０．４７Ａ”層の分子線エピタキシャル成長法
について第１図により説明する。 Ｆｅドープ半絶縁性（１００）ＩｎＰ基板１を０．０５
％ブロムメタノール液でエツチングし、洗浄した後に一
〇ホルダに取りつけ、分子線エピタキシャル成長層置に
入れる。Ａｓ分子線照射下で基板を昇温し、酸化膜を除
去し、成長温度である４５０℃にする。成長速度は０．
１μｍ／ｈ程度とした。第１図（ａ）に示すように、高
抵抗バッファ層２としてアンドープＩｎ、 、 ５２Ａ
ｎ ｏ 、 ４１１ＡＳＪ１１を２０００人成長した
後に、高ドープｐ型Ｉｎｏ、、３Ｇａｏ、４７Ａｓ層に
相当する超格子Ｍ３約６００人を以下のように形成する
。 第１図（ｂ）に示すように、まず、ＣドープＧａＡｓ層
４（Ｃ濃度：ｌＸｌ０”■−３）８分子層成長させる。 Ｃドーピングはグラファイトフィラメントを通電により
２０００’ Ｃ程度に加熱して行った。引き続き、アン
ドープＧａＡｓを０．７分子層、アンドープＩｎＡｓＭ
を１０．６分子層、アンドープＧａＡｓＪｌを０．７分
子層ｊ＠次成長させることにより、ＣドープＧａＡｓ層
４上の１分子層のみが、アンドープＩｎｏ、３Ｇａ［ｌ
、７Ａｓ層５となり、続＜１０分子層がアンドープＩｎ
Ａｓ層６、次の１分子層がアンドープＩｎ。、、Ｇａ０
，７ＡＳ層５となる。 現実には各層の界面には１分子層程度の凹凸が存在する
と考えられるが、超格子層３である高ドープｐ型Ｉｎ。 、５３Ｇａ０．４７ＡＳ層を得る上での実用上の問題は
なかった。ＣドープＧａＡｓ層４．アンドープＩｎｏ、
、 Ｇａ、 、 、 ＡｓＪｉ１５、アンドープＩｎ
Ａｓ層６、アンドープＩｎｏ、３Ｇａｏ、７Ａｓ層５の
積層構造を１周期として、１０周期成長することにより
（ただし、最上部にはアンドープＩｎｏ３Ｇａｏ、、Ａ
ｓ層５はない）、超格子層３を実現した。 ホール測定の結果、超格子Ｍ３中の正孔密度は３ Ｘ
１０”ｃｍ−３であった。これはＧａＡｓ及びＩｎＡｓ
のどちらでもＰ型不純物となるＢｅをＩｎｏ、５３Ｇａ
ｏ４□Ａｓ中に均一ドーピングして得られる正孔密度の
上限Ｉ Ｘ １０”ｃｍ−３を越えており、本方法が高
ドープｐ型Ｉｎｏ、５ｉＧａｏ、４７Ａｓ層を実現する
のに優れていることが分かる。本実施例によれば、Ｃの
拡散係数が小さく高ドーピング可能という利点を生かし
たまま、混晶中でのキャリア補償効果を抑制して、高キ
ヤリア密度を実現できた。 なお、本実施例ではＣドープＧａＡｓ層４、アンドープ
ＩｎＡ＋Ｊｆ！６の厚みをそれぞれ８分子層、１０分子
層としたが、界面に転位を発生しない厚みであれば任意
の値でよい。ただし、Ｉｎｏ、５３Ｇａｏ、４、Ａｓ混
晶に近づける意味では、超格子の周期は短い方が望まし
い。また、ＣドープＧａＡｓ層４とアンドープＩｎＡｓ
層６の形成順序は、この逆であってもかまわない。 キャリア密度をさらに上げたければ、アンドープＩｎＡ
ｓ層６にＢｅのようなｐ型不純物を添加してもよい。本
実施例では、ＩｎＰ基板１に格子整合するＩｎ。、５３
Ｇａｏ、４□Ａｓのエピタキシャル成長法を示したが、
他の組成の混晶に対しても適用できるのはもちろんであ
る。 実施例２ 以下、本発明の一実施例である高ドープｐ型■ｎｏ、ｇ
Ａ１１ｏ、２５Ｇａｏ、２ｇＡｓ層の分子層エピタキシ
ャル成長法について、第２図により説明する。 Ｆｅドープ半絶縁性（１００）ＩｎＰ基板１を０．０５
％ブロムメタノール液によるエツチング処理後、有機金
属気相エピタキシャル成長装置に入れる。アルシン（Ａ
ｓｔ（３）を供給しながら、ＩｎＰ基板１の表面酸化膜
を加熱により除去した後に、成長温度である４ ５０
’Ｃに設定する。トリエチルインジウム、トリエチルア
ルミニウム、トリエチルガリウムの供給を開始し、アン
ドープＩｎｏ、５Ａｆｉ ０．２Ｓｃａ０．２！；”ｓ
層７を２０００人成長する。成長速度は０．１μｍ／ｈ
とした（第２図（ａ））。 高ドープｎ型Ｉｎｏ、ｓＡ Ｑ ｏ、ｚｓＧａａ、ｚｓ
Ａｓ層に相当する超格子層３約２００人は、第２図（ｂ
）の超格子構造により実現した。すなわち、１分子層の
ＣドープＡ Ｑｏ、ｓ Ｇａｏ、 ６ ＡｓＭ９成長時
には、トリエチルアルミニウムとトリメチルガリウムを
それぞれ０．５原子層相当分流し、続いてアルシンを１
原子層相当分流す。ここでトリメチルガリウムはＧａの
原料とともに、Ｃドーピングの供給源としても用いてい
る。１分子層のアンドープＩｎＡｓ層１０成長時には、
トリエチルインジウムを１原子層相当分流した後に、ア
ルシンを１原子層相当分流す。このようにして、１分子
層のＣドープＡ Ｕ ｏ、１Ｇａｏ、５ＡｓＮ９と１分
子層のアンドープＩｎＡｓ層１０からなる超格子を、有
機金属気相エピタキシャル成長法により作製した。 ホール測定の結果、層３中の正孔密度は４Ｘ１０２０ｃ
ｍ−３であり、Ｉｎ１１．ＥＡＱＤ、７．ｌ；ＧａＯ，
２！；Ａｓ混晶に一様にＣを添加した場合の正孔濃度１
０１５ｃｍ−３程度に比べ、飛躍的に高正孔密度化が図
ることができ、また、ｐ型不純物としてＢｅを用いた場
合の上限値Ｉ Ｘ １０２１０２Ｏ”を越える値が実現
できた。 本実施例によれば、Ｃの拡散係数が小さく高ドーピング
可能という利点を生かしたまま高キヤリア密度化できる
とともに、１分子層ごとにドーピングの制御を行うため
に再現性よく高キヤリア密度化が実現できる効果がある
。 なお、本実施例では、高ドープｐ型ＩｎＤ、 。 ＡＱｏ、ｚ５０ａｏ、２５ＡＳ層の例を示したが、混晶
組成はこの通りでなくてもよい。例えばＩｎｏ、５ＡＱ
ｏ、ｘＧａＯ，４Ａｓ層ではＣドープＡｕ ｏ、、Ｇａ
ｏ、、Ａｓ層９をＣドープＡ ｎ 。、２Ｇａｏ、、Ａ
ｓ １分子層に、Ｉｎｏ、 ｓ Ｇａｏ 、 ５Ａｓ層
ではＣドープＡ Ｑ ｏ、、Ｇａｏ、、Ａｓ層９をＣド
ープＧａＡｓ１分子層に置き換えればよい。特にＩｎａ
、５Ｇａｏ、５Ａｓ層の場合、１分子層ごとの超格子に
することで、合金散乱が減りキャリアの移動度が向上す
る効果もある。また、高ドープｎ型Ｉｎ＋１．ＧＡ”０
．２ＧＧａ１１．２５Ａｓ層をＣドーピングで実現する
には、ＣドープＡ Ｑ ｏＳＧａｏ、、Ａｓ層９をアン
ドープＡ Ｑ 、５Ｇａｏ、、Ａｓ１分子層に、アンド
ープＩｎＡｓ層１０をＣドープＩｎＡｓ１一分子層に置
き換えればよい。 実施例３ 以下、本発明の一実施例であるＩｎＡ Ｑ Ａｓ層 Ｉ
ｎＧａＡｓ系へテロ接合バイポーラトランジスタの製造
方法について、第３図により説明する。 Ｆｅドープ半Ｍ縁性（１００）ＩｎＰ基板１を分子線エ
ピタキシャル成長装置内に入れ、実施例１．と同様な手
続きにより、第３図（ａ）に示すように、高抵抗バッフ
ァ層２としてアンドープＩｎ、、２Ａｆｌｏ、、８Ａｓ
層を２０００人成長する。続いて高ドープｎ型Ｉｎ。５
３Ｇａｏ、４７Ａｓ層１１（Ｓｉ濃度：５Ｘ １０１８
ｃｍ−３）を５０００人、ｎ型ドープＩｎ。、、３Ｇａ
ｏ、４、Ａｓ層１２（Ｓｉ濃度：５×１０１０１Ｇ”）
を４０００人成長する。続く高ドープｎ型ＩｎＱ、！、
：１Ｇａ０．４７Ａｓ層に相当する超格子Ｎ３は、実施
例１と同構造で形成し、その上にｎ型ドープＩｎ。５２
ＡＱ０．４１１ＡＳ層１３（Ｓｉｌｌ Ｘ １０１１０
ｌ８”）を２０００人、高ドープｎ型ＩｎＯ，Ｓ：１Ｇ
ａｏ、４７Ａｓ層１４（Ｓｉ： ｓｘｌｏｌｇｃｍ−”
）を２０００人成長する。 第３図（ｂ）に示すように、ホトリソグラフィー及びエ
ツチングにより超格子層３の表面、高ドープｎ型Ｉｎｏ
５ａＧａｏ、４７ＡＳ層１１の表面及び高抵抗バッファ
層２の途中まで露出させ、外部ベースの外側部分に当る
領域１５にＣ＋イオン打ち込みを行い、８００℃で１０
分間熱処理をした。これにより領域１５の超格子構造は
無秩序化して混晶となり、異種遵電型キャリア発生によ
る補償効果のために、電子密度１０１５ｃｍ″−３程度
の高抵抗領域と変化した。 引き続き第３図（Ｃ）に示すように、外部ベース領域下
のｎ型ドープＩｎｏ、＝、Ｇａｏ、、７Ａｓ層１２にｏ
”イオン打ち込みを行い、高抵抗の領域１６を形成した
。 領域１５．１６は、ベース・コレクタ間の寄生容量低減
のためのものである。最後に、エミッタ電極１７、ベー
ス電極１８、コレクタ電極１９を形成して、ペテロ接合
バイポーラトランジスタを作製した。 本実施例によれば、ＢｅやＣの一様添加では得られなか
った３Ｘ １０”ｃｍ−３という高正孔密度のＩｎＯ，
！１３Ｇａｏ、４ＶＡｓ層が実現できるために、ベース
抵抗が下げられるのでペテロ接合バイポーラ１ヘランジ
スタの動作速度が向上する効果がある。また。 外部ベース領域のうち、ベース電極形成にのみ寄与し、
半導体装置の動作上不必要な領域１５を高抵抗化するの
は、従来のＨ＋や０＋イオン打ち込みでは不十分であっ
たが、本実施例のように超格子の無秩序化で実現するこ
とにより、ベース・コレクタ間の寄生容量をさらに低減
できるので、半導体装置の動作速度がさらに増す効果も
ある。 実施例４ 以下、本発明の一実施例であるＰチャネルへテロ絶縁ゲ
ート電界効果トランジスタの製造方法について、第４図
により説明する。 半絶縁性ＧａＡｓ基板２０を有機金属気相エピタキシャ
ル成長装置に入れ、アルシン雰囲気中で舅温し表面酸化
膜を除去後、４５０℃に降温する。第４図（ａ）に示す
ように、アンドープＧａＡｓ層２１を２０００人成長後
、高ドープｎ型Ｉｎ［＋ 、 ５ Ｇａｏ、 Ｓ Ａｓ
１ｆｌに相当する超格子層３を約５０人成長する。超格
子Ｍ３の成長は供給原料を交互に切り換える分子層エビ
タキシャル成長法により行った。具体的には、実施例２
の超格子層３を高ドープｐ型Ｉｎｏ、Ｇａｏ、５Ａｓ層
としたもので、ＣドープＡ［、５Ｇａ、、、ＡＪ９をＣ
ドープＧａＡｓ １分子層に置き換えて成長を行った。 超格子層３中の正孔密度は実施例２の場合と同じ４ Ｘ
１０”ｃｍ７”であった。引き続き、原料を連続供給
する通常の有機金属気相エピタキシャル成長法により、
アンドープＡ Ｑ 、、３Ｇａ、、７ＡｓＪｉ ２３を
２０００人、高ドープｎ型ＧａＡｓ層２４（Ｓｉ：５Ｘ
１０”ｃ＋ｎ−’）を２０００人成長した。 試料を成長装置から取り出し、第４図（ｂ）に示すよう
に５ｉｎ２膜２５（１０００人）を堆積し、ホトリソグ
ラフィーとエツチングにより、素子の絶縁分離領域のみ
５ｉｎ２膜２５を残す。この状態で８００’Ｃ２分間の
熱処理を行うと、５ｉｎ２膜２５により■族原子の空孔
が供給されるために、ＳｉＯ□膜２５膜島５領域のみ超
格子層３中の超格子が無秩序化され、領域２６の高抵抗
化が行われる。 次に、第４図（ｃ）に示すように上記ＳｉＯ□膜２５と
反転型のパタンを形成してＣ＋イオン打ち込みを行い、
素子の絶縁分離を行う。続いて選択性のドライエツチン
グにより、ゲート領域の高ドープｎ型ＧａＡｓ層２４の
みをエツチングして、アンドープＡ Ｑ 、、、Ｇａ、
７Ａｓ層２３表面を露出する。 最後に、ゲート電極２８、ソース電極２９、ドレイン電
極３０を形成し、ｐチャネルへテロ絶縁ゲート電界効果
トランジスタを作製した（第４図（ｄ））。 本実施例によれば、チャネル層とした超格子層３のキャ
リア密度を従来以上しこ高くできるので、半導体装置の
高性能化が行える効果がある。また、素子絶縁分離領域
にあるＩｎＧａＡｓチャネル層は、Ｏ＋イオン打ち込み
のみでは高抵抗化しにくかったが、本実施例のように、
５ｉｎ２膜を用いた超格子の選択的無秩序化を併用する
ことにより、素子絶縁分離が完全なものになる効果もあ
る。 なお、本実施例では、超格子層３にＩｎ、、５Ｇａ、、
Ａｓを用いているが、他の混晶組成化に対しても実施例
１の方法と組合せることにより実施できるのはもちろん
である。
性の不純物は、取り扱いが多少不便であるが、利点が多
い場合にしばしば使用される。例えばＩＶ族元素である
Ｃは、ｎｒ−ｖ族化合物半導体中では両性不純物である
が、ＧａＡｓ中ではｎ型不純物として振る舞う。ＧａＡ
ｓへのｎ型不純物であるＢｅ、 Ｍｇ、 Ｚｎ等に比べ
て、Ｃは拡散係数が小さく、１０２１０２ｌ’程度まで
高キヤリア密度化できるために、Ｃドーピングを用いた
半導体物質のエピタキシャル成長法やそれを用いた半導
体装置の製造方法が開発されてきている。このような例
は、アプライド フィジックス レターズ５４ （１９
８９年）第３９頁から第４１頁（Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ Ｌｅｔｔｅｒｓ ５４ （１９８９）ＰＰ
３９−４１）に記載されている。 （発明が解決しようとする課題］ 上記従来技術は、化合物半導体の混晶に上記不純物を用
いることについて配慮がされておらず、上記不純物の作
るキャリアに異種電荷が混在し打消し合うために、キャ
リア密度を上げるのが困難であるという問題があった。 例えば、ＣはＧａＡｓではｎ型不純物であるが、工ｎＡ
ｓではｎ型不純物であるので、その混晶ＩｎｘＧａ１−
ｘＡｓの０．２＜ｘ＜０．８の組成において、任意の導
電型で高キヤリア密度化を達成するのは不可能であった
。 本発明の第１の目的は、第１の半導体と第２の半導体の
混晶中で高キヤリア密度を実現した半導体物質のエピタ
キシャル成長層を提供することにある。 本発明の第２の目的は、上記エピタキシャル成長層を製
造するエピタキシャル成長法を提供することにある。 本発明の第３の目的は、上記エピタキシャル成長層を用
いた半導体装置を提供することにある。 本発明の第４の目的は、上記エピタキシャル成長層を高
抵抗領域とする高抵抗領域の製造方法を提供することに
ある。 ［課題を解決するための手段］ 上記第１の目的は、（１）少なくとも第１の半導体と第
２の半導体とからなる超格子構造を有するエピタキシャ
ル成長層において、上記第１の半導体又は第２の半導体
のいずれか一方の半導体は、該第１の半導体中で第１の
導電型を、該第２の半導体中で第１の導電型と異なる第
２の導電型を示す不純物を有することを特徴とするエピ
タキシャル成長層、（２）上記１記載のエピタキシャル
成長層において、上記第］の半導体及び第２の半導体が
ｍ−ｖ族化合物半導体であり、上記不純物がＩＶ族元素
であることを特徴とするエピタキシャル成長層、（３）
上記２記載のエピタキシャル成長層において、上記第１
の半導体がＧａＡｓ：上記第２の半導体がＩｎＡｓであ
り、上記不純物がＣであることを特徴とするエピタキシ
ャル成長Ｍ、 （４−）上記１．２又は３記載のエピ
タキシャル成長層において、上記超格子構造は、その周
期が、それを構成する各半導体層界面に転位が発生する
臨界膜厚以下であることを特徴とするエピタキシャル成
長層、（５）上記１．２．３又は４記載のエピタキシャ
ル成長層において、上記一方の半導体と異なる他方の半
導体は、上記不純物が添加された半導体中で示す導電型
と同じ導電型を示す他の不純物を有することを特徴とす
るエピタキシャル成長層、（６）上記１から５のいずれ
かに記載のエピタキシャル成長層において、上記超格子
構造は、第１の半導体と第２の半導体の１対１の組成か
らなり、第１の半導体１分子層と第２の半導体１分子層
の繰り返しにより構成されることを特徴とするエピタキ
シャル成長層により達成される。 上記第２の目的は、（７）化合物半導体基板上に、所望
の分子層の第１の半導体をエピタキシャル成長させる工
程と、所望の分子層の第２の半導体をエピタキシャル成
長させる工程とを繰り返して超格子構造を形成するエピ
タキシャル成長法において、上記のいずれか一方の工程
で、上記第１の半導体中で第１の導電型を、」二記第２
の半導体中で第１の導電型と異なる第２の導電型を示す
不純物をエピタキシャル成長層にドープすることを特徴
とするエピタキシャル成長法、（８）上記７記載のエピ
タキシャル成長法において、上記第１の半導体及び第２
の半導体がｍ−ｖ族化合物半導体であり、上記不純物が
ＴＶ族元素であることを特徴とするエピタキシャル成長
法、（９）上記７又は８記載のエピタキシャル成長法に
おいて、上記いずれか一方の工程と異なる他の工程で、
上記不純物が添加された半導体中で示す導電型と同じ導
電型を示す他の不純物をエピタキシャル成長層に１・−
プすることを特徴とするエピタキシャル成長法によって
達成される。 上記第３の目的は、（１０）化合物半導体基板上にバイ
ポーラトランジスタを有する半導体装置において、上記
化合物半導体基板上に、上記］から６のいずれかに記載
のエピタキシャル成長層を設け、上記バイポーラトラン
ジスタのベースは、該エピタキシャル成長層に設けたこ
とを特徴とする半導体装置、（１１）化合物半導体基板
上に電界効果トランジスタを有する半導体装置において
、上記化合物半導体基板上に、上記１から６のいずれか
に記載のエピタキシャル成長層を設け、上記電界効果１
−ランジスタのチャネル層は、該エピタキシャル成長層
に設けたことを特徴とする半導体装置によって達成され
る。 上記第４の目的は、（１２）上記７．８又は９に記載の
エピタキシャル成長法により超格子構造を形成し、該超
格子構造所望の部分を無秩序化し、高抵抗領域を形成す
ることを特徴とする高抵抗領域の製造方法、（１３）上
記１２記載の高抵抗領域の製造方法において、上記無秩
序化は、不純物の選択的拡散により行うことを特徴とす
る高抵抗領域の製造方法、（１４）上記１２記載の高抵
抗領域の製造方法において、上記無秩序化は、所望のパ
ターンのマスクを介して上記超格子構造に選択的イオン
打ち込みし、ついで熱処理して行うことを特徴とする高
抵抗領域の製造方法、（１５）上記１２記載の高抵抗領
域の製造方法において、上記無秩序化は、上記超格子構
造上に絶縁膜の所望のパターンを形成し、ついで熱処理
して行うことを特徴とする高抵抗領域の製造方法によっ
て達成される。 本発明のエピタキシャル成長層において、上記（４）項
の構成をとることにより、混晶の結晶性を高品質に維持
した半導体物質のエピタキシャル成長層を得ることがで
きる。また、上記（６）項の構成をとることにより再現
性のよい半導体物質のエピタキシャル成長層を得ること
ができる。 ［作用］ 半導体混晶を禁制帯幅が等価又は類似な超格子構造に置
きかえることにより、構成半導体の任意の層に不純物を
添加することが可能となる。それにより、該不純物の有
する高キヤリア密度化や拡散係数の小ささ等価れた性質
を維持したまま、任意の導電型を実現することができる
。この際、該不純物を添加しない層の存在により、全体
としてのキャリア密度は添加した層中よりも低減するが
、キャリアの補償効果がないために、混晶中に均一に添
加する場合に比べれば大きくできる。この効果は、特に
混晶組成Ｘが０．５に近い領域において顕著となる。さ
らにキャリア密度を上げたい場合には、該不純物を添加
しない層に所望の導電型を示す他の不純物を添加すれば
よい。 また、上記超格子の周期を転位発生の臨界膜厚以下とす
ることにより、高性能半導体装置に適用できる高品質な
結晶性を維持することが可能となる。 また、上記混晶の組成Ｘが０．５の場合に、上記超格子
を各半導体１原子（または分子）層ずつで構成すること
により、合金散乱によるキャリアの移動度低下を抑え、
しかも再現性よくエピタキシャル成長させることが可能
となる。 また、上記超格子構造を選択的に無秩序化すると、無秩
序化により超格子は混晶化するために、異種導電型キャ
リア発生による補償効果の結果、高抵抗領域が選択的に
形成される。この効果は、混晶組成化が０．５に近いほ
ど顕著となり、半導体装置の高性能化に寄与できる。 【実施例】 実施例１ 以下、本発明の一実施例である高ドープｐ型ＩｎＯ，Ｓ
３ Ｇａ０．４７Ａ”層の分子線エピタキシャル成長法
について第１図により説明する。 Ｆｅドープ半絶縁性（１００）ＩｎＰ基板１を０．０５
％ブロムメタノール液でエツチングし、洗浄した後に一
〇ホルダに取りつけ、分子線エピタキシャル成長層置に
入れる。Ａｓ分子線照射下で基板を昇温し、酸化膜を除
去し、成長温度である４５０℃にする。成長速度は０．
１μｍ／ｈ程度とした。第１図（ａ）に示すように、高
抵抗バッファ層２としてアンドープＩｎ、 、 ５２Ａ
ｎ ｏ 、 ４１１ＡＳＪ１１を２０００人成長した
後に、高ドープｐ型Ｉｎｏ、、３Ｇａｏ、４７Ａｓ層に
相当する超格子Ｍ３約６００人を以下のように形成する
。 第１図（ｂ）に示すように、まず、ＣドープＧａＡｓ層
４（Ｃ濃度：ｌＸｌ０”■−３）８分子層成長させる。 Ｃドーピングはグラファイトフィラメントを通電により
２０００’ Ｃ程度に加熱して行った。引き続き、アン
ドープＧａＡｓを０．７分子層、アンドープＩｎＡｓＭ
を１０．６分子層、アンドープＧａＡｓＪｌを０．７分
子層ｊ＠次成長させることにより、ＣドープＧａＡｓ層
４上の１分子層のみが、アンドープＩｎｏ、３Ｇａ［ｌ
、７Ａｓ層５となり、続＜１０分子層がアンドープＩｎ
Ａｓ層６、次の１分子層がアンドープＩｎ。、、Ｇａ０
，７ＡＳ層５となる。 現実には各層の界面には１分子層程度の凹凸が存在する
と考えられるが、超格子層３である高ドープｐ型Ｉｎ。 、５３Ｇａ０．４７ＡＳ層を得る上での実用上の問題は
なかった。ＣドープＧａＡｓ層４．アンドープＩｎｏ、
、 Ｇａ、 、 、 ＡｓＪｉ１５、アンドープＩｎ
Ａｓ層６、アンドープＩｎｏ、３Ｇａｏ、７Ａｓ層５の
積層構造を１周期として、１０周期成長することにより
（ただし、最上部にはアンドープＩｎｏ３Ｇａｏ、、Ａ
ｓ層５はない）、超格子層３を実現した。 ホール測定の結果、超格子Ｍ３中の正孔密度は３ Ｘ
１０”ｃｍ−３であった。これはＧａＡｓ及びＩｎＡｓ
のどちらでもＰ型不純物となるＢｅをＩｎｏ、５３Ｇａ
ｏ４□Ａｓ中に均一ドーピングして得られる正孔密度の
上限Ｉ Ｘ １０”ｃｍ−３を越えており、本方法が高
ドープｐ型Ｉｎｏ、５ｉＧａｏ、４７Ａｓ層を実現する
のに優れていることが分かる。本実施例によれば、Ｃの
拡散係数が小さく高ドーピング可能という利点を生かし
たまま、混晶中でのキャリア補償効果を抑制して、高キ
ヤリア密度を実現できた。 なお、本実施例ではＣドープＧａＡｓ層４、アンドープ
ＩｎＡ＋Ｊｆ！６の厚みをそれぞれ８分子層、１０分子
層としたが、界面に転位を発生しない厚みであれば任意
の値でよい。ただし、Ｉｎｏ、５３Ｇａｏ、４、Ａｓ混
晶に近づける意味では、超格子の周期は短い方が望まし
い。また、ＣドープＧａＡｓ層４とアンドープＩｎＡｓ
層６の形成順序は、この逆であってもかまわない。 キャリア密度をさらに上げたければ、アンドープＩｎＡ
ｓ層６にＢｅのようなｐ型不純物を添加してもよい。本
実施例では、ＩｎＰ基板１に格子整合するＩｎ。、５３
Ｇａｏ、４□Ａｓのエピタキシャル成長法を示したが、
他の組成の混晶に対しても適用できるのはもちろんであ
る。 実施例２ 以下、本発明の一実施例である高ドープｐ型■ｎｏ、ｇ
Ａ１１ｏ、２５Ｇａｏ、２ｇＡｓ層の分子層エピタキシ
ャル成長法について、第２図により説明する。 Ｆｅドープ半絶縁性（１００）ＩｎＰ基板１を０．０５
％ブロムメタノール液によるエツチング処理後、有機金
属気相エピタキシャル成長装置に入れる。アルシン（Ａ
ｓｔ（３）を供給しながら、ＩｎＰ基板１の表面酸化膜
を加熱により除去した後に、成長温度である４ ５０
’Ｃに設定する。トリエチルインジウム、トリエチルア
ルミニウム、トリエチルガリウムの供給を開始し、アン
ドープＩｎｏ、５Ａｆｉ ０．２Ｓｃａ０．２！；”ｓ
層７を２０００人成長する。成長速度は０．１μｍ／ｈ
とした（第２図（ａ））。 高ドープｎ型Ｉｎｏ、ｓＡ Ｑ ｏ、ｚｓＧａａ、ｚｓ
Ａｓ層に相当する超格子層３約２００人は、第２図（ｂ
）の超格子構造により実現した。すなわち、１分子層の
ＣドープＡ Ｑｏ、ｓ Ｇａｏ、 ６ ＡｓＭ９成長時
には、トリエチルアルミニウムとトリメチルガリウムを
それぞれ０．５原子層相当分流し、続いてアルシンを１
原子層相当分流す。ここでトリメチルガリウムはＧａの
原料とともに、Ｃドーピングの供給源としても用いてい
る。１分子層のアンドープＩｎＡｓ層１０成長時には、
トリエチルインジウムを１原子層相当分流した後に、ア
ルシンを１原子層相当分流す。このようにして、１分子
層のＣドープＡ Ｕ ｏ、１Ｇａｏ、５ＡｓＮ９と１分
子層のアンドープＩｎＡｓ層１０からなる超格子を、有
機金属気相エピタキシャル成長法により作製した。 ホール測定の結果、層３中の正孔密度は４Ｘ１０２０ｃ
ｍ−３であり、Ｉｎ１１．ＥＡＱＤ、７．ｌ；ＧａＯ，
２！；Ａｓ混晶に一様にＣを添加した場合の正孔濃度１
０１５ｃｍ−３程度に比べ、飛躍的に高正孔密度化が図
ることができ、また、ｐ型不純物としてＢｅを用いた場
合の上限値Ｉ Ｘ １０２１０２Ｏ”を越える値が実現
できた。 本実施例によれば、Ｃの拡散係数が小さく高ドーピング
可能という利点を生かしたまま高キヤリア密度化できる
とともに、１分子層ごとにドーピングの制御を行うため
に再現性よく高キヤリア密度化が実現できる効果がある
。 なお、本実施例では、高ドープｐ型ＩｎＤ、 。 ＡＱｏ、ｚ５０ａｏ、２５ＡＳ層の例を示したが、混晶
組成はこの通りでなくてもよい。例えばＩｎｏ、５ＡＱ
ｏ、ｘＧａＯ，４Ａｓ層ではＣドープＡｕ ｏ、、Ｇａ
ｏ、、Ａｓ層９をＣドープＡ ｎ 。、２Ｇａｏ、、Ａ
ｓ １分子層に、Ｉｎｏ、 ｓ Ｇａｏ 、 ５Ａｓ層
ではＣドープＡ Ｑ ｏ、、Ｇａｏ、、Ａｓ層９をＣド
ープＧａＡｓ１分子層に置き換えればよい。特にＩｎａ
、５Ｇａｏ、５Ａｓ層の場合、１分子層ごとの超格子に
することで、合金散乱が減りキャリアの移動度が向上す
る効果もある。また、高ドープｎ型Ｉｎ＋１．ＧＡ”０
．２ＧＧａ１１．２５Ａｓ層をＣドーピングで実現する
には、ＣドープＡ Ｑ ｏＳＧａｏ、、Ａｓ層９をアン
ドープＡ Ｑ 、５Ｇａｏ、、Ａｓ１分子層に、アンド
ープＩｎＡｓ層１０をＣドープＩｎＡｓ１一分子層に置
き換えればよい。 実施例３ 以下、本発明の一実施例であるＩｎＡ Ｑ Ａｓ層 Ｉ
ｎＧａＡｓ系へテロ接合バイポーラトランジスタの製造
方法について、第３図により説明する。 Ｆｅドープ半Ｍ縁性（１００）ＩｎＰ基板１を分子線エ
ピタキシャル成長装置内に入れ、実施例１．と同様な手
続きにより、第３図（ａ）に示すように、高抵抗バッフ
ァ層２としてアンドープＩｎ、、２Ａｆｌｏ、、８Ａｓ
層を２０００人成長する。続いて高ドープｎ型Ｉｎ。５
３Ｇａｏ、４７Ａｓ層１１（Ｓｉ濃度：５Ｘ １０１８
ｃｍ−３）を５０００人、ｎ型ドープＩｎ。、、３Ｇａ
ｏ、４、Ａｓ層１２（Ｓｉ濃度：５×１０１０１Ｇ”）
を４０００人成長する。続く高ドープｎ型ＩｎＱ、！、
：１Ｇａ０．４７Ａｓ層に相当する超格子Ｎ３は、実施
例１と同構造で形成し、その上にｎ型ドープＩｎ。５２
ＡＱ０．４１１ＡＳ層１３（Ｓｉｌｌ Ｘ １０１１０
ｌ８”）を２０００人、高ドープｎ型ＩｎＯ，Ｓ：１Ｇ
ａｏ、４７Ａｓ層１４（Ｓｉ： ｓｘｌｏｌｇｃｍ−”
）を２０００人成長する。 第３図（ｂ）に示すように、ホトリソグラフィー及びエ
ツチングにより超格子層３の表面、高ドープｎ型Ｉｎｏ
５ａＧａｏ、４７ＡＳ層１１の表面及び高抵抗バッファ
層２の途中まで露出させ、外部ベースの外側部分に当る
領域１５にＣ＋イオン打ち込みを行い、８００℃で１０
分間熱処理をした。これにより領域１５の超格子構造は
無秩序化して混晶となり、異種遵電型キャリア発生によ
る補償効果のために、電子密度１０１５ｃｍ″−３程度
の高抵抗領域と変化した。 引き続き第３図（Ｃ）に示すように、外部ベース領域下
のｎ型ドープＩｎｏ、＝、Ｇａｏ、、７Ａｓ層１２にｏ
”イオン打ち込みを行い、高抵抗の領域１６を形成した
。 領域１５．１６は、ベース・コレクタ間の寄生容量低減
のためのものである。最後に、エミッタ電極１７、ベー
ス電極１８、コレクタ電極１９を形成して、ペテロ接合
バイポーラトランジスタを作製した。 本実施例によれば、ＢｅやＣの一様添加では得られなか
った３Ｘ １０”ｃｍ−３という高正孔密度のＩｎＯ，
！１３Ｇａｏ、４ＶＡｓ層が実現できるために、ベース
抵抗が下げられるのでペテロ接合バイポーラ１ヘランジ
スタの動作速度が向上する効果がある。また。 外部ベース領域のうち、ベース電極形成にのみ寄与し、
半導体装置の動作上不必要な領域１５を高抵抗化するの
は、従来のＨ＋や０＋イオン打ち込みでは不十分であっ
たが、本実施例のように超格子の無秩序化で実現するこ
とにより、ベース・コレクタ間の寄生容量をさらに低減
できるので、半導体装置の動作速度がさらに増す効果も
ある。 実施例４ 以下、本発明の一実施例であるＰチャネルへテロ絶縁ゲ
ート電界効果トランジスタの製造方法について、第４図
により説明する。 半絶縁性ＧａＡｓ基板２０を有機金属気相エピタキシャ
ル成長装置に入れ、アルシン雰囲気中で舅温し表面酸化
膜を除去後、４５０℃に降温する。第４図（ａ）に示す
ように、アンドープＧａＡｓ層２１を２０００人成長後
、高ドープｎ型Ｉｎ［＋ 、 ５ Ｇａｏ、 Ｓ Ａｓ
１ｆｌに相当する超格子層３を約５０人成長する。超格
子Ｍ３の成長は供給原料を交互に切り換える分子層エビ
タキシャル成長法により行った。具体的には、実施例２
の超格子層３を高ドープｐ型Ｉｎｏ、Ｇａｏ、５Ａｓ層
としたもので、ＣドープＡ［、５Ｇａ、、、ＡＪ９をＣ
ドープＧａＡｓ １分子層に置き換えて成長を行った。 超格子層３中の正孔密度は実施例２の場合と同じ４ Ｘ
１０”ｃｍ７”であった。引き続き、原料を連続供給
する通常の有機金属気相エピタキシャル成長法により、
アンドープＡ Ｑ 、、３Ｇａ、、７ＡｓＪｉ ２３を
２０００人、高ドープｎ型ＧａＡｓ層２４（Ｓｉ：５Ｘ
１０”ｃ＋ｎ−’）を２０００人成長した。 試料を成長装置から取り出し、第４図（ｂ）に示すよう
に５ｉｎ２膜２５（１０００人）を堆積し、ホトリソグ
ラフィーとエツチングにより、素子の絶縁分離領域のみ
５ｉｎ２膜２５を残す。この状態で８００’Ｃ２分間の
熱処理を行うと、５ｉｎ２膜２５により■族原子の空孔
が供給されるために、ＳｉＯ□膜２５膜島５領域のみ超
格子層３中の超格子が無秩序化され、領域２６の高抵抗
化が行われる。 次に、第４図（ｃ）に示すように上記ＳｉＯ□膜２５と
反転型のパタンを形成してＣ＋イオン打ち込みを行い、
素子の絶縁分離を行う。続いて選択性のドライエツチン
グにより、ゲート領域の高ドープｎ型ＧａＡｓ層２４の
みをエツチングして、アンドープＡ Ｑ 、、、Ｇａ、
７Ａｓ層２３表面を露出する。 最後に、ゲート電極２８、ソース電極２９、ドレイン電
極３０を形成し、ｐチャネルへテロ絶縁ゲート電界効果
トランジスタを作製した（第４図（ｄ））。 本実施例によれば、チャネル層とした超格子層３のキャ
リア密度を従来以上しこ高くできるので、半導体装置の
高性能化が行える効果がある。また、素子絶縁分離領域
にあるＩｎＧａＡｓチャネル層は、Ｏ＋イオン打ち込み
のみでは高抵抗化しにくかったが、本実施例のように、
５ｉｎ２膜を用いた超格子の選択的無秩序化を併用する
ことにより、素子絶縁分離が完全なものになる効果もあ
る。 なお、本実施例では、超格子層３にＩｎ、、５Ｇａ、、
Ａｓを用いているが、他の混晶組成化に対しても実施例
１の方法と組合せることにより実施できるのはもちろん
である。
本発明は、以上説明したように構成されているので、以
下に記載されるような効果を奏する。 化合物半導体の混晶を禁制帯幅が等価又は類似な超格子
に置き換えることにより、構成半導体の任意の層に不純
物を添加することができる。それにより、該不純物の有
する高キヤリア密度化や拡散係数の小ささ等価れた性質
を維持したまま、任意の導電型を実現する、：とができ
る。また、該不純物を添加しない層に所望の導電型を示
す他の不純物を添加することにより、さらに高キヤリア
密度化が達成できる。 また、上記超格子の周期を転位発生の臨界膜厚以下とす
ることにより、高品質な半導体層が実現できる。 さらに、上記混晶の組成が０．５の場合に、上記超格子
を各半導体１原子（または分子）層ずつで構成すること
により、合金散乱によるキャリアの移動度低下を抑え、
しかも再現性よくエピタキシャル成長することができる
。 さらに、上記超格子構造を選択的に無秩序化することに
より、容易に選択的に高抵抗領域を得ることができる。
下に記載されるような効果を奏する。 化合物半導体の混晶を禁制帯幅が等価又は類似な超格子
に置き換えることにより、構成半導体の任意の層に不純
物を添加することができる。それにより、該不純物の有
する高キヤリア密度化や拡散係数の小ささ等価れた性質
を維持したまま、任意の導電型を実現する、：とができ
る。また、該不純物を添加しない層に所望の導電型を示
す他の不純物を添加することにより、さらに高キヤリア
密度化が達成できる。 また、上記超格子の周期を転位発生の臨界膜厚以下とす
ることにより、高品質な半導体層が実現できる。 さらに、上記混晶の組成が０．５の場合に、上記超格子
を各半導体１原子（または分子）層ずつで構成すること
により、合金散乱によるキャリアの移動度低下を抑え、
しかも再現性よくエピタキシャル成長することができる
。 さらに、上記超格子構造を選択的に無秩序化することに
より、容易に選択的に高抵抗領域を得ることができる。
第１図は本発明の一実施例の高ドープｎ型Ｉｎｎ、５３
Ｇａｎ、＋７ＡＳＪ！ｆに相当する超格子層の分子線エ
ピタキシャル成長法の手順を示す成長層の縦断面図、第
２図は本発明の他の実施例の高ドープｎ型Ｉｎｏ、Ａ
Ｑ ｏ、ｚｓＧａｏ、ｚｓＡｓ層に相当する超格子層の
有機金属気相エピタキシャル成長法の手順を示す成長層
の縦断面図、第３図は本発明の一実施例のへテロ接合バ
イポーラトランジスタの製造方法を示す素子の縦断面図
、第４図は本発明の他の実施例のへテロ絶縁ゲート電界
効果トランジスタの製造方法を示す素子の縦断面図であ
る。 １・・ＩｎＰ基板 ２・・・高抵抗バッファ
層３・・・超格子層 ４・・ＣドープＧａＡｓ
Ｊ１５・・・アンドープＩｎ、、３Ｇａ、、７Ａｓ層６
・・・アンドープＩｎＡｓ層 ７・・・アンドープＩｎｏ、、Ａｆｌ Ｏ，２５Ｇａ［
＋、７．５Ａｓ層９・・ＣドープＡ Ｑ ｎ、５Ｇａｐ
、、ＡｓｊｉＩＯ・・アンドープＩｎＡｓ、１Ｆ １１−・・高ドープｎ型Ｉｎ。、５ａＧａ８．４７ＡＳ
層１２−ｎ型ドープ■ｎＱ、、３ＧａＩ］４１Ａｓ層１
３−ｎ型ドープＩｎ［１，５ＺＡＱ０．４１１ＡＳ層１
４−・・高ドープｎ型１１０．５３Ｇ８０．４７ＡＳ層
１５．１６．２６・・・領域 １７・・・エミッタ
電極１８・・・ベース電極 １９・・・コレクタ
電極２Ｏ−ＧａＡｓ基板 ２１・・・アンドー
プＧａＡｓ層２３−・・アンドープＡ Ｑ ｏ、、Ｇａ
ｏ、、Ａｓ層２４・・高ドープｎ型ＧａＡｓ層
Ｇａｎ、＋７ＡＳＪ！ｆに相当する超格子層の分子線エ
ピタキシャル成長法の手順を示す成長層の縦断面図、第
２図は本発明の他の実施例の高ドープｎ型Ｉｎｏ、Ａ
Ｑ ｏ、ｚｓＧａｏ、ｚｓＡｓ層に相当する超格子層の
有機金属気相エピタキシャル成長法の手順を示す成長層
の縦断面図、第３図は本発明の一実施例のへテロ接合バ
イポーラトランジスタの製造方法を示す素子の縦断面図
、第４図は本発明の他の実施例のへテロ絶縁ゲート電界
効果トランジスタの製造方法を示す素子の縦断面図であ
る。 １・・ＩｎＰ基板 ２・・・高抵抗バッファ
層３・・・超格子層 ４・・ＣドープＧａＡｓ
Ｊ１５・・・アンドープＩｎ、、３Ｇａ、、７Ａｓ層６
・・・アンドープＩｎＡｓ層 ７・・・アンドープＩｎｏ、、Ａｆｌ Ｏ，２５Ｇａ［
＋、７．５Ａｓ層９・・ＣドープＡ Ｑ ｎ、５Ｇａｐ
、、ＡｓｊｉＩＯ・・アンドープＩｎＡｓ、１Ｆ １１−・・高ドープｎ型Ｉｎ。、５ａＧａ８．４７ＡＳ
層１２−ｎ型ドープ■ｎＱ、、３ＧａＩ］４１Ａｓ層１
３−ｎ型ドープＩｎ［１，５ＺＡＱ０．４１１ＡＳ層１
４−・・高ドープｎ型１１０．５３Ｇ８０．４７ＡＳ層
１５．１６．２６・・・領域 １７・・・エミッタ
電極１８・・・ベース電極 １９・・・コレクタ
電極２Ｏ−ＧａＡｓ基板 ２１・・・アンドー
プＧａＡｓ層２３−・・アンドープＡ Ｑ ｏ、、Ｇａ
ｏ、、Ａｓ層２４・・高ドープｎ型ＧａＡｓ層
Claims (1)
- 【特許請求の範囲】 １、少なくとも第１の半導体と第２の半導体とからなる
超格子構造を有するエピタキシャル成長層において、上
記第１の半導体又は第２の半導体のいずれか一方の半導
体は、該第１の半導体中で第１の導電型を、該第２の半
導体中で第１の導電型と異なる第２の導電型を示す不純
物を有することを特徴とするエピタキシャル成長層。 ２、請求項１記載のエピタキシャル成長層において、上
記第１の半導体及び第２の半導体がIII−Ｖ族化合物半
導体であり、上記不純物がIV族元素であることを特徴と
するエピタキシャル成長層。 ３、請求項２記載のエピタキシャル成長層において、上
記第１の半導体がＧａＡｓ、上記第２の半導体がＩｎＡ
ｓであり、上記不純物がＣであることを特徴とするエピ
タキシャル成長層。 ４、請求項１、２又は３記載のエピタキシャル成長層に
おいて、上記超格子構造は、その周期が、それを構成す
る各半導体層界面に転位が発生する臨界膜厚以下である
ことを特徴とするエピタキシャル成長層。 ５、請求項１、２、３又は４記載のエピタキシャル成長
層において、上記一方の半導体と異なる他方の半導体は
、上記不純物が添加された半導体中で示す導電型と同じ
導電型を示す他の不純物を有することを特徴とするエピ
タキシャル成長層。 ６、請求項１から５のいずれかに記載のエピタキシャル
成長層において、上記超格子構造は、第１の半導体と第
２の半導体の１対１の組成からなり、第１の半導体１分
子層と第２の半導体１分子層の繰り返しにより構成され
ることを特徴とするエピタキシャル成長層。 ７、化合物半導体基板上に、所望の分子層の第１の半導
体をエピタキシャル成長させる工程と、所望の分子層の
第２の半導体をエピタキシャル成長させる工程とを繰り
返して超格子構造を形成するエピタキシャル成長法にお
いて、上記のいずれか一方の工程で、上記第１の半導体
中で第１の導電型を、上記第２の半導体中で第１の導電
型と異なる第２の導電型を示す不純物をエピタキシャル
成長層にドープすることを特徴とするエピタキシャル成
長法。 ８、請求項７記載のエピタキシャル成長法において、上
記第１の半導体及び第２の半導体がIII−Ｖ族化合物半
導体であり、上記不純物がIV族元素であることを特徴と
するエピタキシャル成長法。 ９、請求項７又は８記載のエピタキシャル成長法におい
て、上記いずれか一方の工程と異なる他の工程で、上記
不純物が添加された半導体中で示す導電型と同じ導電型
を示す他の不純物をエピタキシャル成長層にドープする
ことを特徴とするエピタキシャル成長法。 １０、化合物半導体基板上にバイポーラトランジスタを
有する半導体装置において、上記化合物半導体基板上に
、請求項１から６のいずれかに記載のエピタキシャル成
長層を設け、上記バイポーラトランジスタのベースは、
該エピタキシャル成長層に設けたことを特徴とする半導
体装置。 １１、化合物半導体基板上に電界効果トランジスタを有
する半導体装置において、上記化合物半導体基板上に、
請求項１から６のいずれかに記載のエピタキシャル成長
層を設け、上記電界効果トランジスタのチャネル層は、
該エピタキシャル成長層に設けたことを特徴とする半導
体装置。 １２、請求項７、８又は９に記載のエピタキシャル成長
法により超格子構造を形成し、該超格子構造所望の部分
を無秩序化し、高抵抗領域を形成することを特徴とする
高抵抗領域の製造方法。 １３、請求項１２記載の高抵抗領域の製造方法において
、上記無秩序化は、不純物の選択的拡散により行うこと
を特徴とする高抵抗領域の製造方法。 １４、請求項１２記載の高抵抗領域の製造方法において
、上記無秩序化は、所望のパターンのマスクを介して上
記超格子構造に選択的イオン打ち込みし、ついで熱処理
して行うことを特徴とする高抵抗領域の製造方法。 １５、請求項１２記載の高抵抗領域の製造方法において
、上記無秩序化は、上記超格子構造上に絶縁膜の所望の
パターンを形成し、ついで熱処理して行うことを特徴と
する高抵抗領域の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105370A JPH045817A (ja) | 1990-04-23 | 1990-04-23 | エピタキシャル成長層、その成長法、半導体装置及び高抵抗領域の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105370A JPH045817A (ja) | 1990-04-23 | 1990-04-23 | エピタキシャル成長層、その成長法、半導体装置及び高抵抗領域の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045817A true JPH045817A (ja) | 1992-01-09 |
Family
ID=14405822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2105370A Pending JPH045817A (ja) | 1990-04-23 | 1990-04-23 | エピタキシャル成長層、その成長法、半導体装置及び高抵抗領域の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268582A (en) * | 1992-08-24 | 1993-12-07 | At&T Bell Laboratories | P-N junction devices with group IV element-doped group III-V compound semiconductors |
-
1990
- 1990-04-23 JP JP2105370A patent/JPH045817A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268582A (en) * | 1992-08-24 | 1993-12-07 | At&T Bell Laboratories | P-N junction devices with group IV element-doped group III-V compound semiconductors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6852602B2 (en) | Semiconductor crystal film and method for preparation thereof | |
| JPH10256154A (ja) | 半導体ヘテロ構造およびその製造方法並びに半導体装置 | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| US20180277639A1 (en) | Nucleation layer for growth of iii-nitride structures | |
| TW201108412A (en) | Semiconductor substrate, method for making a semiconductor substrate, and electronic device | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| CN103794644A (zh) | 一种磷化铟基双异质结双极晶体管结构及制备方法 | |
| JPS6086872A (ja) | 半導体装置 | |
| CN116130336B (zh) | 一种基于氮化物材料与氮终端金刚石的二维电子气异质结结构及其制备方法 | |
| JPH02260628A (ja) | 半導体デバイスの製造方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JPH0338835A (ja) | 半導体結晶 | |
| JPH09205101A (ja) | バイポーラトランジスタの作製方法 | |
| JPH0350744A (ja) | 電界効果トランジスタの製造方法 | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JPS62165317A (ja) | 半導体装置の製造方法 | |
| JPH028450B2 (ja) | ||
| JP3275482B2 (ja) | 電界効果型トランジスタ用エピタキシャルウエハの製造方法 | |
| JP3948172B2 (ja) | 化合物半導体エピタキシャルウェハの製造方法 | |
| JPH02196436A (ja) | 半導体装置 | |
| JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
| JP2004165485A (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法及び電界効果トランジスタ用エピタキシャルウェハ | |
| JP2905008B2 (ja) | 半導体装置の製造方法 | |
| JP3121671B2 (ja) | 半導体装置の製造方法 |